<Desc/Clms Page number 1>
Verfahren und Schaltungsanordnung zur Überprüfung und Korrektur von aus codierten Zeichen bestehenden Worten und Informationsblöcken
Die Erfindung betrifft ein Verfahren und eine Schaltungsanordnung zur Überprüfung und Korrektur von aus codierten Signalen bestehenden Worten und InformationsblöcKen, z. B. für die Eingabe von Daten von Magnetbändern in elektronische Rechenmaschinen oder für die Übertragung innerhalb von datenverar- beitenden Anlagen.
Die Möglichkeit, codierte Zeichen auf ihre Fehler hin zu erkennen, ist bekannt. Weiterhin ist auch bekannt, dass es Codierungen gibt, die eine Korrektur von Fehlern ermöglichen. Der bekannteste ist hier der Hamming-Code. Einem derartigen Code haftet der Fehler an, dass er eine sehr grosse Weitschweifig- keit besitzt, d. h. dass er aus weit mehr Signalen aufgebaut ist, als für das Zeichen an sich erforderlich wäre.
Weiterhin ist noch ein Fehlererkennungssystem bekannt, bei dem unter Anwendung von fehlererken- nenden Codierungen dem gesamten Wort ein Prüfzeichen zugefügt wird, das eine senkrechte Kontrolle der
Wertigkeit der Signale der einzelnen Spalten bringt. Auf Grund dieser Anordnung ist es möglich, Fehler zu korrigieren.
Es sind auch Einrichtungen bekannt, bei denen nach Feststellung eines Fehlers eine wiederholte Übertragung der Information vorgenommen wird, ohne dabei Gebrauch von der Möglichkeit einer Korrektur zu machen.
Eine weitere bekannte Einrichtung benutzt ein Zweikanalsystem. Hiebei werden die von einem Magnetband gelesenen Signale zwei getrennten Kanälen zugeführt, an deren Eingängen Verstärker mit un- terschiedlichei Empfindlichkeit angeordnet sind. In d m einen Kanal werden dadurch Störimpulse unterdrückt und im andern die zu geringen Amplituden durch Störungen beeinträchtigter Impulse verstärkt. Einem Kanal sind zwei Prüeinrichtungen zugeordnet, die sowohl die Zahl der Einsen in einem Zeichen in senkrechter Richtung als auch die Zahl der Einsen im Block in waagrechter Richtung überprüfen. Die Einrichtung ermöglicht die Hinzufügung von in einem Kanal fehlenden Impulsen aus dem andern Kanal. Diese Einrichtung erfordert einen sehr grossen Aufwand und versagt bei der Korrektur, wenn in beiden Kanälen Fehler auftreten.
Weiter ist eine Einrichtung bekannt, bei der zur Vornahme von Korrekturen mehrere Umlaufe nötig sind. So wird beim ersten Umlauf der Fehler erkannt und bei einem zweiten korrigiert.
Es ist Aufgabe der Erfindung, ein Verfahren und eine Einrichtung zu schaffen, die in vorteilhafter Weise das Erkennen und die Korrektur von Feuern bei geringem Aufwand ermöglichen und dabei die Nachteile grosser Redundanz und wiederholter Übertragung der Daten vermeiden.
Die verfahrensmässige Lösung der Aufgabe besteht nach der Erfindung darin, dass vor dem Einlauf eines Zeichens in einen den Informationsblock fassenden Speicher dieses in einem Fehlererkennungswerk geprüft wird, welches bei Feststellung eines Fehlers ein Signal liefert, das gleichzeitig mit dem Zeichen als Fehlerbit in den Speicher einläuft, dass beim Einlauf des Zeichens in den Speicher dieses gleichzeitig einem Fehlerrechenwerk zugeführt wird, das je Wort ein Korrekturzeichen bildet, das bei Wortende in einem Speicher gespeichert wird, dass bei der Entnahme des Blockes aus dem Speicher, gesteuert durch das Fehlerbit,
gleichzeitig mit dem fehlerhaften Zeichen das Korrekturzeichen aus dem Speicher entnommen und zur Korrektur mit dem fehlerhaften Zeichen verknüpft wird und dass eine Kontrolle hinsichtlich mehrerer Fehler in einem Wort erfolgt.
<Desc/Clms Page number 2>
Ein Ausführungsbeispiel wird nachstehend an Hand der Zeichnung erläutert. In den Figuren sind dargestellt : Fig. 1 ein Informationsblock, Fig. 2 eine Blockschaltung der erfindungsgemässen Anordnung, Fig. 3 ein Fehlererkennungswerk, Fig. 4 einen Eingangsspeicher für parallele und Serieneinspeisung, Fig. 5 einen Speicher zur Verwandlung der Signale in eine "Nicht-zurück-zu-Null" Darstellung, Fig. 6 eine Kontrolleinrichtung zur Feststellung mehrerer Fehler in einem Wort, Fig. 7 ein Fehlerrechenwerk mit
EMI2.1
das Symbol eines Flip-Flops und Fig. 8. 6 das Symbol eines Triggers.
Die Fig. 1 zeigt einen Block von aus Zeichen eines geeigneten fehlererkennenden Codes aufgebauten Informationen. Gewählt wurde der 2-aus-5-Code. Der Block baut sich aus einzelnen Wörtern auf, die im Beispiel aus sechs Zeichen bestehen. Jedem Wort wird ein sogenanntes Wortendezeichen WE angehängt, das beispielsweise die Form 00000 hat. Das vorletzte Zeichen ist ein Prüfzeichen PZ, das z. B. die Zahl der Einsen in einer Zeile je Wort geradzahlig macht. Die Umrandung in der zweiten Spalte deutet einen Fehler an. Das betreffende Zeichen wird durch ein Fehlerbit, z. B. eine"L"markiert. Bei einem Wort, das fehlerlos ist, erhält das Wortendezeichen eine entsprechende Markierung. Der gesamte Block wird durch ein Blockendezeichen BE, z. B. in der Form LLLLL markiert.
Es wurde nur ein fehlerhaftes Bit im zweiten Zeichen angenommen, jedoch werden auch mehrere Fehler in einem Zeichen korrigiert. Voraussetzung ist indessen, dass innerhalb eines Wortes nur ein Zeichen fehlerhaft ist.
Die in der erfindungsgemässen Anordnung verwendeten Schaltkreise, wie UND-, ODER- und Tor- schaltungen, Negatoren und Flip-Flops sind bekannt und werden nicht näher beschrieben.
Die Fig. 8. 1 - 8. 6 zeigen die in den Zeichnungen verwendeten Symbole dieser Schaltkreisu. Im nachfolgenden sollen die Figuren näher beschrieben werden.
In Fig. 2 ist ein Blockschema einer Ausführungsform der erfindungsgemässen Anordnung dargestellt.
Die Informationen laufen entweder in Serie über die Leitung 1 oder parallel über die Leitungen 2 in einen Eingangsspeicher 3. Von dort aus gelangensie auf die Schreibstufen 4, die, über die Taktleitung 5 durch Taktimpulse gesteuert, das Einspeichern in den Speicher 6 mit Hilfe der Auswahleinrichtung 7 durchführen. In dem gezeigten Beispiel ist an eine Matrix aus Ferritkernen gedacht, wobei die Schreibstufen 4 Treiberstufen sind, die die Zeilen versorgen, während die Treiberstufen, die die Auswahleinrichtung 7 bilden, nacheinander durch den Takt angesteuert werden und die Spaltenleitungenaufrufen. Gleichzeitig gelangt ein Zeichen in das Fehlererkennungswerk 8, aus dem über die Leitung 60 über die ODER-Schaltung 37 auf die unterste Stufe der Schreibstufen 4 ein Signal gelangt, wenn das Zeichen nicht der Codevorschrift genügt.
Weiterhin sindTorschaltungenlO vorgesehen, die in dem Fehlerrechenwerk 11 eine laufende duale Addition ohne Überträge bewirken. Über die Schreibstufen 12 wird in den Speicher 13 bdim Eintreffen des Wortendezeichens das errechnete Korrekturzeichen eingeschrieben. Dabei wird die Erken-
EMI2.2
ausgegeben, wobei eine Torschaltung 15 geöffnet wird, so dass die Taktimpulse von der Leitung 5 auf die Schreibstufen 12 und auf-die Verschiebeeinrichtung 16 einwirken können, so dass das Korrekturzeichen in den Speicher 13 eingeschrieben wird. Gleichzeitig wird über eine Negationsstufe 17 die Torschaltung 18 in diesem Falle ausser Betrieb gesetzt, da dieses Zeichen nicht mit zur Information gehört, und gleichzeitig wird das Fehlerrechenwerk 11 auf "0" gestellt.
Ist die Information voll übertragen, d. h. kommt das Blockendezeichen, so gibt der Ausgang 19 des Fehlererkennungswerkes ein Signal ab und schaltet die Einrichtung, die das Fehlererkennungswerk mit Informationen versorgt, ab. Gleichzeitig wird über die Leitung 19a der Empfänger eingeschaltet und kann nunmehr mittels seiner Taktimpulse über die Leitung 20 Informationen wieder aus dem Speicher herauslesen. Der Auslesevorgang geschieht in folgender Weise : DieTaktimpulse gelangenauf eine LeseeinrichtungZl, z. B. Spaltentreiber, die sämtliche Kerne einer Spalte auf "0" stellen, so dass an den Leitungen 22 Lesesignale auftreten, die über den Leseverstarker verstärkt und in dem Speicher 24 gespeichert werden.
Ist ein Fehlerbit mit aufgerufen worden, so wird an der Leitung 25 ein Ausgangssignal auftreten und die Leseeinrichtung 26 in Betrieb gesetzt, wobei das Korrekturzeichen, das zu dem fehlerhaften Zeichen gehört, ausgelesen und über den Leseverstärker 27 verstärkt in den Speicher 28 gegeben wird. In 29 ist ein Satz logische Ausschliessende-ODER-Schaltungen dargestellt, die eine duale Addition ohne Übertrage durchführen, und an den Ausgängen 30 tritt das korrigierte Zeichen auf. Es kann noch eine Anordnung 31 vorgesehen werden, die eine zusätzliche Überprüfung durchfahrt und ein ähnliches Fehlererkennungswerk darstellt wie 8. An der Leitung 32 tritt das Wortendezeichen auf, das über die Leitung 32a den Empfänger abschaltet und über die Leitung 32b den Geber bzw.
Sender wieder einschaltet und gleichzeitig eine Löschung und Nullstellung aller Speicher bewirkt.
<Desc/Clms Page number 3>
Über die Leitung 33 werden die Wortendezeichen gesondert markiert, um sie eventuell nicht mit in den Rechner zu übrnehmea und'fn gleichzeitig eine Worttrennung durchführen zu können. Weiterhin ist eine Kontrolleinrichtung 34 vorgesehen, die überprüft, dass nur ein Fehler pro Wort vorkommt. Ferne : kann eine Anordnung 35 verwendet worden, die die Übereinstimmung der Kontrolleinrichtung 34 mit dem
Fehlerrechenwerk 11 überprüft. Es handelt sich ebenfalls um eine Ausschliessende-ODER-Schaltung, an die die Leitungen 53 und 54 geführt sind. Wird in 34 kein Fehler angezeigt, darf auch in 11 kein Fehler markiert sein.
Die Leitung 36 spricht dann an, wenn mehr als ein Fehler in einem Wort aufgetreten ist und fordert erneutes Abrufen des gesamten Blockes und auch dann, wenn ein Fehler in einem Zeichen er- kannt worden ist und im Fehlerrechenwerk wird kein Fehler angezeigt bzw. umgedreht. Das gleiche gilt übrigens auch für das Fehlererkennungswerk 31, das nochmals auf Fehler überprüft und ein nochmaliges
Abgeben des Blockes in den Speicher fordert, wenn in dieser Einrichtung ein Fehler erkannt worden ist.
Die ODER-Schaltung 37 dient, wie bereits ausgeführt, zum Einschreiben eines Fehlerbits in den Spei- cher 6.
Wenn kein Fehler aufgetreten ist, wird das Wortendezeichen mit einer entsprechenden Markierung versehen, die von der Kontrolleinrichtung 34 geliefert wird. Diese Markierung dient zur Verschiebung des
Inhaltes des Speichers 13 für die Korrekturzeichen, der je Wort um eine Stelle weiterrücken muss. Eine ahnliche Anordnung kann auch so aufgebaut werden, indem aus der Auswahleinrichtung 7 an bestimm- ten vorher markierten Stellen Signale herausgezogen werden, die ein Einschreiben des Korrekturzeichens in den Speicher 13 bewirken.
Damit ergeben sich verschiedene vorteile, jedoch gilt hier die Voraussetzung, dass die Information, die über diese Anordnung laufen soll, in ihrer Struktur bekannt ist, während die in der beschriebenen Anordnung durchgeführte Arbeitsweise eine vollkommen variable Möglichkeit darstellt, wobei eine Einschränkung auf Anzahl der Worte und Blocklänge lediglich durch die Kapazität der beiden
Speicher 13 und 6 bedingt ist. Wenn diese genügend gross sind, kann die Anordnung Blöcke beliebiger Art verarbeiten.
Nachfolgend sollen einige Bestandteile der Blockschaltung näher erläutert werden : In Fig. 3 ist ein logisches Fehlererkennungsnetzwerk dargestellt. Als Beispiel sei der 2 aus 5 Code angeführt. Diu hier beschriebene Anordnung besitzt einige Vorteile, da lediglich auf Richtigkeit des Codes überprüft wird, ohne
Rücksicht darauf, welches Zeichen auftritt. Die Eingänge seien mit A, B, C, D and E bezeichnet, und I, 11, III und IV sind vier Zwischenpunkte. Ist der Eingangscode 2 aus 5, so tritt an den vier Zwischenpunkten ein reduzierter Code 1 aus 4 auf und durch einen weiteren Reduktionsschritt tritt an den Ausgängen X, Y und Z ein Code 0 aus 3 auf, d. h. also, dass an den Ausgängen X, Y und Z dann kein Signal auftritt, wenn das geprüfte Zeichen der Codevorschrift genügt.
Weiterhin ist noch eine Überprüfung durchzuführen, ob auf einer der vier Leitungen I - IV ein Signal vorhanden ist. Dieser Schritt wird W genannt und stellt lediglich eine ODER-Verknüpfung der vier Zwischenstufen dar. Durch Negation von W und Oderbildung von W, X, Y und Z tritt am Ausgang 60 ein Signal auf, wenn der Code nicht der Vorschrift 2 aus 5 genügt.
Es sind noch weitere Ergänzungen angebracht, die eine Überprüfung auf Zeichen der Form 4 aus 5,5 aus 5,4 aus 5 oder 5 aus 5 bzw. 0 aus 5 ermöglichen. Derartige Anordnungen lassen sich auch auf andere Codierungen ausdehnen, z. B. 3 aus 7. Weiterhin kann durch einfache Mittel hiemit berdt5 über- prüft werden, ob Zeichen 5 aus 5 vorliegen, die z. B. über die Leitung 19 für die Kennzeichnung des Blockendes Verwendung finden können. Zeichen 0 aus 5 können z. B. über Leitung 14 Verwendung finden zur Kennzeichnung des Wortendes nach dem Korrekturzeichen. Die Leitung 61 liefert ein Signal beim Auftreten von Zeichen 4 aus 5 oder 5 aus 5 und die Leitung 62 beim Auftreten eines Zeichens 4 aus 5.
Es besteht nunmehr noch die Möglichkeit, dass das Signal von der Leitung 60 mit der Negation des Signals von der Leitung 19 und mit der Negation des Signals von der Leitung 14 in einer UND-Schaltung 63 vereinigt wird, wobei dann am Ausgang 9 nur dann ein Signal auftritt, wenn Kombinationen 1 aus 5, 3 aus 5 bzw. 4 aus 5 auftreten.
Die Fig. 4 stellt das Beispiel eines Eingangsspeichers 3 dar, bei dem über die Leitung 1 die Information zugeführt wird, wenn sie in Serie kommt bzw. über die Leitungen 2, wenn sie parallel kommt.
Die vorgesehenen Flip-Flops38, 38a, 38b, 38c, 38d bilden bei Anlegung von Taktimpulsen an die Leitung 39 eine logische Schiebekette, und sie bilden beim Anlegen von Taktimpulsen an die Leitung 40 und Anlegen der Information an die Leitungen 2 einen einfachen parallelen Zwischenspeicher.
Die Fig. 5 stellt eine Anordnung gemäss 24 bzw. 28 dar, also einen Speicher, der von den Leseveritärkern die Information aufnimmt. Dort treten nur Impulse auf, wenn eine "L" gelesen wurde. Wenn eine "0" gelesen wurde, tritt kein Impuls auf. Demzufolge liegen Signale der Form Zurück-zu-Null vor.
Diese werden über die ersten Flip-Flops 41 auf die zweiten Flip-Flops 42 gegeben, wobei der dort angelegte Takt verzögert auftritt, da er über ein Verzögerungsglied 43 läuft.
<Desc/Clms Page number 4>
Der Vorgang ist dabei folgender : An den Leitungen 22 treten Lesesignale auf, die die Flip-Flops 41 in den Einzustand versetzen. Der Takt ist über die Verzögerungseinrichtung 43 soweit verzögert, dass er erst dann wirksam wird, wenn die Flip-Flops bereits wieder im statischen Zustand sind. Dieser Takt stellt nun- mehr die Flip-Flops 41 in die Nullage. Dabei tritt an den Leitungen 44 ein Impuls auf, wenn sie einge- schaltet worden waren. Waren sie nicht eingeschaltet, so sind die Torschaltungen 45 geöffnet und das nachgeschaltete Flip-Flop 42 wird ausgeschaltet bzw. war ein Flip-Flop 41 im Einzustand, so wird das entsprechende Flip-Flop 42 über eine Leitung 44 ebenfalls in den Einzustand versetzt. Mittels einer der- artigen einfachen Anordnung kann man aus Signalen der Form"Zurück-zu-Null"Signale der Form "Nicht- zurilck-zu-Null"bilden.
Durch Einschalten von weiteren ODER- und Torschaltungen lassen sich die nicht benötigten Impulse abhalten, jedoch sind Flip-Flop-Stufen allgemein derart aufgebaut, dass sie auf Im- pulse auf die Seite, die sich bereits im nichtleitenden Zustand befindet, nicht mehr ansprechen.
Die Fig. 6 stellt die Einrichtung dar, die zur Überprüfung auf mehr als einen Fehler pro Wort dient und mit 34 in der Fig. 2 gekennzeichnet ist. Die Schaltung arbeitet folgendermassen : Über die Leitung 60 wird die Torschaltung 64 nur dann geöffnet, wenn ein Fehler aufgetreten ist. Beim Eintreffen des näch- sten Taktimpulses wird das Flip-Flop 46indenEinzustand geschaltet, und da an der Leitung 14 eine "0" auftritt, wird über die Negation 47 die UND-Schaltung 48 beim Eintreffen eines weiteren Fehlersignals über die Leitung 60 geöffnet.
Damit wird der nächste Taktimpuls das Flip-Flop 49 ebenfalls in den Ein- zustand versetzen und die Alarmleitung 36 einschalten, womit zur Kenntnis gegeben wird, dass mehr als ein Fehler in einem Wort vorliegt. Über die Leitung 14 erfolgt dann das Zurückstellen der Flip-Flops, in- dem die Torschaltung 50 geöffnet wird, so dass beim Eintreffen des nächsten Taktimpulses sowohl das.
Flip-Flop 46 als auch das Flip-Flop 49 in den Nullzustand zurückkehren. Die gestrichelt eingezeichnete
ODER-Schaltung 51 bringt denjenigen Ausgang zustande, der zur Steuerung der Kontrolleinrichtung 35 dient. Die UND-Schaltung 52 wird von der Leitung 14 und von dem Nullpotential des Flip-Flops 46 be- dient und schreibt dann über die ODER-Schaltung 37 eine Markierung in den Speicher 6 ein, wenn in dem
Wort kein Fehler aufgetreten war. Die Einrichtung 35 stellt eine Ausschliessende-ODER-Schaltung dar, an die die Leitungen 53 und 54 als Eingänge angeschlossen sind. Sie gibt dann ein Signal ab, wenn nur die
Kontrolleinrichtung 34 oder nur das Fehlerrechenwerk 11 einen Fehler anzeigt, zwischen beiden also keine Übereinstimmung besteht.
Die Leitung 53, die von der UND-Schaltung 51 kommt, wird mit der Negation des Signals der Leitung 54, die vom Fehlerrechenwerk 11 kommt, auf eine UND-Schaltung geleitet. Das gleiche geschieht mit der Negation des Signals der Leitung 53 und dem Signal auf der Leitung 54. Die
Ausgänge beider UND-Schaltungen werden auf eine ODER-Schaltung geführt, die dann wieder auf die Leitung 36 arbeitet und den Fehleralarm auslöst.
Die Fig. 7 stellt die Torschaltungen 10 und das Fehlerrechenwerk 11 dar, wobei hier eine vereinfachte Darstellung gewählt wurde, indem Trigger eine duale Addition durchführen, wobei keine Überträge berücksichtigt werden. An der Leitung 55 liegen dabei die Taktimpulse an, wenn das Wortendezeichen über die Leitung 14 vom Fehlererkennungswerk 8 gegeben wird. Die Leitung 54 gibt dann einen Ausgang, wenn nicht sämtliche Triggerstufen im Nullzustand waren. Dies ist erforderlich, wenn die Anordnung 35, also die Kontrolleinrichtung für die ordnungsgemässe Arbeitsweise vorgesehen ist. Die Anordnung 31 ist ebenso aufgebaut wie das Fehlererkennungswerk 8.
PATENTANSPRÜCHE :
1. Verfahren zur Überprüfung und Korrektur von aus codierten Zeichen bestehenden Worten und Informationsblöcken unter Verwendung eines fehlererkennenden Codes und eines Kontrollzeichens je Wort, dadurch gekennzeichnet, dass vor dem Einlauf eines Zeichens in einen den Informationsblock fassenden Speicher (6) dieses in einem Fehlererkennungswerk geprüft wird, welches bei Feststellung eines Fehlers ein Signal liefert, das gleichzeitig mit dem Zeichen als Fehlerbit in den Speicher (6) einläuft, dass beim Einlauf des Zeichens in den Speicher (6) dieses gleichzeitig einem Fehlerrechenwerk zugeführt wird, das je Wort ein Korrekturzeichen bildet, das bei Wortende in einem Speicher (13) gespeichert wird, dass bei der Entnahme des Blockes aus dem Speicher (6), gesteuert durch das Fehlerbit,
gleichzeitig mit dem fehlerhaften Zeichen das Korrekturzeichen aus dem Speicher (13) entnommen und zur Korrektur mit dem fehlerhaften Zeichen verknüpft wird und dass eine Kontrolle hinsichtlich mehrerer Fehler in einem Wort erfolgt.