DE2161940A1 - Speichersystem mit geringem Energiebedarf - Google Patents
Speichersystem mit geringem EnergiebedarfInfo
- Publication number
- DE2161940A1 DE2161940A1 DE19712161940 DE2161940A DE2161940A1 DE 2161940 A1 DE2161940 A1 DE 2161940A1 DE 19712161940 DE19712161940 DE 19712161940 DE 2161940 A DE2161940 A DE 2161940A DE 2161940 A1 DE2161940 A1 DE 2161940A1
- Authority
- DE
- Germany
- Prior art keywords
- word
- bits
- memory
- complement
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/06—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using single-aperture storage elements, e.g. ring core; using multi-aperture plates in which each individual aperture forms a storage element
- G11C11/06007—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using single-aperture storage elements, e.g. ring core; using multi-aperture plates in which each individual aperture forms a storage element using a single aperture or single magnetic closed circuit
Description
In der Antwort bitte angeben Unser Zeichen
LITTON INDUSTRIES, INC., 36Ο North Crescent Drive, Beverly Hills,
California 90210, U.S.A.
Speichersystem mit geringem Energiebedarf.
Die Erfindung bezieht sich auf Speichersysteme und insbesondere auf ein verbessertes Speichersystem, bei dem ein zu speicherndes
Informationswort in einen solchen Zustand gebracht wird, daß ein Minimum an Energie der Speichervorrichtung zugeführt werden
muß, wenn das Wort in den Speicher eingelesen und aus dem Speicher ausgelesen wird.
Die meisten digitalen Rechnersysteme weisen eine Speichervorrichtung,
z.B. eine in geeigneter Weise verdrahtete Matrix aus Speicherkernen oder anderen ferromagnetisehen Speicherelementen
auf, in denen Informationen in Form einer Vielzahl von Binärwörtern gespeichert werden können, von denen jedes Wort aus
einer Vielzahl von Bits besteht, deren jedes entweder einen ersten oder einen zweiten Zustand einnimmt. Es ist bei derartigen
Systemen üblich, ein aus Flip-Flops, den sogenannten Stufen, bestehendes Register vorzusehen, und zwar jeweils einen
3.12.1971 W/He - 2 - L/p 7243
für jede Bitstelle in einem Speicherwort. Das Wort wird anfangs in das Register eingeschrieben, bevor esdn die Speichervorrichtung
übertragen wird. Abhängig von der Auslegung eines speziellen Systems können die Bits eines Wortes in die verschiedenen Stufen
des Registers entweder zeitlich nacheinander oder gleichzeitig eingelesen werden. In jedem Falle wird, wenn es erwünscht ist,
ein Wort aus dem Register in den Speicher zu übertragen, jedes Bit im Wort aus seiner entsprechenden Stufe des Registers in ein
entsprechendes Speicherelement, z.B. einen Kernspeicher, in der Speichervorrichtung des Rechnersystems übertragen, von dem das
Speichersystem einen Teil darstellt.
In einem Binärcode werden die beiden Zustände, in welchen das Bit auftreten kann und welche die beiden Binärwerte des Bits
darstellen, üblicherweise und willkürlich als der 11E in "-Zu stand
und der "Null"-Zustand bezeichnet. Ein Zustand, z.B. der MEinM-Zustand
wird durch einen Spannungspegel oder einen Stromimpuls, und der andere, z.B. der 11NuIl"-Zustand durch das Fehlen eines
solchen Impulses in einem bestimmten Augenblick gekennzeichnet, obgleich manchmal der "Null"-Zustand durch einen solchen Impuls
auf einer zweiten Übertragungsleitung angezeigt wird. Gespeichert werden die beiden Zustände durch verschiedene Richtungen der Magnetisierung
eines Speicherelementes dargestellt, wie dies üblich ist. Ein Binärwort einer Information ist meist aus einer Kombination
von Bits im "Ein"-Zustand und im "Nu11"-Zustand zusammengesetzt,
obgleich es offensichtlich möglich ist, daß ein bestimmtes Wort vollständig aus Bits im "Ein"-Zustand und ein anderes Wort
vollständig aus Bits im "Null"-Zustand bestehen kann.
Bei den meisten Speicherelementen, z.B. bei einem Magnetkern, wird ein Bit, das aus dem Speicherelement ausgelesen wird,
stets in den "Null"-Zustand zurückgeführt, gleichgültig, ob
ein "Ein"-Bit oder ein "Null"-Bit ausgelesen worden ist. Bei 2-1/2D Organisationen braucht, falls es erwünscht ist, ein
anderes "Null"-Bit in das bestimmte Speicherelement einzuschreiben,
keine Energie dem Speicherelement zugeführt werden,
2098A0/ 112 1
3.12.1971 W/He - 3 - ■ - L/p 7243
da es bereits den Nullzustand einnimmt. Wenn es jedoch erwünscht ist, ein "Ein"-Bit in das Speicherelement einzuschreiben, muß
eine bestimmte Menge an Energie aufgegeben werden, üblicherweise in Form eines Stromimpulses, um das Speicherelement in den "Ein"-Zustand
zu schalten. Bei "3D-Organisationen braucht, falls es
erwünscht ist, eine'Eins*einzusehreiben, keine zusätzliche
"Sperr"-Energie dem Speicherelement aufgegeben werden. Falls es jedoch erwünscht ist, den "Null"-Zustand beizubehalten, muß zusätzliche
Sperrenergie während des Einschreibens aufgegeben werden, um ein Schalten des Speicherelementes zu verhindern.
Somit muß bei allen solchen Speichersystemen eine Energieeinspeisung zum Einschreiben von Informationen in die Speichervorrichtung
und zum Auslesen der Informationen aus der Speichervorrichtung verwendet werden.
Wie oben erwähnt, kann das Wort, das in die Speichervorrichtung eingeschrieben wird, vollständig aus Bits im "Null"-Zustand,
vollständig aus Bits im "Ein"-Zustand oder aber in den meisten Fällen aus einer Kombination solcher Bits bestehen. Bei allen
bekannten Speichersystemen war es erforderlich, das Speichersystem mit einer Energiespeisequelle auszurüsten, die eine ausreichend
hohe Leistung aufwies und deshalb ziemlich schwer und groß sein mußte, um dem ungünstigsten Fall zu genügen, der bei
einem Wort eintrat, bei dem alle Bits den "Ein"-Zustand annehmen, da ein solches Wort die maximale Energie zum Auslesen und zum
Einschreiben aller Bits benötigt.
In vielen Anwendungsfällen, insbesondere in solchen Anwendungsfällen, bei denen das Speichersystem in Flugzeugen, Raumfahrzeugen
oder dergl. verwendet wird, ist ein minimales Volumen und ein minimales Gewicht von ausschlaggebender Bedeutung. Es
ist sehr erwünscht und häufig unbedingt erforderlich, Abmessungen und Gewicht der Komponenten solcher Systeme so klein wie möglich
zu halten. Bei vielen Rechnersystemen tragt die Energiespeisequelle
ganz entscheidend zum Gewicht und zur äußeren Abmessung
2098AO / 1 121
3.12.1971 W/He - 4 - L/p 724^
der Anordnung bei. Die Verwendbarkeit derartiger Systeme kann
offensichtlich sehr verbessert werden, wenn der Energiebedarf verringert wird, ohne daß die Recheneigenschaften des Systemes
dadurch nachteilig beeinflußt werden.
Gemäß der Erfindung wird vorgeschlagen, bei einem Speichersystem mit einer Wortorganisierten Matrix aus ferromagnetischen Speicherelementen,
die einen begrenzten Energiepegel erfordern, wenn sie in Verbindung mit der Speicherung eines Bits eines Informationswortes betrieben werden, das durch einen der beiden Binärwerte
des Bits dargestellt wird, eine Einrichtung zur Komplementbildung des Binärwertes eines jeden Bits eines zu speichernden
Informationswortes durch Umkehren der Binärwerte aller Bits in einem Wort vorzusehen, wenn der Energiebedarf bei den Komplementwerten
niedriger ist als der Energiebedarf ohne Bildung des Komplements. Vorzugsweise wird die Einrichtung zur Komplementbildung
des Binärwertes immer dann betätigt, wenn die Anzahl jener Bits, deren jedes mit Energieverbrauch bei Betätigung
eines Speicherelementes behaftet ist, die Anzahl von Bits übersteigt, die keinen Energieverbrauch zur Betätigung eines Speicherelementes
aufweisen. Allgemein wird die Einrichtung zur Komplementbildung des Binärwertes der Bits eines Informationswortes betätigt, wenn das Verhältnis zwischen der Anzahl jener
Bits, deren jedes zur Betätigung eines Speicherelementes Energie verbraucht, und der Gesamtzahl von Bits einen bestimmten Wert
übersteigt. Optimale Ergebnisse werden dabei erzielt, wenn dieses Verhältnis wenigstens die Hälfte der gesamten Anzahl von Bits
in einem Wort darstellt.
In weiterer Ausgestaltung der Erfindung wird vorgeschlagen, eine Einrichtung zur Bestimmung der Anzahl von Bits in jedem Wort,
die Energie verbrauchen, und Mittel zur Betätigung der Einrichtung für die Komplement#bildung des Binärwertes als Funktion der
auf diese Weise bestimmten Anzahl vorzusehen; diese Anzahl ist
2098A0/1121
3.12.1971 WHe -5- L/p 724?
vorzugsweise die Hälfte der Gesamtzahl von Bits in einem Wort.
Das Speichersystem kann dabei mit einer Summierschaltung zur Bestimmung der Anzahl von Bits in jedem Wort, die Energie verbrauchen,
versehen sein. Der wesentliche Bestandteil einer derartigen Summierschaltung ist entweder ein elektronischer Zähler,
dem die Bits eines Wortes in einer Zeitfolge aufgegeben werden, oder aber ein Addierwerk, dem die Bits eines Wortes gleichzeitig
aufgegeben werden sowie eine Bezugsspannungsquelle, wobei eine Vergleichsschaltung vorgesehen ist, die die Ausgänge aus dem
Addiernetzwerk und aus der Bezugsspannungsquelle aufnimmt.
Um die Umkehr von Binärwerten aller Bits in einem Wort zu bewerkstelligen,
hat sich als zweckmäßig herausgestellt, eine komplementbildende Steuerschaltung mit einer bistabilen Einrichtung zu
verwenden, die in Abhängigkeit von einem Ausgangssignal aus der Einrichtung zur Bestimmung der Anzahl von Bits gesteuert wird,
welche Energie verbrauchen, und die die Einrichtung zur Komplementbildung des Binärwertes der Bits steuert. Ferner kann ein
zusätzliches Speicherelement vorgesehen sein, das jedem Speicherwort in der Speichermatrix zur Speicherung von Steuersignalen
zugeordnet ist, die eine erfolgte Komplementbildung oder keine Komplementbildung von Binärbitwerten darstellen, wobei die so
gespeicherten Steuersignale eine zweite Komplementbildung oder keine Komplementbildung der dem Ausgang aus dem Speichersystem
aufgegebenen Bits bewirkt. Dann kann die bistabile Einrichtung den zusätzlichen Speicherelementen Signale aufgeben, die gespeichert
werden sollen, und die die erfolgte Komplementbildung anzeigen.
Nach einer weiteren Ausfuhrungsform der Erfindung weist die
Einrichtung zur Komplementbildung der Binärwerte der Bits eines Informationswortes ein EXKLUSIVES ODER-Gatter in der lingangsleitung
zu jeder Bitstelle in einen allen Speicherwörtern und
ein weiteres EXKLUSIVES ODER-Gatter in jedem Wortausgangsleiter auf.
2098 40/1121
3.12.1971 W/He - 6 - L/p 72^3
Es 1st somit ein Speichersystem vorgesehen, dessen Eingang mit einer Summier- oder Zählschaltung zum Auszählen der Anzahl von
Bits in dem Energie verbrauchenden Zustand und zur Erzielung eines Ausgangssteuersignales vorgesehen ist, wenn die Anzahl
solcher Bits die Hälfte der Gesamtanzahl von Bits im Wort übersteigt. Das Ausgangssignal der Zählschaltung steuert ein Eingangs-Komplementbildungsgatter.,
das das Wort aus dem Eingang in das System aufnimmt und das das Wort in seinen komplementären Zustand,
d.h. in einen Zustand bringt, in welchem alle der "Eins"-Bits
in "Null"-Bits und alle "Null"-Bits in "Eins"-Bits geändert
werden, wenn das Steuersignal dem Komplementbildungsgatter aufgegeben wird. Somit weist das Ausgangswort des Komplementbildungsgatters
niemals mehr als eine Hälfte der Bits in dem energieverbrauchenden Zustand auf. Das Wort - entweder in dem komplementären
oder nicht komplementären Zustand - wird dann einer herkömmlichen Speichervorrichtung aufgegeben, z.B. einer Matrix aus
Speicherelementen wie ferromagnetischen Kernen und es wird ein zusätzliches Steuerbit der Speichervorrichtung aufgegeben, damit
angezeigt wird, ob die komplementäre oder die nicht komplementäre Version des Wortes in der Speichervorrichtung gespeichert wird.
Nachstehend wird die Erfindung in Verbindung mit der Zeichnung anhand von Ausführungsbeispielen erläutert. Es zeigen:
Pig. 1 ein schematisches Schaltdiagramm eines Speichersystems bekannter Art,
Fig. 2 ein Blockschaltbild eines Speichersystems gemäß der Erfindung,
Fig. 3 ein schematisches Schaltdiagramm einer speziellen Ausführungsform
des Speichersystems nach Fig. 2, bei welchem die Bits des Wortes in einer Zeitfolge aufgenommen
werden, und
2098 40/1121
3.12.1971 W/He - 7 - L/p 7243
Fig. 4 ein schematisches Schaltdiagramm einer zweiten speziellen
Ausführungsform des Speichersystems nach Fig. 2, wobei die Bits des Wortes gleichzeitig aufgenommen werden.
Fig. 1 zeigt schematisch .in einem vereinfachten Sehaltdiagramm
ein Speichersystem bekannter Art mit einem Eingangs-/Ausgangsregister
10 und einer Speichervorrichtung 12. Das Register 10, das so ausgelegt ist, daß es ein Wort mit η-Bits aufnimmt, besteht
aus η-Stufen 14_, 14,, 14 .
du Il
Im Laufe der Beschreibung gibt, da. Bezugszeichen mit Indices,
z.B. a, b oder n, verwendet werden, die Schreibweise solcher Bezugszeichen ohne Indices an, daß auf alle entsprechenden,
mit diesem Bezugszeichen versehenen Elementen bezug genommen werden soll, da diese Zuordnung von Bezugszeichen zu den Zeichnungen
die Beschreibung vereinfacht.
Jede der Stufen 14 ist eine Flip-Flop-Schaltung, wie sie als J K Flip-Flops bekannt sind. Derartige Flip-Flops weisen Eingangsklemmen J, K, S, R und C sowie Ausgangsklemmen Q und Q,
auf. Wenn solche Flip-Flops ihren "gesetzten" Zustand einnehmen, der in vorliegender Beschreibung dem Binärwert eines Bits im
"Eins"-Zustand entsprechen soll, erscheint ein Ausgangssignal
oder ein Signal oder Bit im "Eins"-Zustand der Ausgangsklemme Q und kein Ausgangs signal an der Ausgangsklemme Q, -aui. Umgekehrt,
wenn die Stufen ihren "rückgesetzten" Zustand einnehmen, der dann dem "Null"-Zustand entspricht, tritt kein Ausgangssignal
an der Ausgangsklemme Q, und ein Ausfeangssignal an der Ausgangsklemme
Q auf. Solche Flip-Flops werden ihren "gesetzten" Zustand entweder durch Anlegen eines Signales an die Eingangsklemme
S oder gleichzeitiges Anlegen von Signalen an die Eingangsklemmen J und C gebracht. Sie werden in ihren"rückgesetzten" Zustand
entweder durch Anlegen eines Eingangssignales an die Eingangsklemme R oder durch gleichzeitiges Anlegen von Eingangssignalen
an die Eingangsklemmen K und C gebracht. Wie oben erwähnt, ist
209840/1121
3.12.1971 W/He - 8 - L/p 724}
diese Art von Flip-Flop-Schaltung bekannt.
Die Stufen 14 . 14,, .... 14 des Registers 10 sind zur Bildung
α. ο η
eines Schieberegisters in Reihe geschaltet. Die Ausgangsklemmen Q und Q einer Stufe, z.B. 14Q, sind entsprechend mit den Eingangs·
klemmen J und K der nächsten Stufe, z.B. Stufe 14^ verbunden.
Das in der Speichervorrichtung 12 zu speichernde Binärwort wird zuerst nacheinander den Worteingangsklemmen 16 und 18 aufgegeben.
Dies bedeutet, daß für jedes Bit in Binärwort, das den "Eins"-Zustand
einnimmt, ein Impuls an die Worteingangsklemme 16 gelegt wird, und daß für jedes Bi* im "Null"-Zustand ein Impuls an die
Worteingangsklemme 18 gelegt wird. Gleichzeitig werden Impulse der Taktklemme 20 aufgegeben, die ihrerseits direkt mit den
Eingangsklemmen C eines jeden Flip-Flops 14 verbunden sind.
Somit werden die Bits des Binärwortes, wenn sie den Wort eingangsklemmen 16 und 18 aufgegeben werden, nacheinander durch die
Stufen l4Q-, 14, , usw. verschoben, bis das Wort von η Bits vollständig
in das Register Io eingegeben, d.h. in ihm vorübergehend gespeichert ist.
Nachdem alle Bits des Binärwortes in die verschiedenen Stufen
14 des Registers 10' eingegeben worden sind, können alle Binärwerte
der Bits des Wortes gleichzeitig in die Speichervorrichtung 12 übertragen werden, die in dem dargestellten Ausführungsbeispiel eine herkömmliche Magnetkernspeichervorrichtung ist.
Die Ausgangsklemme Q einer jeden Stufe 14 ist mit der Eingangsklemme eines Stromkreiselementes 22 verbunden, das ein "beigesteuerter
Verstärker entsprechend dem bestimmten Bit des Wortes genannt werden kann; dieser torgesteuerte Verstärker wird häufig
als ein taktgesteuerter Sperrstromtreiber bezeichnet und besteht aus einem einem Verstärker zugeordneten NAND-Tor. Die Toranschlüsse
34 eines jeden Treibers, d.h. gegatterten Verstärkers 22 sind alle mit einem gemeinsamen Anschluß 26 verbunden, dem
ein Signal, das als Sperrtaktsignal bekannt ist, aufgegeben
2098A0/ 1121
5. 12.1971 W/He - 9 - L/p
wird, wenn es erwünscht ist, die Verstärker 22 durch Tore zu
steuern, damit die Ausgangssignale der Stufen 14 in die Speichervorrichtung 12 eingeführt und dort eingeschrieben werden. Das
Ausgangssignal eines Jeden torgesteuerten Verstärkers 22, die manchmal als Bittreiber bezeichnet werden, erscheint auf einem
Leiter, der durch eine Vielzahl von Magnetkernen 28 hindurchge-
6X1
fädelt ist. Die Richtung der Magnetisierung von Magnetkernen 28 Q
stellen die ersten Bits eines jeden der Wörter, die die Speichervorrichtung 12 speichern kann, die Richtungen der Magnetisierung
der Magnetkerne 28^ stellen die zweiten Bits dar und so weiter.
Die Richtungen der Magnetisierung der Magnetkerne 28 stellen das nte oder letzte Bit eines jeden Wortes dar. Die speziellen Kerne,
in die die Bits eingeschrieben werden, wenn das Sperrtaktsignal
dem Anschluß 26 aufgegeben wird, werden unabhängig voneinander adressiert, und zwar in an sich bekannter Weise (in Fig. 1 nicht
dargestellt). Die Folge von soeben beschriebenen Schritten, in der ein Wort, das dem Register 10 über Eingangsklemmen 16 und
aufgegeben wird, in die Speichervorrichtung 12 eingeschrieben wird, wird üblicherweise der Lösch-Schreibzyklus des Speichers
genannt.
Wenn es erwünscht ist, ein Wort aus einem bestimmten Speicherwort,
d.h. einer speziellen Adresse in der Speichervorrichtung 12 auszulesen, wird ein Abtastsignal der Klemme JOaufgegeben,
die eine Vielzahl von Abfühlverstärkern 32a, 32, , .... 32„
du Il
steuert, welche ihrerseits die Ausgangssignale der Bits des speziellen adressierten Wortes in der Speichervorrichtung aufnehmen
und verstärken. Auch hier ist die Adressiervorriehtung nicht gezeigt. Die Ausgangssignale der AbfUhlverstärker 52
werden dann den Bingangsklemmen S des Flip-Flops 14 aufgegeben,
damit die Bits des auszulesenden Wortes in die verschiedenen, entsprechend zugeordneten Stufen des Registers 10 gebracht werden.
Somit dient das Register 10 sowohl als Eingangsregister als auch als Ausgangsregister und wird üblicherweise Eingangs-/
Ausgangsregister genannt. Wenn das Wort in das Register 10
209840/1121
3.12.1971 W/He - 10- L/p 7243
eingeschrieben wird, wird das Sperrtaktsignal wieder dem Anschluß
26 aufgegeben, damit ein erneutes Einschreiben des Wortes
in die gleiche Adresse unterstützt wird, so daß das Wort nicht verlorengeht. Jedoch bleibt im Anschluß daran das Wort im Register
10 und die Taktimpulse werden dann dem Anschluß 20 aufgegeben, damit die Bits des Wortes durch das Schieberegister geführt
und den W ort aus gangs klemm en 34 und 36 aufgegeben werden. Somit
wird das Wort aus dem Register 10 ausgelesen und wieder in der Speichervorrichtung 12 gespeichert; dieser Zyklus wird der Lese-Rückführzyklus
genannt.
Das Speichersystem nach Fig. 1 weist üblicherweise eine Rücksetzklemme
38 auf, an die ein Rücksetzsignal gelegt werden kann, um eine alle Stufen 14 des Schieberegisters in den Rücksetzoder
"Null"-Zustand zurückzuführen.
Wie vorstehend ausgeführt, ist praktisch keine Energie zum Einlesen eines "Null"-Bits in den Speicher 12 oder zum Auslesen
eines "Null"-Bits aus dem Speicher 12 erforderlich, es wird jedoch eine bestimmte Energiemenge benötigt, um einen "Eins"-Bit
in die Speichervorrichtung 12 einzulesen oder aus ihr auszulesen. Wenn das in die Speichervorrichtung 12 einzulesende
oder aus ihr auszulesende Binärwort eine große Anzahl von "Eins"-Bits aufweist, muß von den Bittreibern bzw. den torgesteuerten
Verstärkern 22, die das Wort in die Speichervorrichtung 12 einschreiben, und von den Abfühlverstärkern 32, die
das Wort aus der Speichervorrichtung auslesen, mehr Energie aufgewendet werden. Die Energieeinspeisungen für diese Verstärker
müssen so gewählt werden, daß eine ausreichende Kapazität zum Auslesen und Einschreiben von Wörtern vorhanden ist, bei
denen alle Bits den "Eins"-Zustand einnehmen.
Fig. 2 zeigt ein schematisches Blockschaltbild eines Speichersystems
gemäß der Erfindung, bei dem für eine Speichervorrichtung gleicher Kapazität die maximalen Energieanforderungen auf
209840/1121
5.12.1971 W/He - 11 - L/p 7243
etwa die Hälfte des Energiebedarfes des Speichersystems nach.
Fig. 1 reduziert sind, so daß eine ganz entscheidende Einsparung in bezug auf die Größenabmessungen und das Gewicht der
erforderlichen Energiespeisequelle erzielt wird. Wie Fig. 2 zeigt, wird ein Binärwort aus η Bits einem Eingangs-/Ausgangsregister
50 ähnlich dem Register 10 mit η Stufen nach Fig. 1 aufgegeben. Die Bits des Wortes werden ferner einem Zähler 52
zugeführt, der eine Summierschaltung darstellt, da er Bits
zählt, obgleich nur jene Bits, die den "Eins-Zustand einnehmen.
Wenn eine Anzahl solcher Bits eine vorbestimmte Anzahl übersteigt, insbesondere, wenn das Verhältnis zwischen der Anzahl
dieser Bits, von denen jedes für den Betrieb eines Speieherelernentes Energie verbraucht, und der gesamten Anzahl von Bits
einen vorbestimmten Wert überschreitet, vorzugsweise n/2, speist der Zähler 52 ein Ausgangssignal in eine komplementbildende
Steuerschaltung 54 ein. Ein komplementbildendes Eingangstor
56 nimmt die Bits des Wortes aus dem Register auf, bevor sie in die Speichervorrichtung 58 eingeschrieben werden.
Das komplement#bildende Eingangstor 56 nimmt ferner ein Steuersignal
aus der komplementbildenden Steuerschaltung 54 auf. Die
charakteristischen Eigenschaften des komplementbildenden Tores 56 sind so gewählt, daß bei Aufgeben eines Steuersignales das
Tor in der Weise getriggert wird, daß es Ausgangssignale erzeugt,
die das Komplement der Eingangssignale sind, während dann, wenn
ihm kein Steuersignal aufgegeben wird, Ausgangssignale der gleichen Polarität wie für die Eingangssignale erzeugt werden.
Der Ausdruck "komplementbildend" bedeutet hierbei die Umkehr des Binärwertes, d.h. des Zustandes eines jeden Bits, so daß
ein "Null"-Zustands-Ausgangssignal für jedes "Eins"-Zustands-Eingangssignal
und ein "Eins"-Zustands-Ausgangssignal für jedes "Null"-Zustands-Eingangssignal vorgesehen wird. Die Ausgangssignale
des komplementbildenden Eingangstores 56, die das Eingangswort entweder in seinem komplementierten oder nicht komplementierten
Zustand darstellen, werden dann der Speichervorrichtung 58 zum Einschreiben und nachfolgenden Auslesen in der
209840/ 1121
3.12.1971 W/He - 12 - L/p
gleichen Weise wie in Verbindung mit Fig. 1 vorstehend beschrieben,
aufgegeben. Gleichgültig, wieviele Bits im Wort, das dem Register 50 aufgegeben wird, den "Eins"-Zustand einnehmen,
können nicht mehr als n/2 der Bits in dem in die Speichervorrichtung 58 eingeschriebenen Wort den "Eins"-Zustand einnehmen,
und der Energiespeisebedarf zum Auslesen und Einschreiben dieser Bits aus dem Speicher 58 und in den Speicher 58 kann um etwa
die Hälfte verringert werden.
^ Die komplementbildende Steuerschaltung 54 schreibt ferner direkt
* in die Speichervorrichtung 58 ein Steuerbit ein, das die erfolgte
Komplementbildung oder das Fehlen der Komplementbildung von Binärbitwerten des Wortes anzeigt, wenn es von dem Komplementbildenden
Eingangstor 56 in die Speichervorrichtung 58 eingespeist
wird. Beispielsweise kann das Steuerbit den "Eins"-Zustand einnehmen, wenn das Wort, wie es eingeschrieben wird, aus dem
Wort komplementiert wird, wie es ursprünglich in das Register 50 eingespeist war. Umgekehrt würde das Steuerbit den "NuIl"-Zustand
einnehmen, wenn genügend wenige "Hins"-Bits in dem Wort vorhanden sind, so daß das komplementbildende Eingangstor 56
nicht getriggert wird und das Wort in die Speichervorrichtung 58 eingeschrieben wird, wie es am Register 50 aufgenommen wird.
Falls es erwünscht ist, das Speichersystem der Fig. 2 den Lese-Rückführzyklus
durchlaufen zu lassen, damit das Wort für eine nachfolgende Berechnung oder Verarbeitung ausgelesen werden kann,
wird das Wort mit seinen umgekehrten oder nicht umgekehrten Binärbitwerten, wie sie beispielsweise im Speicher 58 gespeichert
sind, in das Register 50 in gleicher Weise ausgelesen, wie in Verbindung mit Fig. 1 beschrieben. Das Steuerbit wird gleichzeitig
aus der Speichervorrichtung 58 in die komplementbildende Steuerschaltung 54· ausgelesen.-Jedes Wort und das zugeordnete
Steuerbit werden dann in die Speichervorrichtung 58 rückgeführt, wobei das Wort durch das Komplementär-Eingangsgatter 56 gelangt,
209 8 4 0/ 1121
5.12.1971 W/He - I^ - L/p 7243
wenn kein Steuersignal am Tor 56 vorhanden ist, so daß alle
Bitwerte in den gleichen der beiden möglichen Zustände zurück in die Speichervorrichtung 58 geschrieben werden. Wenn das Wort
ursprünglich, d.h. vor der Speicherung in der Speichervorrichtung 58 komplementiert war, speist die komplementbildende Steuerschaltung
54 ein Steuersignal in ein komplementbildendes Ausgangstor
60 ein, das das Wort aus dem Register 50 aufnimmt und es in den
Zustand zurückkomplementiert, wie es ursprünglich von dem Register 50 aufgenommen wurde. Wenn das Steuerbit, wie es an der
Komplementsteuerung 54 aufgenommen wird, anzeigt, daß das Wort,
wie es in der Speichervorrichtung 58 gespeichert war, nicht
komplementiert war, speist die komplementbildende Steuerschaltung 54 kein Steuersignal in das komplementbildende Ausgangstor
60 ein, und das Tor 60 läßt das Wort in dem Zustand, in dem es ursprünglich aufgenommen worden ist, ohne Rückkomplementieren
so
durch, daß das Ausgangswort den gleichen Zustand wie das Eingangswort
einnimmt.
Fig. 3 zeigt ein schematisch.es Diagramm einer speziellen Ausführungsform
des Speichersystemes nach Fig. 2, bei welchem die Bits des Binärwortes in Serie, d.h. zeitlich nacheinander,
aufgenommen werden, wie in Verbindung mit Fig. 1 beschrieben. Das System weist ein Eingangs-/Ausgangsregister 70 auf, das.
dem Register 10 nach Fig. 1 entspricht. Das Register 70 besitzt
eine Vielzahl von I K-Flip-Flop-Stufen 72a, 72b 72 , deren
jede einer bestimmten Bitstellung, d.h. Adresse in jedem der Speicherwörter zugeordnet ist, Worteingangsklemmen 74 und 76,
die die Impulse aufnehmen, welche die Bits des Binärwortes darstellen und welche mit den Eingangsklemmen J und K der ersten
Stufe 72a des Registers 70 verbunden sind, eine Takteingangsklemme
7)8, die mit allen C-Eingangsklemmen der Stufen 72 verbunden
sind, und eine Rücksetzeingangsklemme 80, die mit allen R-Eingangsklemmen der Stufen 72 des Registers 70 verbunden sind.
Die Klemme 80 ist ferner mit dem Vorwählbinärzähler 82 und der
2 0 9-840/1121
3.12.1971 W/He - 14 - L/p 7243
kromplementblldenden Steuerschaltung 86, die weiter unten beschrieben
wird, verbunden, damit alle Elemente des Speichersystems gleichzeitig rückgesetzt werden.
Der Vorwählbinärzähler 82 nimmt als Eingang aus der Worteingangsklemme
74 alle Bits auf, die den "Eins"-Zustand einnehmen. Der
Zähler 82, der ein an sich bekannter Zähler sein kann, ist so programmiert, d.h. voreingestellt, daß ein Ausgangssignal auf
der Leitung 84 immer dann erzeugt wird, wenn die Zählung der Bits im "Eins-"Zustand eine vorbestimmte Anzahl übersteigt,
die gewöhnlich n/2 beträgt, wobei η die maximale Anzahl von Bits ist, die das Eingangsbinärwort der Information enthalten
kann.
Die komplementbildende Steuerschaltung 86 weist einen Flip-Flop 88 auf, der zwei "gesetzte" Eingangsklemmen S1 und Sp und eine
"rückgesetzte" Eingangsklemme R aufweist. Wie bekannt, können
solche Flip-Flops in ihren gese%a%eH "gesetzten" Zustand durch
Anlegen eines Signales an die eine oder andere Eingangsklemme * S1 und S2 gebracht werden, wobei dann ein Ausgangssignal an der
Ausgangsklemme Q auftritt. Das Anlegen eines Signales an die Eingangsklemme R bringt den Flip-Flop 88 in seinen rückgesetzten
^ Zustand, in welchem kein Ausgangssignal an der Ausgangsklemme Q, auftritt. Die anderen Klemmen des Flip-Flops sind nicht dargestellt,
da sie für vorliegende Erfindung nicht wesentlich sind. Wenn bei der hier dargestellten Anordnung die Anzahl von Bits
im Binärausgangswort, die den "Eins"-Zustand einnehmen, die Hälfte der Bits in dem Wort übersteigt, erzeugt der Zähler 82
ein Signal über die Leitung 84 an die Eingangsklemme S^ des
Flip-Flops 88, wodurch der Flip-Flop 88 in seinen "gesetzten" Zustand gebracht und ein Ausgangssignal an der Ausgangsklemme
Q des Flip-Flops 88 erzeugt wird.
209840/ 1121
3.12.1971 W/He - 15'- L/p 7243
Das Speichersystem nach Fig. 3 weist auch ein komplementbildendes
Eingangstor 90 auf, das eine Vielzahl von EXKLUSIV-ODER-
Toren 92 . 92, , .... 92 besitzt, deren jedes einer entsprechena
D η
den Stufe des Rasters 70 zugeordnet ist. Jedes der EXKLUSIV-ODER-Tore,
92 besitzt eine Eingangsklemme 94 und eine zweite Eingangsklemme 96. Die Eingangsklemmen 94&, 92^ .... 94n, sind
miteinander so verbunden, daß sie ein Steuersignal aus der Steuerschaltung Θ6 aufnehmen. Jede der zweiten Eingangsklemmen
96Q, 96^, .... 96 ist individuell mit der Ausgangsklemme Q der
9. υ η
zugeordneten Stufe 72Q, 72^, .... 72„ des Registers 70 verbunden.
a D η
Ist ein Eingangswort vollständig in das Register 70 eingegeben worden, und soll dieses Wort in den Speicher 98 des Systems
eingeschrieben werden, wodurch der oben erwähnte Lösch-Schreibzyklus
erzielt wird, wird ein Lösch-Schreibeingangssignal der Eingangsklemme 100 der komplementbildenden Steuerschaltung 86
aufgegeben, in der er einer der Klemmen eines UND-Tores 102 aufgegeben wird. Die andere Eingangsklemme des UND-Tores 102
nimmt ihr Eingangssignal aus der Ausgangsklemme Q des Flip-Flops 88 auf. Nimmt der Flip-Flop 88 zu diesem Zeitpunkt seinen "gesetzten"
Zustand ein, wodurch angezeigt wird, daß mehr als die Hälfte der Bits in dem Eingangswort, die aufgenommen werden,
den "Eins"-Zustand einnehmen, ist ein Signal an jeder der Eingangsklemmen des UND-Tores 102 vorhanden, und dieses Tor erzeugt
ein Ausgangssignal, das über eine Leitung 104 allen ersten
Eingangsklemmen 94 des EXCLUSIV-ODER-Tores 92 im Eingangstor 90
geführt wird. Diese EXKLUSIV-ODER-Tore 92 komplementieren, d.h.
invertieren alle Ausgangssignale aus den Stufen 72 des Registers
70, und die Ausgangssignale aus dem Eingangstor 90 sind somit
das Komplement des Eingangswortes, wie es an den Worteingangsklemmen 74 und 76 aufgenommen wird. Ein Sperrtaktsignal wird
dann der Klemme 106 aufgegeben, um alle torgesteuerten Verstärker, d.h. Bittreiber I08, so zu steuern, daß das komplementierte Wort
in den entsprechend adressierten Magnetkern 110 der Speichervorrichtung, der Matrix 98 angeschrieben werden.
209840/ 1121
3.12.1971 W-7He - l6 - L/p 7243
Wenn jedoch der Flip-Flop 88 zu diesem Zeitpunkt seinen "rückgesetzten"
Zustand einnimmt, wodurch angezeigt wird, daß weniger
als die Hälfte der Bits des Eingangswortes, wie sie am Worteingang 74, 76 aufgenommen werden, den "Eins"-Zustand einnehmen,
läßt das UND-Tor 102 kein Steuersignal auf die Leitung 104 durch, und somit wird ein Signal mit dem "Null"-Zustand den ersten Eingangsklemmen 94 der EXKLUSJV-ODER-Tore 92 aufgegeben. Diese
Tore lassen dann die Ausgangssignale von ihren entsprechenden
Stufen 72 des Registers 70 in ihrem "aufgenommenen", d.h. nicht
komplementierten Zustand, durch und die Ausgangssignale aus dem Eingangstor 90 sind die gleichen wie bei dem Wort., das an den
Worteingangsklemmen 74 und 76 aufgenommen worden ist. Wenn das
Sperrtaktsignal dann der Klemme ΙΟβ aufgegeben wird, um die
Bittreiber, nämlich die torgesteuerten Verstärker I08 zu triggern,
wird das Wort, wie es in seinem nicht komplementierten Zustand aufgenommen worden ist, in die entsprechend adressierten Magnetkerne
110 eines Speieherwortes eingeschrieben, die die Kerne längs einer horizontalen Linie in Fig. 3 sind.
Das Ausgangssignal aus der Klemme Q des Flip-Flop 88 wird ferner
über eine Leitung 112 der Eingangsklemme eines Bittreibers 108-,
in der Speichervorr-ielitung 98 aufgegeben, dieser X:j ttreJtt r
νird auch durch das an die Klemme 108 angelegte Sperrtaktsignal
getriggert. Das Signal auf der Leitung 112, das als das Steuerbit bezeichnet werden kann, wird dann in einen entsprechend adressierten
Magnetspeicher 110 , in der Speichervorrichtung 98 zur gleichen Zeit eingeschrieben wie die Ausgangssignale aus dem
Eingangstor 90 in den Speicher 98 eingeschrieben werden. Dieses
Steuerbit dient somit zur Anzeige des komplementären Zustandes des V/ortes, wie es tatsächlich in den Speicher 98 eingeschrieben
worden ist, d.h. es speichert die Information, unabhängig davon, ob das Wort komplementiert worden ist oder nicht. Zweckmäßigerweise
nimmt ein Steuerbit den "Eins"-Zustand ein, wenn das Wort, wie es eingeschrieben wurde, das Komplement des Wortes, wie es
aufgenommen wurde, ist, und es nimmt den "Null"-Zustand ein,
wenn das Wort, wie es eingeschrieben wurde, das gleiche wie das Wort, wie es ausgeschrieben wurde, ist.
2 0 9 8 4 0/ 1121
3.12.1971 W/He - 17 - L/p 7243
Soll ein ausgewähltes Wort aus dem Speicher 98 ausgelesen werden,
wodurch der oben beschriebene Lese-Rückführzyklus erzielt wird, werden die ausgewählten Magnetkerne H0a, H0J0' ····» 110 n>
11On+l nämlich die Kerne, die ein Informationswort bilden, und üblicherweise
die Serien von in horizontaler Linie ausgerichteten Kernen in B1I-1I. 3, in geeigneter V/eise adressiert. Ein Abtastimpuls wird
der Klemme 114 aufgegeben,/die Abfühl verstärker H6&, H^13, · ♦ · ·,
Il6 , Il6 , Lriggert. Die Ausgangsklemmen der Abfühlverstärker
Il6 , 116,» ...Il6 werden mit den entsprechenden"Eingangsklemmen
S der Stufen 72 , 72, , .... 72„ des Registers 70 verbunden, wo-
a υ η
durch diese Stufen in Zustände gebracht werden, die die Binärwerte der zugeordneten Bits in dem adressierten Wort anzeigen,
wie es in der Speichervorrichtung 98 gespeichert wurde. Das Ausgangssignal
des Abfühlverstärkers II6 ,j das den Zustand des
oben erwähnten Steuerbits darstellt, wird über die Leitung II8
der Eingangsklemme S0 des Flip-Flops 88 in der komplemenkbildenden
Steuerschaltung 86 aufgegeben. Der Flip-Flop 88 wird somit in einen Zustand gebracht, der den komplementären Zustand des
adressierten V/ortes anzeigt, wie es in der Speichervorrichtung •j8 gespeichert ist. Zu diesem Zeitpunkt wird ein Sperrtaktimpujs
der Klemme lOö aufgegeben, um die BLttreiber I08 in den stromleitenderi
Zustand zu bringen. Da kein Eingangssignal an die ersten ELngangsklemmen 94 der EXKLUSIV-ODER-Tore 92 des Eingangs-
me-• ores >0 gegeben wird, wird das V/ort in dem kompleditierten, d.h.
invertierten Zustand, wie es aus der Speichervorrichtung 98 in
das Register 70 ausgelesen wird, wieder in die in geeigneter
Weise adressierten Kerne 110 , HO^j ···· HO , eingeschrieben,
und das Steuerbit, das den komplementären Zustand des V/ortes, wie es eingeschrieben ist >
anzeigt, wi/^rd erneut in den zugeordneten Kern der Kerne 110 , eingeschrieben.
Das "Lese-Rückfuhr"-Signal wird dann der Eingangsklemme 120 der
komplernentbildenden Steuerschaltung 86 aufgegeben; das Signal
wird als einer der Eingänge an ein UND-Tor 122 gelegt. Die andere Eingarii5sklemme des UMD-Tores 122 wird mit der Ausgangsklemme Q
de;j Fl ip-FLορπ 88 verbunden. Wenn zu diesem Zeitpunkt der
■"'-i'i : J ; M ,M BAD ORIGINAL
3.12.1971 W/He - 18 - L/p 7243
Flip-Flop 88 seinen "gesetzten" Zustand einnimmt, wodurch angezeigt wird, das^das Wort im Register 70, das aus dem Register
70 ausgelesen zu werden bereit ist, seinen komplementierten Zustand einnimmt, weist das UND-Tor 122 ein Eingangssignal auf
beiden Eingangsklemmen auf und erzeugt somit ein Ausgangssignal
auf der Leitung 124, das als ein Bit im "Eins"-Zustand gedacht sein kann. Wenn jedoch der Flip-Flop 88 zu diesem Zeitpunkt
seinen "rückgesetzten" Zustand einnimmt, wodurch angezeigt wird, das das Wort im Register 70 in der Speichervorrichtung 98 in
seinem "wie aufgenommenen", -d.h. nicht komplementierten Zustand
fc gespeichert worden ist, tritt kein Signal an der Ausgangsklemme
Q, des Flip-Flops 88 auf. Dann weist das UND-Tor 122 kein Eingangssignal
an beiden Eingangsklemmen auf, und erzeugt somit kein Ausgangssignal oder ein Signal auf der Leitung 124, das
als ein Bit im "Null"-Zustand betrachtet werden kann.
Das Speichersystem nach Fig. 3 ist mit einem komplementierenden
Ausgangstor 126 versehen, das zwei EXKLUSIV-ODER-Tore 128 und 150 aufweist, deren jedes eine erste Eingangsklemme I32 und 134
sowie eine zweite Eingangsklemme 136 und 1J58 besitzt. Die Leitung
124 ist direkt mit beiden ersten Eingangsklemmen I32 und.
134 der EXKLUSIV-ODER-Tore 128 und 130 verbunden. Die Ausgangs-
^ klemme Q, der Endstufe 72 des Registers 70 ist an die zweite
™ Eingangsklemme 136 des EXKLUSIV-ODER-Tores 128 angeschossen.
B'erner ist die Ausgangsklemme Q, der Endstufe 72 des Registers
70 an die zweite Eingangaklemme I38 des EXKLUSIV-ODER-Tores I30
gelegt.
Im folgenden wird die Beschreibung des Lese-Rückführzyklus fortgesetzt.
Die Taktimpulse werden der Eingangsklemme 78 des Registers 70 aufgegeben, sie bewirken, daß die Stufen 72 des Registerg
70 die Bits in der in Verbindung mit Fig. 1 beschriebenen Weise weiter verschieben und aus dem Register herausschieben. Wenn zu
diesem Zeitpunkt ein Ausgangssignal auf der Leitung 124 vorhanden
ist, das anzeigt, daß das schrittweise aus dem Register 70
5.12.1971 W/He - 19 - - L/p 7243
herausgeführte Wort tatsächlich das Komplement des gewünschten Wortes .ist,, komplementieren oder invertieren die EXKLUSIV-ODER/
Tore 128 und l]50 in dem komplementbildenden Ausgangstor 126 die Signale, wenn sie ihren zweiten Eingangsklemmen 136 und Ij8 aufgegeben
werden, aus den Ausgangsklemmen Q, und Q, der Endstufe 72n
des Registers 7.0, wodurch die in geeigneter Weise rückgeführten Serienbinärwerte der Bits des Wortes an den Wortausgangsklemmen
l40 und l42 erscheinen. Wenn jedoch kein Signal auf der Leitung 124 vorhanden ist, wodurch angezeigt wird, daß das Wort, wie
es in der Speichervorrichtung 98 gespeichert und in das Register
70 übertragen wird, noch seinen ursprünglichen, d.h. nicht komplementierten Zustand einnimmt, haben die ffiXKLUSIV-ODER-Tore
128 und 150 des komplementbildenden Ausgangstores 126 keinen
Einfluß auf das Wort, wie es schrittweise aus den Klemmen Q, und Q von der Endstufe 72 des Registers 70 herausgeführt wird, und
das in Serie ausgewesene Wort, wie es an den Wortausgangsklemmen l40 und 142 erscheint, nimmt wiederum seinen richtigen Zustand
ein.
Fig. 4 ist ein schematisches Schaltbild einer zweiten speziellen Aus führ ungs form des Speichefsystems' nach Fig V L2, bei dem die Bits
des Eingangsbinärwortes gleichzeitig aufgenommen werden. Bei diesem
Ausführungsbeispiel weist das Eingangs-/Aüsgangsregister 150
eine Vielzahl von gleichzeitig betätigten Flip-Flops 152&, !52^,
I52 , .... 152„ auf. Jeder dieser Flip-Flops besitzt Eingangs-
C IX
klemmen S, R, D und C sowie eine Ausgangsklemme Q. Die Art dieser
Flip-Flops ist so gewählt, daß das Anlegen eines Signales an die Einganfeskemme S den Flip-Flop in seinen "gesetzten" Zustand
setzt und ein Ausgangs signal an der Ausgangsklemme Q, ergibt. Das
Anlegen eines Eingangssignales an die Eingangsklemme R bringt
den Flip-Flop in seinen "rückgesetzten" Zustand, in welchem kein Ausgangssignal an der Ausgangsklemme Q vorhanden ist. (Ein Aüsgangssignal
würde an einer Ausgangskierame Q, auftreten, diese Klemme ist jedoch nicht dargestellt, da dieses Signal in der
Ausführungsform nach Fig. 4 nicht verwendet wird.) ■ '
2098A0/ 112 1
3.12.1971 W/He - 20 - L/p
Das Anlegen gleichzeitiger Signale an den Eingangsklemmen D und C
bewirkt auch, daß der Flip-Flop seinen "gesetzten" Zustand einnimmt, wodurch ein Ausgangssignal an der Ausgangsklemme Q, auftritt.
Derartige Flip-Flops sind an sich bekannt und werden manchmal als D-Flip-Flops bezeichnet.
Nimmt man an, daß ein Binärworteingang η Bits aufweist, werden
alle Bitwerte gleichzeitig den Worteingangsklemmen 154 , "^\>'
154 , .... 154 aufgegeben, die direkt mit der Eingangsklemme
D eines zugeordneten, d.h. entsprechenden Flip-Flops 152 im
fe Register 150 verbunden sind. Gleichzeitig mit dem Aufgeben der
Binärwortbits an die Worteingangsklemmen 154 wird eine Taktimpulsfolge
der Eingangsklemme 156 zugeführt, die direkt mit
den Eingangsklemmen C eines jeden Flip-Flops 152 verbunden ist. Das gleichzeitige Anlegen des Eingangswortes an die Klemmen 154
und der Taktimpulse an die Klemme 156 bringt die verschiedenen Stufen 152 des Registers I50 in Zustände, die den speziellen
Binärwerten der Bits des den Worteingangsklemmen 154 aufgegebenen
Wortes entsprechen.
Die verschiedenen Bits des Binärwortes, wie sie an den Worteingangsklemmen 154 aufgenommen werden, werden auch einem Zähler
158 aufgegeben, der als Summier schaltung arbeitet und zwar ähnlict
P dem Betrieb des Zählers 82 nach Fig. J. Diese Summierschaltung
erzeugt ein Ausgangssignal, wenn die Anzahl von Bits im Binärwort,
die den "Eins"-Zustand einnehmen, n/2 übersteigt. Bei dieser Ausführungsform nach Fig. 4 werden alle Bits einem Widerstandsaddierer
160 aufgegeben, der an sich bekannt ist und der einen analogen Spannungsausgang mit einem Pegel ergibt, welcher
die Anzahl von Bits in einem zu speichernden Wort angibt, die den "Eins"-Zuständ einnehmen. Eine Bezügsspannungsquelle 162
ist im Zähler oder in der Summierschaltung I58 vorhanden, die
einen Ausgangsspannungspegel aufweist, welcher dem analogen öpannungsausgang entspricht, den der Widerstandsaddierer I60
haben würde, i'al 1 £.· genau n/2 der BJ ts den "liins"-Znst and
: 2 0 9 BU1/1121 BAD ORIGINAL
3.12*1971 Vi-He' . - 21 - . L/p
einnehmen würden» Die Ausgänge des Addierers liSö als auch der
Bezugsspannungsquelle 162 werden einer einfachen Spannungsvergleiehsschaltung
164 aufgegeben^ die ein Ausgangssignal auf der
Leitung 166 nur dann erzeugt^ wenn das Ausgangssignal des
Addierers ΙβΟ das Signal aus der Bezugsspannungsquelle 162
übersteigt. Die Leitung 166 ergibt somit ein Signal in eine komplementbildende Steuerschaltung 168 nur dann, wenn die
Anzahl von Bits des Wortes in dem "Eins"-Zustand n/2 übersteigt.
Die komplementbildende Steuerschaltung 168 weist einen D-FlIp-Plop
170 ähnlich den Flip-Flops im Register 150 auf* Die Leitung 166 ist mit der Eingangs klemme D dB B'lip-Flops 170 verbunden,
und somit nimmt der Flip-Flop 170 seinen "gesetzten" Zustand
ein, wodurch ein Ausgang rsrignal an seiner Ausgangsklemme Q entsteht,
wenn die Anzahl von Bits in dem "Eins"-Zustand des eingeschriebenen Wortes n/2 übersteigt« Die komplementbildende Steuerschaltung
168 weist ferner UKD-Tore 172 und 174auf, die in ihrem
Aufbau und ihrer Funktion den UND-Toren 102 und 122 der komplementbildenden
Steuerschaltung 86 des Ausführungsbeispieles nach Pig. 3 ähnlich sind*
Das Speichersystem nach Fig. 4 weist ferner ein komplementbildendes
Eingangstor 176 auf, das im Aufbau und in der Funktion
dem komplementbildenden Eingangstor 90 des Systems nach Fig. 3
identisch ist, sowie eine Speichervorrichtung 178, die im Aufbau
und in der B'unktion identisch mit der Speichervorrichtung der Pig. 3 ist. Entsprechend wird der innere Aufbau dieser
Elemente hier nicht nochmals beschrieben.
Tm Löiich-Schreibbetrieb arbeitet das Ausführungsbeispiel nach
Fig. 4 ähnlich der Au£5 f uhr ungs form* wie sie oben in Verbindung
mit Fig. 3 erörtert worden ist. Die Bits des Wortes worden aus den entsprechend zugeordneten Stufen 152 des Registers 150 dem
komplementbildenden Eingangstor I76 aufgegeben. Wenn der Flip-Flop
170 den "gesetzten" Zustand einnimmt, wobei angezeigt wird-,
BAD ORIGINAL
20 Πö4 0/112 1
3*12*1971 W/He . - 22 - L/p 7243
daß das Wort durch das Eingangsbor 176 komplementiert werden
soll, gibt das Losch-Schreib-ÜND-Tor 172 das erforderliche
Steuersignal an das Bingangstor 176* um alle Binarbitwerte des
gesamten Wortes zu komplementieren, und das komplementierte Wort wird dann in die Speichervorrichtung 178 zusammen mit einem
Steuerbit aus dem Flip-Flop I70 eingeschrieben, der anzeigt * daß
das Wort in seinem komplementierten Zustand gespeichert wird* Wenn umgekehrt das Wort nicht komplementiert werden soll, gibt
das UND-Tor 172 kein Signal an das Eingangs^tor 176 und dieses
Eingangstor I76 läßt das Wort direkt durch, d*h. in seinem
nicht komplementierten Zustand, damit es in die Speichervorrich^ tung 178 eingeschrieben wirdi der Flip-Flop 170 gibt dann ein -.
f(Mull"-Zustands-Steuerbit in die Speichervorrichtung I78, damit
angezeigt wird, daß das Wort in seinem nicht komplementierten
Zustand eingeschrieben wird.
Der Lese-Rückführbetrieb nach der Ausführungsform nach Fig. 4
unterscheidet sich nur geringfügig von dem nach der Ausführungsform nach Fig. 3· Das adressierte Wort wird aus der Speichervorrichtung
178 ausgelesen und in die entsprechend zugeordneten Stufen I52 des Registers I50 in ähnlicher Weise v/ie in Verbindung
mit Fig· 3 beschrieben eingeführt. Da die Bits des Wortes jedoch gleichzeitig ausgelesen v/erden sollen, weist das komplementbildende
Ausgangstor l$0 eine Vielzahl von EXKLUSIV-ODER-Toren
182 , I82. , 182 , «... 182„ auf, deren jedes einer entsprechenden
Stufe I52 des Registers I50 zugeordnet ist*
Jedes der EXKLUSIV-ODER-Tore I82 des koniplementbildenden Ausgangstores
weist eine erste Klemme 184 und eine zweite Klemme 186
auf. Die ersten Klemmen 184 . 184, , 184 . ... 184 sind alle mit-
cx L) C Π
e inander verbunden und an die Ausgangsklemme des Lese/HUckführ-UND-Tores
174 in der komplementbLldenden Steuerschaltung 168
gelegt. Jede der zweiten Eingangsklemmen I86 , 186. , 186, ,,,..
186n ist mit der Ausgangsklemmen Q, der entsprechend zugeordneten
2 I) >') B 4 CJ / 11?) . BAD ORIGINAL
3.12.1971 W/He - 23 - L/p 7243
Stufen 152 des Registers 150 verbunden. Wenn ein Wort, das vorübergehend
im Register ISO gespeichert ist und das über die
Wort ausgangsklemmen l88&, 188^* l88c,..l88n ausgelesen werden
soll, in seinen komplementierten Zustand gespeichert ist, erzeugt das UND-Tor 174 ein Signal an den ersten Eingangsklemmen 184 der
EXKLUSIV-ODER-Tore 182. Dann komplementiert, d.h. invertiert jedes
dieser Tore das in der zugeordneten Stufe 152 gespeicherte Signal,
wodurch alle Bitwerte des Ausgangsbinärwortes gleichzeitig an Wortausgangsklemmen I88 in ihrem richtigen komplementären Zustand,
d.h. wie ursprünglich aufgenommen, auftreten. Wenn Jedoch die komplementbildende Steuerschaltung I68 anzeigt, daß das Wort,
wie es vorübergehend im Register I50 gespeichert ist, bereits
den richtigen komplementären, d.h. ursprünglichen Zustand einnimmt, wird kein Ausgangssignal an die ersten Eingangskiemmen
184 der fiXKLUSIV-ODER-Tore I82 gelegt, und diese Tore lassen
dann das Signal, d.h. den Wert des Bits direkt in seinem ursprünglichen, dem nicht komplementierten Zustand aus dem Register
150 zu den Wortausgangsklemmen I88'durch.
Die Erfindung wurde vorstehend anhand zweier verschiedener Ausführungsbeispiele
erläutert, sie ist jedoch nicht auf diese Ausführungsbeispiele beschränkt. Beispielsweise können viele der
Bauteile in den komplementbildenden Eingahgstoren und in den kompHanentbildenden Ausgatigstoren bei entsprechend sorgfältiger
Auslegung kombiniert werden, um Kosten und Gewicht zu sparen.
Ferner ist die Erfindung nicht auf Magnetkernspeichervorrichtungen, die als Ausführungsbeispiel dargestellt sind, beschränkt.
Die Erfindung lägt sich ebenso auf beliebige andere Speichersysteme anwenden, bei denen es erwünscht ist, den Energiebedarf
während des Betriebes herabzusetzen.
? 0 iHU Π / 1 1 ?
Claims (14)
- L/p 7243 ' ™ 3. Dez. 1971 W/Weg a t en t a η s ρ r.ü. c.h e[Χ/ Speichersystem mit einer wortorganisierten Matrix aus ferromagnetischen Speicherelementen, die einen begrenzten Energiepegel erfordern, wenn sie in Verbindung mit der Speicherung eines Bits eines Informationswortes betrieben werden, das durch einen der beiden Binärwerte des Bits dargestellt w^rdt1 i, gekennzeichnet durch eine Einrichtung (56; 90? 176) zur Komplementbildung des Binärwertes eines jeden Bits eines zu speichernden Informationswortes, indem die Binärwerte aller Bits in.einem Wort umgekehrt werden, wenn der Energiebedarf bei den Komplementwerten niedriger ist als der Energiebedarf ohne Bildung des Komplements.
- 2. Speichersystem nach Anspruch 1, dadurch gekennzeichnet, daß die Einrichtung (56j 90; 176) zur Komplementbildung des Binärwertes immer dann betätigt wird, wenn die Anzahl jener Bits, deren jedes mit Energieverbrauch bei Betätigung eines Speicherelementes (HO) behaftet ist, die Anzahl von Bits übersteigt, die keinen Energieverbrauch zur Betätigung eines Speicherelementes aufweisen.
- 3. Speichersystem nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Einrichtung (56; 90; 176) zur Komplementbildung des Binärwertes der Bits eines Informationswortes betätigt wird, wenn das Verhältnis zwischen der Anzahl jener Bits, deren jedes zur Betätigung eines Speicherelementes (110) Energie verbraucht, und der Gesamtzahl von Bits einen bestimmten Wert übersteigt.
- 4. Speichersystem nach Anspruch 3, dadurch gekennzeichnet, daß die Einrichtung (56; 90; 176) zur Komplementbildung des209840/.11212161^40L/p 7243 4* 3. Dez. 1971Binärwertes der Bits eines Informationswortes betätigt wird, wenn das Verhältnis wenigstens die Hälfte der gesamten Anzahl von Bits in einem Wort darstellt.
- 5. Speichersystem nach Anspruch 1 oder einem der vorausgehenden Ansprüche, gekennzeichnet durch eine Einrichtung (52) zur Bestimmung der Anzahl von Bits in jedem Wort, die Energie verbrauchen, und Mittel zur Betätigung der Einrichtung (56) für die Komplementbildung der Binärbitwerte als Funktion der auf diese Weise bestimmten Anzahl.
- 6. Speichersystem nach Anspruch 5, dadurch gekennzeichnet, daß die Anzahl die Hälfte der Gesamtzahl von Bits in einem Wort ist.
- 7. Speichersystem nach Anspruch 5 oder 6, gekennzeichnet durch eine Summierschaltung (52) zur Bestimmung der Anzahl von Bits in jedem Wort, die Energie verbrauchen.
- 8. Speichersystem nach Anspruch 7, dadurch gekennzeichnet, daß die Summierschaltung (52) einen elektronischen Zähler (82) aufweist, dem die Bits eines Wortes in einer Zeitfolge aufgegeben werden. A
- 9. Speichersystem nach Anspruch 7, dadurch gekennzeichnet, daß die Summierschaltung (52) ein Addierwerk (160), dem die Bits eines Wortes gleichzeitig aufgegeben werden, und eine Bezugsspannungsquelle (162) aufweist, wobei eine Vergleichsschaltung (164) vorgesehen ist, die die Ausgänge aus dem Addiernetzwerk (160) und aus der Bezugsspannungsquelle (162) aufnimmt.20 9 840/1121L/p 7243 U 3^
- 10. Speichersystem nach einem der Ansprüche 5 - 9, gekennzeichnet durch eine kompleiaentbildende Steuerschaltung (54; 86; 168) mit einer bistabilen Einrichtung (88; 170), die in Abhängigkeit von einem Ausgangssignal aus der Einrichtung (82; 158) zur Bestimmung der Anzahl von Bits gesteuert wird, die Energie verbrauchen,/welche die Einrichtung (90; 176) zur Komplementbildung des Binärwertes der Bits steuert.
- 11. Speichersystem nach Anspruch 1 oder einem der vorausgehenden Ansprüche, gekennzeichnet durch ein zusätzliches Speicherelement (llOi^,), das jedem Speicherwort in der Speichermatrix (98) zur Speicherung von Steuersignalen zugeordnet ist, die eine erfolgte Komplementbildung oder keine Komplementbildung von Binärbitwerten darstellen, wobei die so gespeicherten Steuersignale eine zweite Komplementbildung oder keine Komplementbildung der dem Ausgang aus dem Speichersystem aufgegebenen Bits bewirkt.
- 12. Speichersystem nach Anspruch 10 und 11, dadurch gekennzeichnet, daß die bistabile Einrichtung (88; 170) den zusätzlichen Speicherelementen (llO ,·,) Signale aufgibt, die gespeichert werden sollen und die die erfolgte Komplementbildung anzeigen.
- 13. Speichersystem nach Anspruch 1 oder einem der vorausgehenden Ansprüche, dadurch gekennzeichnet, daß die Einrichtung zur Komplementbildung der Binärwerte der Bits eines Informations-Wortes ein EXCLUSIVES ODER-Gatter (92) in der Eingangsleitung zu jeder Bitstelle in allen Speicherwörtern und ein weiteres EXCLUSIVES ODER-Gatter (128, 130) in jedem Wortausgangsleiter aufweist.ORIGINAL JNSPECTH)209840/1 121L/p 7243 ■ 3. Dez. 1971 W/We
- 14. Speichersystem nach Anspruch 1 oder einem der vorausgehenden Ansprüche, gekennzeichnet durch ein Register (70; 150) aus bistabilen Einrichtung (72; 152), deren jedes einer Bitstelle in allen Speicherwörtern zugeordnet ist, um die Bits eines Wortes zu speichern, bevor sie in die Speicherelemente eingeschrieben werden, und um die Bits vorübergehend zu speichern,'wenn sie aus den Speicherelementen ausgelesen werden.209840/ 1121Leerseite
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12411671A | 1971-03-15 | 1971-03-15 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE2161940A1 true DE2161940A1 (de) | 1972-09-28 |
Family
ID=22412857
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19712161940 Pending DE2161940A1 (de) | 1971-03-15 | 1971-12-14 | Speichersystem mit geringem Energiebedarf |
Country Status (4)
Country | Link |
---|---|
US (1) | US3681764A (de) |
DE (1) | DE2161940A1 (de) |
FR (1) | FR2130074A1 (de) |
IT (1) | IT948582B (de) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL163350C (nl) * | 1971-09-04 | 1980-08-15 | Philips Nv | Matrixgeheugen met middelen voor het al dan niet geinverteerd inschrijven van woorden. |
US3774171A (en) * | 1971-11-08 | 1973-11-20 | Honeywell Inf Systems | Read only memory organization |
US3786437A (en) * | 1972-01-03 | 1974-01-15 | Honeywell Inf Systems | Random access memory system utilizing an inverting cell concept |
US3790959A (en) * | 1972-06-26 | 1974-02-05 | Burroughs Corp | Capacitive read only memory |
US3764989A (en) * | 1972-12-20 | 1973-10-09 | Ultronic Systems Inc | Data sampling apparatus |
US3906464A (en) * | 1974-06-03 | 1975-09-16 | Motorola Inc | External data control preset system for inverting cell random access memory |
US3906463A (en) * | 1974-06-03 | 1975-09-16 | Motorola Inc | MOS memory system |
FR2509892B1 (fr) * | 1981-07-16 | 1986-05-09 | Ampex | Memoire de donnees a complementation selective et procede d'utilisation d'une telle memoire |
JP3175648B2 (ja) * | 1997-07-07 | 2001-06-11 | ソニー株式会社 | 記憶装置及びデータの書込み方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3170142A (en) * | 1956-09-26 | 1965-02-16 | Ibm | Data processing machine |
-
1971
- 1971-03-15 US US124116A patent/US3681764A/en not_active Expired - Lifetime
- 1971-12-14 DE DE19712161940 patent/DE2161940A1/de active Pending
-
1972
- 1972-01-07 FR FR7200538A patent/FR2130074A1/fr not_active Withdrawn
- 1972-02-14 IT IT48312/72A patent/IT948582B/it active
Also Published As
Publication number | Publication date |
---|---|
FR2130074A1 (de) | 1972-11-03 |
IT948582B (it) | 1973-06-11 |
US3681764A (en) | 1972-08-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2803989C2 (de) | Digitaldatenspeicher mit wahlfreiem Zugriff | |
DE4025151C2 (de) | Halbleiterspeichereinrichtung und Betriebsverfahren für eine Halbleiterspeichereinrichtung | |
DE3916784C2 (de) | Speicherzellenfeld und Verfahren zum Schreiben von Daten in das Speicherzellenfeld | |
DE2224389A1 (de) | Speichersystem | |
DE2727876B2 (de) | Steuereinrichtung mit einem Mikroprozessor | |
DE2212873A1 (de) | Aus Schieberegistern aufgebaute Speichereinrichtung | |
DE2450528A1 (de) | Speichergesteuerte signalverteilungseinrichtung | |
DE2356260A1 (de) | Dynamisch doppelt geordneter schieberegisterspeicher und verfahren zum betrieb des speichers | |
DE2325151A1 (de) | Anordnung zum erzeugen von zahlenfolgen fuer pruefzwecke bei integrierten schaltungen | |
DE2706807C2 (de) | Einrichtung und Verfahren zum Verarbeiten von Information in Form digitaler Signale | |
DE1259387B (de) | Speichermatrix | |
DE2161940A1 (de) | Speichersystem mit geringem Energiebedarf | |
DE2131443A1 (de) | Speichersystem mit veraenderlichem Aufbau | |
DE2135625B1 (de) | Schaltungsanordnung zur automatischen Schreib-Unterdrückung | |
DE2558287C2 (de) | Informationsspeicher | |
DE2038123C3 (de) | Schaltungsanordnung zur logischen Verknüpfung | |
DE1449806C3 (de) | Matrixspeicher | |
DE1186509B (de) | Magnetspeicher mit einem mit zueinander senkrechten Bohrungen versehenen Magnetkern | |
DE2022256A1 (de) | Permanentspeicher | |
DE4132152C2 (de) | Serieller Auswahlschaltkreis und Betriebsverfahren hierfür | |
DE2650275A1 (de) | Speicher mit fluechtiger datenspeicherung und wahlfreiem zugriff | |
DE2146108A1 (de) | Synchrone Pufferanordnung | |
DE1537307A1 (de) | Logische Schaltung | |
DE1099232B (de) | Schaltanordnung fuer einen Pufferspeicher | |
DE3016269C2 (de) |