DE2135625B1 - Schaltungsanordnung zur automatischen Schreib-Unterdrückung - Google Patents

Schaltungsanordnung zur automatischen Schreib-Unterdrückung

Info

Publication number
DE2135625B1
DE2135625B1 DE2135625A DE2135625DA DE2135625B1 DE 2135625 B1 DE2135625 B1 DE 2135625B1 DE 2135625 A DE2135625 A DE 2135625A DE 2135625D A DE2135625D A DE 2135625DA DE 2135625 B1 DE2135625 B1 DE 2135625B1
Authority
DE
Germany
Prior art keywords
write
circuit
memory cell
input
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2135625A
Other languages
English (en)
Inventor
Guenter Dipl.-Ing. 7030 Boeblingen Keller
Ulrich Dipl.Ing. 7032 Sindelfingen Olderdissen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
IBM Deutschland GmbH
Original Assignee
IBM Deutschland GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by IBM Deutschland GmbH filed Critical IBM Deutschland GmbH
Priority claimed from DE19712135625 external-priority patent/DE2135625C/de
Publication of DE2135625B1 publication Critical patent/DE2135625B1/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
    • H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
    • H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
    • H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/411—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using bipolar transistors only
    • G11C11/4116—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using bipolar transistors only with at least one cell access via separately connected emittors of said transistors or via multiple emittors, e.g. T2L, ECL
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/414—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the bipolar type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/414—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the bipolar type
    • G11C11/416—Read-write [R-W] circuits 
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
    • H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
    • H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
    • H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
    • H03K3/288—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable using additional transistors in the input circuit
    • H03K3/2885—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable using additional transistors in the input circuit the input circuit having a differential configuration

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Static Random-Access Memory (AREA)

Description

Die Erfindung betrifft eine Schaltungsanordnung zur automatischen Schreib-Unterdrückung für Speicheranordnungen, deren Speicherzellen insbesondere aus bipolaren Transistoren in integrierter Technik aufgebaut sind und bei der die Dateneingangsleitung, an der die einzuschreibende Information anliegt, und das Schreibsignal auf jeweils einen Eingang einer Schreibtorschaltung geführt sind, deren Ausgang mit der bzw. den Speicherzellen der Speicheranordnung verbunden ist.
Es ist bereits bekannt, Speicherzellen mit bipolaren Transistoren so aufzubauen, daß beim Einschreiben eine Sättigung der Transistoren der Speicherzellen verhindert wird. Dies wird dadurch erreicht, daß sogenannte Antisättigungsdioden mit zugehörigen Widerständen in die Schaltung der Speicherzelle eingefügt werden (Steinbuch, »Taschenbuch der Nachrichtenverarbeitung«, 1962, S. 536). Abgesehen davon, daß die zusätzliche Anordnung von Dioden und Widerständen in integrierter Technik bei hoher Packungsdichte sehr schwierig ist, hat eine derartige Anordnung den Nachteil, daß sie eine ganz bestimmte ausgelegte Schaltung einer Speicherzelle benötigt und in eine bereits bestehende Speicherzelle nicht ohne Änderung derselben eingefügt werden kann.
Außerdem ist durch die deutsche Auslegeschrift 1280 935 ein Verfahren zum Einspeichern von Daten in Magnetspeicher und eine Anordnung zur Durchführung des Verfahrens bekanntgeworden, bei denen vor jedem Einschreiben neuer Information die an dem betreffenden Bitplatz gespeicherte Information abgegriffen und mit dem Wert der zu speichernden Information verglichen wird und der Wert des neuen Informationsbits lediglich bei Abweichung der beiden Informationsbits eingeschrieben wird. Dadurch wird vermieden, daß ein und derselbe Bitplatz mehrmals nacheinander im gleichen Sinne magnetisiert wird, wodurch bei einer zusammenhängenden magnetisierbaren Schicht ein Wandern der Magnetisierung besonders unterstützt werden würde und bei Magnetspeichern mit einzelnen selbständigen magnetisierbaren Speicherplätzen sich in diesen permanente Magnetisierungen ausbilden können, die eine zuverlässige Magnetisierung in der entgegengesetzten
ίο Richtung in Frage stellen. Obwohl hier grundsätzlich die Möglichkeit gezeigt ist, bei einem Magnetkernspeicher die neu einzuschreibende Information mit der gespeicherten Information zu vergleichen und abhängig vom Vergleichsergebnis entweder die neue Information einzuschreiben oder nicht, ist hier jedoch keine Möglichkeit aufgezeigt, die Sättigung von Speicherzellen mit bipolaren Transistoren mit logischen Schaltelementen zu verhindern.
Der Erfindung liegt nun die Aufgabe zugrunde, eine Schaltungsanordnung zur automatischen Schreibunterdrückung bei integrierten Matrixspeichern mit Speicherzellen aus bipolaren Transistoren zu schaf- g fen, die außerhalb der eigentlichen Speicherzellen- " schaltung liegt und somit für mehrere Speicherzellen gleichzeitig verwendet werden kann und die außerdem keine Änderung vorhandener Zellenschaltungen erfordert.
Die erfindungsgemäße Lösung der Aufgabe besteht darin, daß die Dateneingangsleitung und der Ausgang des Leseverstärkers auf den Eingang eines EXKLUSrV-ODER-Gliedes (Antivalenzgatters) geführt sind, dessen Ausgang mit einem dritten zusätzlichen Eingang der Schreib-Torschaltung verbunden ist.
Der Vorteil dieser Lösung besteht darin, daß keine Clamping-Dioden (z.B. Schottky-Barrier-Dioden) in der Speicherzelle erforderlich sind und daß der Einschreibvorgang für eine am Eingang der Speicherzelle stehende Information nach dem Umschalten der Speicherzelle beendet wird, wodurch keine Sättigung der Transistoren der Speicherzelle auftreten kann.
Die Erfindung wird nun an Hand von in den Zeichnungen dargestellten Ausführungsbeispielen nä- f her beschrieben. Es zeigt
F i g. 1 ein Blockschaltbild einer Schaltung zum automatischen Schreib-Unterdrücken,
Fig.2 ein detailliertes Schaltbild der Schaltung gemäß F i g. 1 und
F i g. 3 ein Spannungsdiagramm f ür F i g. 2.
Das Blockschaltbild nach F i g. 1 enthält nur eine Speicherzelle 1, um die Darstellung und die Beschreibung zu vereinfachen. Es ist selbstverständlich möglich, daß je nach Organisation der Speichermatrix, in der die automatische Schreibunterdrückungs-Schaltung verwendet wird, z. B. alle Zellen einer Wortleitung oder auch alle Zellen eines Chips gemeinsame Schreib- und Leseverstärker sowie Schreib-Torschaltungen aufweisen.
Die Speicherzelle 1 ist in diesem Beispiel eingangsseitig mit einer Schreibtorschaltung 2 und ausgangsseitig mit einem Leseverstärker 3 verbunden. Den Eingängen der Schreib-Torschaltung 2 werden einmal ein Schreibsignal vomAnschlußpunkt9 und zum anderen die einzuschreibenden Daten vom Anschlußpunkt 10 über den Schreibverstärker 4 zugeleitet. Ein dritter Eingang der Schreib-Torschaltung 2 ist über die Leitung 7 mit dem Ausgang einer EXKLUSIV-
ODER-Schaltung 5 verbunden, die einmal vom Ausgang des Leseverstärkers 3 über die Leitung 6 gespeist wird und zum anderen vom Dateneingang über die Leitung 8. Am Anschlußpunkt 11 des Blockschaltbildes können die gelesenen Daten entnommen werden. Bei der Schaltung gemäß F i g. 1 ist zu berücksichtigen, daß die Speicherzelle 1, die Schreib-Torschaltung2, der Leseverstärker 3 und der Schreibverstärker 4 mit den dazugehörigen Leitungen bei jeder Speichermatrix vorhanden sind und daß schaltungsmäßig also nur die EXKLUSIV-ODER-Schaltung 5 mit den Leitungen 6, 7 und 8 hinzugefügt wurde, um eine automatische Schreibunterdrükkung zu erhalten. Die Wirkungsweise der Schaltung nach F i g. 1 ist wie folgt:
Um ein am Anschlußpunkt 10 und damit am Eingang der Schaltung anliegendes Bit, das entweder 0 oder 1 sein kann, einschreiben zu können, muß am Anschlußpunkt 9 der Schaltung ein »Schreib «-Signal anliegen. Das Schreib-Signal gelangt direkt auf einen Eingang der Schreibtorschaltung 2 und das einzuschreibende Bit vom Anschlußpunkt 10 über den Schreibverstärker 4 an einen weiteren Eingang der Schreibtorschaltung 2. Das am Anschlußpunkt 10 und damit am Eingang stehende Bit wird aber außerdem über die Leitung 8 der EXKLUSIV-ODER-Schaltung eingangsseitig zugeführt. Am zweiten Eingang dieser EXKLUSIV-ODER-Schaltung 5 liegt immer über die Leitung 6 und den Leseverstärker 3 die in der Speicherzelle 1 gerade gespeicherte Information an. Sind nun beide an den Eingängen der EXKLUSIV-ODER-Schaltung 5 anliegenden Informationen gleich, dann wird am Ausgang der EXKLUSIV-ODER-Schaltung 5 und damit auf der Leitung 7 kein Impuls erzeugt, weshalb die Schreibtorschaltung 2 in diesem Falle gesperrt bleibt. Sind hingegen die an den Eingängen der EXKLUSIV-ODER-Schaltung 5 stehenden Informationen ungleich, d.h. am Anschlußpunkt 10 der Schaltung liegt eine Information, z. B. 1, an, die von der in der Speicherzelle 1 gespeicherten Information, z.B. 0, verschieden ist, dann erzeugt die EXKLUSIV-ODER-Schaltung 5 ein Ausgangssignal, das über die Leitung 7 der Schreibtorschaltung 2 eingangsseitig zugeleitet wird, wodurch diese geöffnet wird und in die Speicherzelle 1 die am Eingang und damit am Anschlußpunkt 10 anliegende Information, in diesem Beispiel eine 1, eingeschrieben wird.
Sobald während des Einschreibvorgangs der Zelleninhalt der Speicherzelle 1 der am Anschlußpunkt
10 anstehenden Emgangsinformation entspricht, wird der Einschreibvorgang beendet.
Mit anderen Worten heißt dies, daß die Gleichheit der am Anschlußpunkt 10 und am Anschlußpunkt
11 stehenden Informationen der Schreibstrom für die Speicherzelle 1 sofort abgeschaltet wird, wodurch eine Sättigung der Transistoren der Speicherzelle 1 wirkungsvoll verhindert wird.
Die Speicherzelle 1 bekommt also nur so viel Strom zugeführt, wie unbedingt erforderlich ist, damit sie sicher in den gewünschten Speicherzustand umschalten kann.
An Hand des in F i g. 2 dargestellten detaillierten Schaltbilds wird nun in Verbindung mit F i g. 3 die Wirkungsweise im einzelnen beschrieben.
Die eigentliche Speicherzelle wird aus den beiden Doppelemittertransistoren 3' und 4' gebildet, die kreuzgekoppelt sind und deren innere Emitter miteinander verbunden sind. An die beiden Doppelemittertransistoren 3' und 4' ist jeweils ein Lesetransistor 2' bzw. 5' angeschlossen. Die Emitter dieser beiden Lesetransistoren 2' und 5' sind über Leitungen mit der Basis der als Leseverstärker dienenden Transistoren 6' und T verbunden. Damit ist zu berücksichtigen, daß die Leseverstärker 6' und T aus einem Stromschalter mit Emitterfolgerausgang gebildet werden. Mit dem Kollektor des Leseverstärkers T ist die
ίο Basis eines weiteren Transistors 8' verbunden, dessen Emitter den Datenausgang B der Schaltung bildet.
Der Schreibverstärker ist ebenfalls als Stromschalter ausgebildet und wird zusammen mit der Schreibtorschaltung aus den Transistoren 9' bis 14' gebildet.
Die beiden Transistoren 15' und 16', die mit dem Anschlußpunkt A verbunden sind, dienen zur Steuerung des Schreibens, d. h., mit Hilfe dieser beiden Transistoren 15' und 16' wird das Einschreiben ein- und ausgeschaltet.
ao Um nun die Wirkungsweise dieser Schaltung im einzelnen zu beschreiben, wird angenommen, daß der rechte Transistor 4' der Speicherzelle leitend ist, was einer gespeicherten 0 entsprechen soll. Unter dieser Voraussetzung ist die Spannung am Emitter des Transistors 8', d. h. am Datenausgang, auf dem unteren Zustand. Es wird nun weiterhin angenommen, daß in diese Speicherzelle eine 1 eingeschrieben werden soll, d. h., im vorliegenden Falle sind die einzuschreibende Information (1) und die gespeicherte Information (0) in der Speicherzelle verschieden. Am Eingang der Schaltung, d. h. am Dateneingang (9), befindet sich die Spannung in diesem Falle im oberen Zustand. Der eigentliche Schreibvorgang wird dann eingeleitet, wenn das Schreibsignal auf den unteren Zustand absinkt. Da die Basis des Transistors 3' nun ein höheres Potential hat als die Basis von Transistor 13', wird der Transistor 3' leitend. Da die Basis von dem Transistor 14' ein höheres Potential hat als die von dem Transistor 4', kann durch dessen äußeren Emitter kein Strom fließen. Damit schaltet die Zelle in den Zustand 1 um.
Ist das Basispotential des Transistors 3 höher als das des Transistors 4', dann steigt die Spannung am Datenausgang an. Bei herkömmlichen Schaltungen würde nun noch so lange der Schreibzyklus fortgesetzt, bis das Schreibsignal abgesunken ist, d.h. die Transistoren 3' und 4 der Zelle wurden in den Sättigungszustand getrieben. Zur Verhinderung dieser Sättigung sind nun in die Schaltung die Transistoren 17' und 18' und der Widerstand 19 eingefügt. Durch diese eingefügten beiden Transistoren 17' und 18' sowie den Widerstand 19 wird nämlich der Schreibvorgang sofort unterbrochen, wenn die neue Information gespeichert ist, d.h. die Speicherzelle in dem dieser Information entsprechenden Zustand umgeschaltet ist. Dies geschieht dadurch, daß in diesem Fall das Spannungssignal am Datenausgang in den oberen Zustand geht, wodurch das Emitterpotential vom Transistor 18' und damit das Basispotential vom Transistor 13' höher als das Basispotential des Transistors 3' liegt, d. h., der Transistor 18' übernimmt den Schreibstrom. Entsprechend übernimmt der Transistor 17' den Schreibstrom von dem Transistor 4' der Speicherzelle beim Einschreiben einer binären Null. Daraus folgt, daß durch diese Schaltung in der Speicherzelle selbst nur dann ein Schreibstrom fließen kann, wenn die am Dateneingang stehende Information verschieden von der am Datenausgang
stehenden, d. h. der in der Speicherzelle gespeicherten, ist.
In Fig.3 sind die Spannungsverhältnisse an den Punkten^, B, Cl und Cl beim Schreibvorgang der Schaltung nach Fig.2 aufgezeigt, woraus einmal 5 deutlich die praktische Realisierbarkeit der vorliegenden Schreibunterdrückung hervorgeht und zum anderen die soeben beschriebene Wirkungsweise der gesamten Schaltung bestätigt wird.
Wie aus der obigen Beschreibung zu ersehen ist, ergeben sich durch die Anwendung der beschriebenen Schaltung zur automatischen Schreibunterdrükkung wesentliche technische Vorteile für Schreib/ Lese-Matrixspeicher, deren Speicherzellen aus bipolaren Transistoren aufgebaut sind, die darin bestehen, daß der Einschreibvorgang für eine am Eingang der Speicherzelle stehende Information sofort nach dem Umschalten der Speicherzelle beendet wird, wodurch keine Sättigung der Transistoren der Speicherzelle auftritt und die Verlustleistung klein wird.
Hierzu 1 Blatt Zeichnungen

Claims (2)

Patentansprüche:
1. Schaltungsanordnung zur automatischen Schreib-Unterdrückung für Speicheranordnungen, deren Speicherzellen insbesondere aus bipolaren Transistoren in integrierter Technik aufgebaut sind und bei der die Dateneingangsleitung, an der die einzuschreibende Information anliegt, und das Schreibsignal auf jeweils einen Eingang einer Schreibtorschaltung geführt sind, deren Ausgang mit der bzw. den Speicherzellen der Speicheranordnung verbunden ist, dadurch gekennzeichnet, daß die Dateneingangsleitung (8) und der Ausgang des Leseverstärkers (3) auf den Eingang eines EXKLUSIV-ODER-Gliedes (5) (Antivalenzgatters) geführt sind, dessen Ausgang mit einem dritten zusätzlichen Eingang der Schreib-Torschaltung (2) verbunden ist.
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß während des Schreibvorganges nach dem Abschalten des Speicherzelleneingangs Transistoren (17' und 18'), die mit den Speicherzellentransistoren (3' oder 4') in Verbindung stehen, den Schreibstrom des jeweiligen Transistors (3' oder 4') übernehmen.
DE2135625A 1971-07-16 1971-07-16 Schaltungsanordnung zur automatischen Schreib-Unterdrückung Granted DE2135625B1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19712135625 DE2135625C (de) 1971-07-16 Schaltungsanordnung zur automa tischen Schreib Unterdrückung

Publications (1)

Publication Number Publication Date
DE2135625B1 true DE2135625B1 (de) 1973-01-04

Family

ID=5813914

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2135625A Granted DE2135625B1 (de) 1971-07-16 1971-07-16 Schaltungsanordnung zur automatischen Schreib-Unterdrückung

Country Status (15)

Country Link
US (1) US3801965A (de)
JP (1) JPS5235499B1 (de)
AR (1) AR193884A1 (de)
AT (1) AT319637B (de)
AU (1) AU470472B2 (de)
BR (1) BR7204708D0 (de)
CA (1) CA986231A (de)
CH (1) CH533888A (de)
DE (1) DE2135625B1 (de)
ES (1) ES404058A1 (de)
FR (1) FR2146241B1 (de)
GB (1) GB1371686A (de)
IT (1) IT956633B (de)
NL (1) NL166813C (de)
SE (1) SE384755B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2433264A1 (fr) * 1978-08-07 1980-03-07 Philips Nv Bascule bistable activee aux instants d'apparition de flancs d'impulsion

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4090258A (en) * 1976-12-29 1978-05-16 Westinghouse Electric Corp. MNOS non-volatile memory with write cycle suppression
DE2707297B1 (de) * 1977-02-19 1978-05-24 Felten & Guilleaume Carlswerk Verfahren zur Herstellung einer isolierenden Umhuellung aus vernetztem Isolierstoff
US4149270A (en) * 1977-09-26 1979-04-10 Westinghouse Electric Corp. Variable threshold device memory circuit having automatic refresh feature
FR2443723A1 (fr) * 1978-12-06 1980-07-04 Cii Honeywell Bull Dispositif de reduction du temps d'acces aux informations contenues dans une memoire d'un systeme de traitement de l'information
DE2926514A1 (de) * 1979-06-30 1981-01-15 Ibm Deutschland Elektrische speicheranordnung und verfahren zu ihrem betrieb
US4535428A (en) * 1983-03-10 1985-08-13 International Business Machines Corporation Multi-port register implementations
US4558433A (en) * 1983-05-31 1985-12-10 International Business Machines Corporation Multi-port register implementations
US4577292A (en) * 1983-05-31 1986-03-18 International Business Machines Corporation Support circuitry for multi-port systems
US4616347A (en) * 1983-05-31 1986-10-07 International Business Machines Corporation Multi-port system
US6002614A (en) * 1991-02-08 1999-12-14 Btg International Inc. Memory apparatus including programmable non-volatile multi-bit memory cell, and apparatus and method for demarcating memory states of the cell
US5218569A (en) 1991-02-08 1993-06-08 Banks Gerald J Electrically alterable non-volatile memory with n-bits per memory cell
US6353554B1 (en) 1995-02-27 2002-03-05 Btg International Inc. Memory apparatus including programmable non-volatile multi-bit memory cell, and apparatus and method for demarcating memory states of the cell

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2876352A (en) * 1955-12-27 1959-03-03 Bell Telephone Labor Inc Self-correcting pulse circuits
US3008129A (en) * 1956-07-18 1961-11-07 Rca Corp Memory systems
US3311893A (en) * 1963-08-29 1967-03-28 Sperry Rand Corp Memory organization wherein only new data bits which are different from the old are recorded
US3413618A (en) * 1964-10-19 1968-11-26 Automatic Elect Lab Memory apparatus employing a plurality of digit registers
US3423737A (en) * 1965-06-21 1969-01-21 Ibm Nondestructive read transistor memory cell
US3504350A (en) * 1966-01-11 1970-03-31 Sperry Rand Corp Flip-flop memory with minimized interconnection wiring

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2433264A1 (fr) * 1978-08-07 1980-03-07 Philips Nv Bascule bistable activee aux instants d'apparition de flancs d'impulsion

Also Published As

Publication number Publication date
AU470472B2 (en) 1973-12-20
AR193884A1 (es) 1973-05-31
AU4341572A (en) 1973-12-20
NL166813B (nl) 1981-04-15
SE384755B (sv) 1976-05-17
JPS5235499B1 (de) 1977-09-09
FR2146241A1 (de) 1973-03-02
NL7209577A (de) 1973-01-18
IT956633B (it) 1973-10-10
FR2146241B1 (de) 1976-10-29
CA986231A (en) 1976-03-23
ES404058A1 (es) 1975-06-01
CH533888A (de) 1973-02-15
GB1371686A (en) 1974-10-23
US3801965A (en) 1974-04-02
BR7204708D0 (pt) 1973-07-10
NL166813C (nl) 1981-09-15
AT319637B (de) 1974-12-27

Similar Documents

Publication Publication Date Title
DE1177384B (de) Anordnung zur Analyse von gedruckten Schriftzeichen
DE2038483A1 (de) Halbleiterzelle fuer Speicher mit gleichzeitigem Zugriff durch mehrere Adressiersystee
DE2135625B1 (de) Schaltungsanordnung zur automatischen Schreib-Unterdrückung
DE2164794A1 (de) Decodierer
DE2059598A1 (de) Halbleiterspeicher zur Speicherung einer voreingegebenen,nichtloeschbaren Grundinformation
DE1280935B (de) Verfahren zum Einspeichern von Daten in Magnetspeicher und Anordnung zur Durchfuehrung des Verfahrens
DE1058284B (de) Magnetkernmatrix-Speicheranordnung mit mindestens einer Schaltkernmatrix
DE2302137B2 (de) Leseschaltung zum zerstörungsfreien Auslesen dynamischer Ladungs-Speicherzellen
DE2146905C3 (de) Datenspeicher, insbesondere monolithisch integrierter Halbleiter-Datenspeicher
DE1524900C3 (de) Bistabile Speicherzelle mit zwei Transistoren
DE1449806C3 (de) Matrixspeicher
DE2031038B2 (de)
DE1186509B (de) Magnetspeicher mit einem mit zueinander senkrechten Bohrungen versehenen Magnetkern
DE1295656B (de) Assoziativer Speicher
DE2161940A1 (de) Speichersystem mit geringem Energiebedarf
DE2135625C (de) Schaltungsanordnung zur automa tischen Schreib Unterdrückung
DE2933753C2 (de) Statische RAM-Speicherzelle in I↑2↑ L-Technik
DE2037959A1 (de) Verfahren und Schaltungsanordnung zum Dar stellen oder Aufzeichnen einer Folge binarer Bits
DE2021414A1 (de) Binaerspeicherschaltung
DE2132560C3 (de)
DE1268677B (de) Einrichtung zur Abfuehlung eines Festwertspeichers
DE1574759C (de) Magnetkernspeicher mit gemeinsamer Schreib und Leseleitung
DE1574759B2 (de) Magnetkernspeicher mit gemeinsamer Schreib- und Leseleitung
DE1243724B (de) Speicheranordnung mit wortweise assoziativer Abfrage
DE2406352C3 (de) Statisches MOS-Speicherelement und Verfahren zu dessen Betrieb

Legal Events

Date Code Title Description
E77 Valid patent as to the heymanns-index 1977
8339 Ceased/non-payment of the annual fee