DE1524900C3 - Bistabile Speicherzelle mit zwei Transistoren - Google Patents

Description

3 4

eines Speichers in monolithischer Technik eignet und nicht zur Ausgangsleitung fließt. Wenn eine Zelle abdie deshalb mit einem Minimum an Bauelementen gefragt werden muß, um festzustellen, welcher binäre ausgerüstet sein soll. Wert gespeichert ist, wird die Spannung einer der

Die erfindungsgemäße Lösung der Aufgabe besteht Steuerleitungen 7 oder 9 über die Spannung der zunun darin, daß ein Emitter jedes Transistors mit je 5 gehörigen Ausgangsleitung 6 oder 8 gehoben. Wenn einer Ausgangsleitung verbunden ist, daß der zweite sich der an der Steuerleitung angeschlossene Tran-Emitter jedes Transistors mit je einer Steuerleitung sistor in seinem leitenden Zustand befindet, wird der verbunden ist, über die die Abfrage der Speicherzelle normalerweise zur Steuerleitung fließende Strom zum erfolgt, wobei die Spannung auf einer der Steuer- Ausgangsleiter geführt, wo er abgefühlt wird. Mit leitungen über die Spannung der zugehörigen Aus- i° jeder Ausgangsleitung ist ein Leseverstärker verbungangsleitung gehoben wird. den. Wenn der an der Steuerleitung angeschlossene

Der Vorteil dieser Speicherzelle besteht darin, daß Transistor nicht leitend ist, wird kein Impuls auf der nur zwei Transistoren für eine einwandfreie Ansteue- Ausgangsleitung entstehen, und daraus ist zu ersehen, rung der Speicherzelle erforderlich sind und daß daß der andere Transistor leitet. Daraus folgt, daß außerdem nur zwei Widerstände benötigt werden. 15 die Abfrage einer der beiden Steuerleitungen den Aus diesem schaltungstechnischen Aufbau ergibt sich Zustand der Zelle und damit den gespeicherten biauch bei der Herstellung in integrierter Technik noch nären Wert anzeigt. Obwohl das nicht wesentlich ist, der gravierende Vorteil gegenüber den bekannten kann man zur gleichen Zeit, zu der der Impuls auf Schaltungen, daß die sehr platzaufwendigen Koppel- die Steuerleitung gegeben wird, einen Impuls auf die widerstände tatsächlich entfallen können. Außerdem 20 gemeinsame Leitung 3 geben und so ein größeres ist die Zelle sehr leicht auch als assoziative Speicher- Signal auf der Ausgangsleitung erzeugen, wenn der zelle zu verwenden, ohne daß im Herstellungsprozeß zugehörige Transistor leitend ist. größere Änderungen erforderlich sind. Die zu einer Leseoperation gehörigen Impulszüge

Die Erfindung wird an Hand eines in der Zeich- sind in Fig. 2 dargestellt. Die Fig. 2a zeigt die nung dargestellten Ausführungsbeispiels beschrieben. 25 Spannungsform, die auf einer der Steuerleitungen 7 Es zeigt oder 9 gegeben wurde, wobei zu ersehen ist, daß die

F i g. 1 eine erfindungsgemäße Speicherzelle, Spannung von ihrem normalen Grundwert auf 0,2 V

F i g. 2 die an das in F i g. 1 dargestellte Element angehoben wurde. Wenn der an die erregte Steuergegebenen Impulse zur Erzeugung einer Leseopera- leitung angeschlossene Transistor in seinem leitenden^ tion, * . 30 Zustand ist. tritt eine Spannungsänderung ähnlich'

Fig. 3 die an das Element gegebenen Impulse zur der in Fig. 2b dargestellten auf den Ausgangsleitun-Erzeugung einer Schreiboperation, gen 6 oder 8 auf und kann durch die Leseverstärker

F i g. 4 die Impulszüge für ein weiteres Schreibver- wahrgenommen werden. Wenn der an die erregte fahren, Steuerleitung angeschlossene Transistor nicht leitet,

F i g. 5 die schematische Darstellung eines Spei- 35 wird natürlich kein Signal auf einer Ausgangsleitung chers mit den in Fig. 1 dargestellten Speicher- erzeugt. Infolgedessen kann der Zustand der Speielementen, chereinheit dadurch festgestellt werden, daß man

Fig. 6 die schematische Darstellung eines Spei- eine Steuerleitung erregt und feststellt, ob auf der chers nach F i g. 5 in Verwendung für Verschiebe- zugehörigen Ausgangsleitung ein Impuls erzeugt wird operationen, 40 oder nicht. Ein größeres Ausgangssignal erhält man,

F i g. 7 eine für den in F i g. 6 dargestellten Spei- wenn während der Erregungszeit der Steuerleitung eher verwendete Schaltung und ein positiver Impuls auf die gemeinsame Leitung 3

F i g. 8 einen veränderten, für Verschiebeopera- gegeben wird, dies ist durch die Wellenform C in tionen geeigneten Speicher. F i g. 2 dargestellt. Dieser Vorteil wird jedoch zu

In Fig. 1 ist eine Datenspeicherzelle mit zwei 45 einem gewissen Grad wieder durch die zusätzlich Doppelemitter-Transistoren 1 und 2 dargestellt, deren anzuordnende Schaltung aufgehoben, die diesen posi-Basis- und Kollektor-Elektroden kreuzgekoppelt sind. tiven Impuls auf die Versorgungsleitung gibt. Es ist

Die Kollektor-Elektroden der beiden Transistoren 1 zu beachten, daß die normale Spannung auf der Aus- und 2 sind mit einer gemeinsamen Leitung 3 über gangsleitung höher liegt als die normale Spannung gleiche Widerstände 4 und 5 verbunden, die die 5° auf der Steuerleitung, so daß der Strom durch einen Speisespannung zuführen. Eine Emitter-Elektrode an diese Leitungen angeschlossenen leitenden Trandes Transistors 1 ist mit einer Ausgangsleitung 6 und sistor normalerweise zur Steuerleitung fließt, die andere mit einer Steuerleitung 7 verbunden. In Im folgenden werden zwei Verfahren beschrieben,

ähnlicher Weise ist eine Emitter-Elektrode des Tran- mit denen Daten in die Zelle eingespeichert werden sistors 2 mit einer Ausgangsleitung 8 und die andere 55 können. In F i g. 3 sind verschiedene Spannungspegel mit einer Steuerleitung 9 verbunden. Die Spannungen angegeben, die auf die Zelle gegeben werden müssen, auf den Leitungen 3, 6 und 8 und auf den Steuer- um eine »Schreiboperation« auszuführen. Die Spanleitungen 7 und 9 sind so gewählt, daß die Schaltung nung auf Leitung 3 wird von ihrem Normalwert von als bistabile Kippschaltung arbeitet und zum Spei- 1,5 auf 0,8 V gesenkt, wie in Fig. 3a dargestellt, ehern von Daten in binärer Form verwendet werden 60 Der zu dieser Zeit leitende Transistor bleibt weiter kann. Wenn also ein Transistor leitend ist, speichert leitend, aber die Zelle spricht jetzt leichter auf Spandie Schaltung einen binären Wert, und wenn der nungsänderungen an den anderen Elektroden an. andere Transistor leitet, speichert sie einen zweiten Durch entsprechende Erregung der Steuer- und Ausbinären Wert. Die Spannung der Steuerleitungen 7 gangsleitungen, die mit den Transistoren 1 oder 2 und 9 wird normalerweise auf einem niedrigeren 65 verbunden sind, können Daten eingeschrieben wer-Wert gehalten als die der Ausgangsleitungen 6 und 8, den. Es spielt keine Rolle, welche Leitungen benutzt so daß der Strom durch einen leitenden Transistor werden, und da die Arbeitsweise in jedem Falle dienormalerweise zu der zugeordneten Steuerleitung und selbe ist, wird die Schreiboperation unter Verwen-

dung der Ausgangsleitung 6 bzw. Steuerleitung 7 beschrieben, die an den Transistor 1 angeschlossen sind.

Wenn sich die Zelle im Bereich größerer Ansprechempfindlichkeit befindet, wird die Spannung auf der Steuerleitung 7 von ihrem normalen Erdpotential auf — 0,5 V gesenkt, um sicherzustellen, daß der Transistor 1 leitend wird. Unmittelbar danach wird die Steuerleitung 7 mit 0,5 V positiv beaufschlagt, wodurch der Strom vom Transistor 1 auf die Ausgangsleitung 6 geleitet wird (Fig. 2b). Wenn der Transistor 1 in seinem leitenden Zustand den binären Wert darstellt, der gespeichert werden soll, ist kein weiterer Schritt erforderlich, und wenn die Spannung auf Steuerleitung 7 wieder auf Null reduziert und die Versorgungsspannung auf Leitung 3 wieder auf ihren normalen Betriebswert angehoben wird, bleibt der Transistor 1 im leitenden Zustand, und der Strom fließt wieder über die Steuerleitung 7. Wenn andererseits der gewünschte binäre Wert nicht durch den Transistor 1, sondern durch den Transistor 2 in leitendem Zustand dargestellt wird, wird ein positiver Impuls gleichzeitig auf Ausgangsleitung 6 und Steuerleitung 7 gegeben. Dadurch schaltet die Zelle von einem in den anderen Zustand um, und der Transistor 2 wird leitend. Die zu diesem Zweck auf die Ausgangsleitung 6 gegebenen Spannungsimpulse sind in F i g. 3 c dargestellt. Dieser leitende Zustand wird aufrechterhalten, wenn Steuerleitung 7, Ausgangsleitung 6 und Versorgungsleitung 3 wieder auf ihre normale Betriebsspannung zurückkehren, und die Zelle speichert den gewünschten Binärwert. Der Vollständigkeit halber zeigt die Fig. 3d, wie die Ausgangsleitung 6 auf konstanter Spannung gehalten wird, wenn der zu speichernde Binärwert bereits durch den leitenden Transistor 1 dargestellt wird. Da die Spannungen der beiden Emitter des Transistors 1 nicht beide über die Spannungen der Emitter des Transistors 2 ansteigen, bleibt der Zustand der Zelle unverändert.

Ein anderes Verfahren zum Einschreiben von Daten wird im folgenden an Hand von F i g. 4 beschrieben. Zuerst wird die Spannung der beiden Steuerleitungen 7 und 9 (s. hierzu die Fig. 4a und 4 b) angehoben, um den Strom vom leitenden Transistor auf die zugehörige Ausgangsleitung 6 oder 8 zu leiten. Die Spannung der Ausgangsleitungen 6 oder 8, die an den schließlich leitend zu machenden Transistor angeschlossen sind, wird entweder unverändert belassen oder gesenkt (s. Fig. 4c) und die Spannung der anderen Ausgangsleitung angehoben (s. F i g. 4 d), um einen Stromfluß dorthin zu sperren. Dadurch wird der Transistor mit dem am stärksten negativen Emitter in den leitenden Zustand gebracht. Dieser Vorgang wird durch Senken der Versorgungsspannung (s. Fig. 4e), wie oben mit Bezug auf Fig. 2 beschrieben, unterstützt.

Wenn die Versorgungsspannung so weit gesenkt wird, daß die Transistoren aufhören zu leiten, ist die Spannungsdifferenz zwischen den zum Umschalten auf die Ausgangsleitung gegebenen positiven und negativen Signalen wesentlich geringer. Der Transistor mit der niedrigeren Emitterspannung schließt den anderen Transistor aus, wenn die Versorgungsspannung wieder auf ihren Ruhewert oder normalen Betriebswert zurückkehrt.

In F i g. 5 ist ein Datenspeicher dargestellt, der die oben beschriebenen Speicherzellen verwendet. Der Einfachheit halber sind nur ein kleiner Speicherteil sowie die Steuerleitungen 7 und 9 und die Ausgangsleitungen 6 und 8 dargestellt. Die Punkte stellen die Transistoren der Speicherzellen dar, und die Kreuzkopplungs- und Verbindungsanschlüsse sind weggelassen. Diese Anordnung der Speicherzellen in Zeilen und Spalten bedeutet, daß Daten gleichzeitig in mehrere Stellen eingelesen werden können. Wenn man also die entsprechenden Spannungsimpulse in

ίο Abhängigkeit von den zu speichernden binären Werten auf die Ausgangsleitungen 6 und 8 gibt und die Spannung der Steuer- und Speisespannungsleitungen gemäß obiger Erklärung steuert, kann eine Anzahl von Bits, die ein Datenwort darstellen, gleichzeitig in eine Speicherzeile geschrieben werden. Da ein Wort in Richtung der Steuerleitungen 7 und 9 gespeichert wird, werden diese auch Wortleitungen des Speichers genannt. In ähnlicher Weise werden die Ausgangsleitungen 6 und 8 auch Bit-/Abfrage-Leitungen des Speichers genannt, da das an einer bestimmten Speicherstelle Al, Al ... AA zu speichernde Bit durch die Spannungen gesteuert wird, die auf die Ausgangsleitungen gegeben werden. Bei Be-' trachtung des Speichers fällt seine Symmetrie auf, insofern, als die Abfrageeinheiten mit den Steuerleitungen 7 und 9 verbunden und Daten aus dem Speicher durch Abfragen der Bit-/Abfrage-Leitungen ausgelesen werden können. Diese sogenannte zweiseitige Abfrage ist besonders nützlich bei Betrieb des Speichers als Assoziativspeicher. Wenn z. B. ein Adreßwort, für das der Inhalt des Speichers gesucht werden soll, in Komplementform auf die Bit-/Abfrageleitung gegeben wird, d. h. die Nullen im Komplementwort als positive Signale auf die Null-Bit-Abfragleitungen und die Einsen im Komplementwort als positive Signale auf die Eins-Bit-Abfrageleitungen gegeben werden, zeigt das Fehlen eines Signals auf der Steuerleitung die Übereinstimmung des Adreßwortes mit dem zu dieser Steuerleitung gehörigen gespeicherten Wort an.

Bei der hier beschriebenen Ausführung wurde die Speicherung einer binären Eins angenommen, wenn Transistor 2 leitend ist, und eine binäre Null, wenn Transistor 1 leitet. Die mit dem Transistor 2 einer Zelle verbundenen Wortleitungen 7 und Bit-/Abfrageleitung 8 werden der Einfachheit halber als Eins-Wortleitung und Eins-Bit-Abfrageleitung bezeichnet. In gleicher Weise .werden die Wortleitung 9 und die Bit-Abfrageleitung 6 als Null-Wortleitung und Null-Bit-Abfrageleitung bezeichnet.

Der soweit beschriebene Datenspeicher kann nicht nur Daten speichern, sondern auch verschiedene logische Operationen ausführen. Eine logische Datenübertragung von einer Speicherzelle in eine mit derselben Bit-Abfrageleitung verbundene andere' Speicherzelle kann durch Erregung der entsprechenden Leitungen erfolgen. Wenn z. B. der Inhalt der Speicherzelle A1 entsprechend obiger Beschreibung ausgelesen und gleichzeitig die an den Kollektoren der Zelle B 2 liegende Versorgungsspannung gesenkt wird, um diese Spannung in den Bereich ihrer größten Ansprechempfindlichkeit zu bringen, und die Steuerspannung angehoben wird, speichert die Zelle Bl den entgegengesetzten Binärwert, wenn ein Impuls auf der Bit-Abfrageleitung der Zelle Al erscheint. Zu diesem Zweck muß die Zelle abgefragt werden, die die mit dem leitenden Transistor verbundene Wortleitung benutzt. Angenommen, daß Al eine binäre

Eins speichert, dann erzeugt die Abfrage auf der Das zu verschiebende Bit, z. B. A 2, wird, wie oben Wortleitung 7 einen Impuls auf der Bit-Abfrage- beschrieben, auf die Einer-Bit-Abfrageleitung durch leitung 8, die zum Schreiben einer binären Null in entsprechende Erregung der A-Wortleitung 7 aus-JJl, Cl oder Dl verwendet werden kann, je nach- gelesen. Gleichzeitig wird die Zelle, z.B. Cl, in die dem, welche Zelle in dem Bereich ihrer größten An- 5 das Bit geschoben werden soll, unter Verwendung Sprechempfindlichkeit liegt. Wenn A1 auf der Wort- der Null-Wortleitung 9 auf Null gesetzt. Wenn A 2 leitung 9 abgefragt wird, erscheint kein Impuls auf dann eine binäre Null gespeichert hatte, erscheint der Bit-Abfrageleitung 6, und der Zustand der an- kein Impuls auf der Bit-Abfrageleitung 8 für die sprechernpfindlichen Zelle bleibt unverändert. Zelle A 2, und infolgedessen wird die Bit-Abfrage-

Die folgenden Beispiele zeigen Ausführungsmög- io leitung 6 der Zelle Cl nicht erregt. Somit bleibt die Henkelten für kompliziertere logische Operationen Zelle Cl in dem Null-Zustand, und das in A 2 gemitteis dieser »Übertragungstechnik«, speicherte Bit ist nach Cl verschoben. Wenn A 2

eine Eins gespeichert hat, wird der auf der Bit-Ab-

Beispiel 1 frageleitung 8 erzeugte Impuls über die externe Schal-

15 rung 10 auf die Bit-Abfrageleitumg 6 der Zelle Cl

Zelle A1 und Bl werden gleichzeitig an der Eins- geleitet, wodurch sich der Zustand dieser Zelle ändert Bit-Abfrageleitung abgefragt, und die Zelle Cl wird und vom gelöschten Null-Zustand in den Eins-Zustand durch Senken der Kollektorspannung und Anheben umschaltet, wodurch die Verschiebung erfolgt. Da der Spannung auf den Steuerleitungen ansprechbar die Null-Bit-Abfrageleitung 6 einer Zelle mit der gemacht. Daraus folgt, daß die Zelle Cl nach dieser »o Eins-Bit-Abfrageleitung 8 der Nachbarzelle verbun-Operation nur eine binäre Eins speichert, wenn sie den ist, kann eine Information leicht durch den zu Anfang eine binäre Eins gespeichert hatte und ganzen Speicher verschoben werden. Das einzige beide Zellen A1 und B1 eine binäre Null speicher- Kriterium hierbei besteht darin, daß ungeachtet der ten. Alle anderen Bedingungsmöglichkeiten führen zum Abfragen benutzten Wort- oder Bit-Abfragedazu, daß die Zelle Cl nach der Abfrage eine binäre »5 leitung für Null oder Eins die andere Wort- und Bit-Null speichert. Diese logische Operation kann durch Abfrageleitung zum Schreiben der Daten in den den Booleschen Ausdruck Speicher benutzt wird.

Die Schiebeschaltung 10 ist im einzelnen in F i g. 7

Cf — C₁ · "A₁ · Έ₁ dargestellt und kann zur Verschiebung der Informa-

30 tion in beiden Richtungen im Speicher gesteuert wer*·

dargestellt werden, worin C_F der Endzustand der den. So wird für eine Linksverschiebung ein positives Zelle Cl ist. Signal auf die Basiselektrode des Transistors 11 ge-

Beispiel 2 geben und für eine Rechtsverschiebung auf die Basis

elektrode des Transitstors 12. Der angewählte Tran-

Die Zellen A1 und B1 werden gleichzeitig auf die 35 sistor wird leitend, und die Spannung am Punkt 13 Null-Bit-Abfrageleitung ausgelesen und Cl wieder, oder am Punkt 14 fällt ab. Wenn ein Impuls auf die wie oben beschrieben, ansprechbar gemacht. Daraus Bit-Abfrageleitung 8 von dem gerade ausgelesenen folgt, daß die Zelle Cl auf den Zustand einer binären Bit (in Fig. 7 als Bit η bezeichnet) erscheint, wird Eins umgeschaltet wird oder in diesem bleibt, wenn der im Ruhezustand ausgeschaltete Transistor 15 leisie entweder ursprünglich im Eins-Zustand war oder 40 tend. Dadurch wird der Transistor 16 abgeschaltet Al oder Bl eine binäre Null gespeichert hatten. und ebenfalls die vorher durch die Links- oder Alle anderen Bedingungen bringen Cl in den Stand Rechts-Verschiebungsimpulse angewählten Transieiner binären Null. Diese logische Operation kann stören 11 oder 12. Infolgedessen steigt die Spannung durch den Booleschen Ausdruck am Punkt 13 oder am Punkt 14, und ein positiver

45 Impuls wird auf die Null-Bit-Abfrageleitung 6 der

Cp = C₁ + ~Ä_X + JJ₁ für den Empfang der Information angewählten

Speicherzelle übertragen. Wenn der Ausgangsimpuls

ausgedrückt werden. vom Bit η abfällt, wird Transistor 16 wieder leitend,

B e i s D i e 1 3 ^unc* ^^{er an} ^^e Null-Bit-Leitung gegebene Impuls ist

^p 50 beendet.

Die Speicherzellen A1 und B1 werden gleichzeitig Schließlich kann der Speicher noch so verändert

an den Null- und Eins-Bit-Abfrageleitungen ausge- werden, daß eine Verschiebung ohne eine der gerade lesen, während die Zelle Cl in den ansprechbaren beschriebenen externen Schiebeschaltungen möglich Zustand gesetzt wird. Daraus folgt, daß der Status ist. Eine derartige Veränderung ist in F i g. 8 darvon Cl unverändert bleibt, wenn Al und Bl ent- 55 gestellt. Hier sind die Wortleitungen 7 und 9 und die gegengesetzte Werte gespeichert haben. Cl wird in Einer-Bit-Abfrageleitungen 8 mit den Zellen Al bis den Null-Zustand gebracht, wenn Al und Bl eine C4 wie vorher verbunden, aber die Null-Bit-AbEins gespeichert hatten, und in den Eins-Zustand, frageleitungen 6 sind diagonal durch den Speicher gewenn A1 und B1 eine Null gespeichert hatten. Somit führt. Somit erreicht man eine vertikale Verschiebung können die Bedingungen, die Cl zum Speichern einer 60 durch Auslesen auf der Einer-Bit-Abfrageleitung 8 Eins veranlassen, durch folgenden Ausdruck fest- und eine diagonale Verschiebung durch Auslesen auf gehalten werden: der Null-Bit-Abfrageleitung 6. Das Verfahren wird

dadurch etwas kompliziert, daß eine echte Verschie-

Cf = A₁ · B₁ · C₁ + ~Ä_X' B₁ · C₁ + Z₁ · 2J₁. bung stattfindet, wenn eine vertikale Verschiebung

65 ausgeführt wird, wogegen bei Ausführung einer diago-

Fig. 6 zeigt, wie mit externer Schaltung Ver- nalen Verschiebung eine Komplementverschiebung Schiebeoperationen im Speicher ausgeführt werden. stattfindet.

Hierzu 2 Blatt Zeichnungen

309 544/363

Claims (3)

1 2 integrierten Speichern räumlich sehr dicht nebenein- Patentansprüche: ander sitzen, tritt durch die Verlustleistung der Spei cherzellen eine relativ hohe Erwärmung ein. Zum

1. Bistabile Speicherzelle aus zwei kreuz- und anderen ist man um die Verringerung der einzelnen gleichstromgekoppelten Transistoren mit Mehr- 5 Komponenten einer Schaltung deshalb bemüht, weil fachemittern, insbesondere Doppelemittern, ins- dadurch einmal die Fehlerrate sinkt und zum anderen besondere zur Verwendung als Speicherzelle in der Herstellungsprozeß sich vereinfacht und darüber einem in integrierter Technik aufgebauten Spei- hinaus auch noch die Packungsdichte pro Raumeincher, dadurch gekennzeichnet, daß ein heit erhöht werden kann.

Emitter jedes Transistors (1 und 2) mit je einer io Durch die österreichische Patentschrift 245 832 ist Ausgangsleitung (6 bzw. 8) verbunden ist, daß der eine Speicherzelle aus Feldeffekt-Transistoren bezweite Emitter jedes Transistors (1 und 2) mit je kanntgeworden, die innen symmetrisch aufgebaut ist, einer Steuerleitung (7 bzw. 9) verbunden ist, über jedoch außen unsymmetrisch angesteuert werden die die Abfrage der Speicherzelle erfolgt, wobei kann. Die Vorteile dieser Zelle bestehen darin, daß die Spannung auf einer der Steuerleitungen (7 15 beim Schreibvorgang nicht die volle Leistung erfor- und 9) über die Spannung der zugehörigen Aus- derlich ist, wodurch sich eine erhebliche Reduzierung gangsleitung (6 oder 8) gehoben wird. der gesamten Verlustleistung eines derartig aufgebau-

2. Bistabile Speicherzelle nach Anspruch 1, da- ten Speichers ergibt. Jedoch hat diese Zelle den durch gekennzeichnet, daß mit den Steuerleitun- Nachteil, daß die Arbeitswiderstände der beiden gen (7 und 9) Leseverstärker verbunden sind, die ao Feldeffekt-Transistoren einer Zelle ebenfalls als FeIddann ein Lesesignal erhalten, wenn die Ausgangs- effekt-Transistoren ausgebildet sind. Dadurch läßt leitungen (6 und 8) als Abfrageleitungen betrie- sich zwar der Informationsinhalt sehr lange aufrechtben werden. erhalten, ohne daß eine nennenswerte Verlustleistung '

3. Bistabile Speicherzelle nach den Ansprü- dazu erforderlich ist, jedoch ist der Aufwand an ak-" chen 1 und 2, dadurch gekennzeichnet, daß bei 25 tiven Schaltelementen sehr hoch.

Verwendung der Speicherzelle in einem inhalts- Außerdem ist durch die USA.-Patentschrift

adressierten Speicher die Suchworte in Komple- 3 218 613 eine Speicherzelle mit Halbleitern bekanntmentform auf die als Abfrageleitungen betriebe- geworden, die insbesondere für integrierte Speicher „ nen Ausgangsleitungen (6 und 8) gegeben werden angewendet wird. Diese Zelle besteht aus vier T-ran- und die Nullen im Komplementwert als positive 3" sistoren und vier Widerständen, wobei die beiden Signale auf die Null-Bit-Abfrageleitung und die inneren Transistoren kreuzgekoppelt sind und die Einsen im Komplementwert als positive Signale beiden äußeren Transistoren dem jeweils inneren zuauf die Eins-Bit-Abfrageleitungen gegeben wer- geordneten Transistor praktisch parallel geschaltet den, wodurch das Fehlen eines Signals auf einer sind. Dadurch ergibt sich eine Speicherzelle mit vier Steuerschaltung die Übereinstimmung des Such- 35 Emittern, an denen die verschiedenen Steuersignale Wortes mit dem zu dieser Steuerleitung gehörigen zur Ansteuerung der Speicherzelle angelegt sind. Datenwort anzeigt. Dieser Aufbau einer Speicherzelle aus vier Transisto

ren und vier Widerständen hat jedoch für die Herstellung in monolithischer Technik den großen Nach-40 teil, daß sehr viel Widerstände vorhanden sind, eine

relativ hohe Verlustrechnung vorhanden ist und

außerdem, daß zur Verbindung der Transistoren untereinander noch einzelne Leiterzüge erforderlich sind, die besonders schwierig herzustellen sind.

Die Erfindung betrifft eine bistabile Speicherzelle 45 Außerdem ist hinzuzufügen, daß die Emitter der ■ aus zwei kreuz- und gleichstromgekoppelten Tran- beiden Transistoren zur Bildung eines ersten Flipsistoren mit Mehrfachemittern, insbesondere Doppel- flops direkt miteinander verbunden sind und von der emittern, insbesondere zur Verwendung als Speicher- gemeinsamen Leitung gesteuert werden und die beizeile in einem in integrierter Technik aufgebauten den Emitter der äußeren Transistoren zur Bildung Speicher. . 50 des zweiten Flipflops ebenfalls direkt verbunden sind

In elektronischen Rechenmaschinen ist es seit lan- und über die gemeinsame Leitung angesteuert wergem bekannt, neben den bekannten Ferritkernspei- den. Durch das Vorhandensein von jeweils zwei vollehern auch bistabile Kippschaltungen aus Halbleiter- ständigen bistabilen Kippschaltungen innerhalb einer bauelementen zu verwenden. . Speicherschaltung sind auch die vier gezeigten Wider-

Diese bistabilen Kippschaltungen aus Halbleiter- 55 stände unbedingt erforderlich, um die Stabilität voll bauelementen haben gegenüber den Ferritkernen und zu gewährleisten. Bei der Herstellung einer derartigen den magnetischen Dünnschichtspeichern den Vorteil, Speicherzelle in integrierter Technik tritt deshalb der daß sie,wesentlich kürzere Schaltzeiten ermöglichen gravierende Nachteil auf, daß die Koppelwiderstände und außerdem den Integrationseffekt erhöhen. mehr Platz benötigen als die Transistoren der gesam-

Die einzelnen Speicherzellen werden in monolithi- 60 ten Speicherzelle.

scher Technik dabei alle auf ein gemeinsames Platt- Des weiteren sind in den älteren deutschen Offen-

chen gebracht und beim Herstellungsvorgang auch legungsschriften 1499 650, 1499 674 und 1549 092 gleichzeitig miteinander verbunden. Mehrfach-Emitterzellen gezeigt, die jedoch insbeson-

Die Schaltung der Speicherzellen, die für derartige dere in integrierter Technik sehr aufwendig als Dreiintegrierte Speicher verwendet wird, muß sich vor 65 und Vieremitter-Speicherzellen herzustellen sind, allem durch eine sehr geringe Verlustleistung und Der Erfindung liegt deshalb die Aufgabe zugrunde,

durch möglichst wenig Bauelemente auszeichnen. Da eine bistabile Speicherzelle der eingangs genannten nämlich die einzelnen Speicherzellen bei derartig Art zu schaffen, die sich besonders zur Herstellung