DE2430784A1 - Bipolarer halbleiterspeicher - Google Patents

Description

SIEMENS: AKTIENGESELLSCHAFT - München, 2 6.JURi 197 4 Berlin und München Wittelsbacherplatz

74/2063

Bipolarer Halbleiterspeicher

Die Erfindung bezieht sich auf einen bipolaren Halbleiterspeicher mit matrixförmig angeordneten und "wortweise auswählbaren Speicherzellen und diesen in Zeilen- bzw. Spaltenrichtung zugeordneten Auswahlschaltungen zum Auswählen eines Speicherwortes aufgrund von Adreßsignalen, wobei vor allem auch in der Auswahlschaltung für die Wortauswahl, dem Zeilendecoder jede Zeile der Speichermatrix an einen als Emitterfolger ausgebildeten Ausgangsschalter angeschlossen ist.

Integrierte Halbleiterspeicher werden in modernen Datenverarbeitungsanlagen in vielfältiger Form genutzt. Sie werden als Schreib-Lese-Speicher mit v/ahlfreiem Zugriff (Random Access Memory = RAM), deren Inhalt sich vom Programm her ändern läßt, oder als Festwertspeicher (Read Only Memory = ROM) realisiert, in denen der einmal gegebene Speicherinhalt nicht mehr verändert werden muß, sondern immer wieder in der gleichen Weise abgefragt wird. Bei Festwertspeichern auf Halbleiterbasis unterscheidet man nun genauer zwischen dem herkömmlichen Festwertspeicher, bei dem der von einem Kunden gewünschte Speicherinhalt bereits in der Fabrikation beim Hersteller festgelegt wird (Fabricated Read Only Memory = FROM), und dem sogenannten programmierbaren Festwertspeicher (Programmable Read Only Memory = PROM), bei dem der Anwender den Speicherinhalt nach seinen eigenen Erfordernissen in einem einmaligen Vorgang in gewünschter Weise selbst programmieren kann.

VPA 9/210/4029 Go/Lk - 2 -

509883/0121

Obwohl sich alle diese Speichertypen im Detail, zB. allein schon in der Ausbildung der Speicherzelle unterscheiden, haben sie bekanntlich einen gemeinsamen Grundaufbau. So besteht ein bipolarer Speicher aus einzelnen Speicherbausteinen, in denen jeweils eine Vielzahl von Speicherzellen nach Art einer Matrix angeordnet ist. Diese sind über koinzident angesteuerte Zeilen- und Spaltenleitungen selektierbar. Bei integrierten Speicherbausteinen mit interner Ansteuerung ist die gesamte, für den Betrieb der Speicherzellen erforderliche Elektronik auch auf dem Baustein enthalten. Neben einem Puffer zur Bausteinauswahl (Chip Select) sind jeweils ein Zeilen- und mindestens ein Spaltendecoder vorgesehen, mit denen bei bitorganisierten Speichern eine einzelne Speicherzelle bzv/. bei wortorgenisierten Speichern mehrere Speicherzellen in einer Zeile auswählbar sind. Die "1 aus n"-Auswahl der Zeilen- bzw. Spaltenleitungen durch die entsprechenden Decoder erfolgt aufgrund von Adreßsignalen, die in den Decodern zeilen- bzw. spaltenweise zugeordneten Adreßsignalpuffem zwischengespeichert sind. Mit der Speichermatrix verbunden ist weiterhin eine Leseschaltung, die an einen Datenausgabepuffer angeschlossen ist und eine den Bits pro Speicherwort entsprechende Anzahl von Leseverstärkern besitzt.

Bei Lese-Schreib-Speichern enthält jeder Baustein darüber hinaus einen Dateneingabepuffer und eine daran angeschlossene, der Speichermatrix spaltenweise zugeordnete Schreibschaltung mit Treiberstufen zum Einschreiben von Informationen in den Baustein. Bei Festwertspeichern entfällt diese Schreibelektronik, nur programmierbare Festwertspeicher enthalten statt dessen mit Adreßsignalen ansteuerbare sogenannte Ladenetzwerke. Diese ermöglichen einem Anwender, über die Adreßsignale in jeder Speicherzelle einen bestimmten Informationszustand auf elektrischem Wege einzustellen. Dies geschieht zB. dadurch, daß in allen Speicher-

VPA 9/210/4029 , - 3 -

509883/0121

• - 3 -

zellen, die jeweils den einen der beiden möglichen Informations zustände, zB. logisch "1" besitzen sollen, mit Hilfe der Ladenetzwerke bestimmte metallische Leiterverbindungen aufgeschmolzen und damit getrennt werden. Dieser einmalige Vorgang ist nicht reversibel.

Im Rahmen dieses bekannten Grundaufbaus bipolarer Halbleiterspeicher ist nun eine Vielzahl von Varianten in der technischen Realisierung denkbar und-auch bekannt. Die vorliegende Erfindung bezieht sich jedoch nur auf bipolare Halbleiterspeicher der vorgenannten verschiedenen Speicherformen, die in ihren Auswahlschaltungen Emitterfolger als Ausgangsschalter verwenden, d.h. zB. auf der sogenannten emittergekoppelten Logik als Schaltkreistechnik (ECL-Technik) basieren. Diese bekanntlich sehr schnelle Schaltkreistechnik ist zwar verhältnismäßig aufwendig und teuer, wird jedoch bereits bei Halbleiterspeicher^'· verwendet, bei denen eine sehr niedrige Zugriffszeit erreicht werden soll. Dies gilt vor allem für schnelle Hilfsspeicher_; in Zentraleinheiten, wie Zwischenspeicher und Mikroprogrammspeicher, deren Zugriffszeit die Leistungsfähigheit einer Zentraleinheit einer datenverarbeitenden Anlage wesentlich mitbestimmt. Emitterfolger als Ausgangsschalter in Auswahlschaltungen sind jedoch auch bei anderen Schaltkreistechniken möglich, die ECL-Technik ist deshalb hier nur als ein typisches Beispiel für eine Schaltkreistechnik genannt, in der Emitterfolger vielfach verwendet werden.

Emitterfolger als Ausgangsschalter von Auswahlschaltungen sind bereits bei Lese-Schreib-Speichern mit mittlerem Integrationsgrad, zB. bei Speicherbausteinen mit 256Bit Speicherkapazität bekannt. Zusammen mit anderen Schaltungsmaß? nahmen ermöglichen diese die kurze Zugriffszeit bei den bekannten Speicherbausteinen. Die Weiterentwicklung dieser bekannten Speicherbausteine zu solchen mit höherem Integra-

VPA 9/210/4029 - 4 -

509883/0121

tionsgrad, zB. einem Speicherbaustein mit 1024Bit Speicherkapazität wird aber gerade durch diese Schalter erschwert, es sei denn, man nähme, gemessen an den bekannten Speicherbausteinen mittleren Integratxonsgrades, unverhältnismäßig hohe Zugriffszeiten in Kauf.

Dieser scheinbare Widerspruch ist folgendermaßen erklärbar: Jeder Emitterfolger im Zeilendecoder ist mit seinem Emitter jeweils an eine der Zeilen- oder Wortleitungen der Speichermatrix einerseits und an den Kollektor eines zusammen mit einem Emitterwiderstand je eine Konstantstromquelle bildenden Transistors angeschlossen. Bei der "1 aus n"-Auswahl in dem Decoder wird jeweils einer seiner Ausgänge, d.h. einer der Emitterfolger ausgewählt. Der betreffende Emitter liegt dann auf hohem Potential ("High"-Pegel). Alle an einer Zeilenleitung angeschlossenen Speicherzellen weisen nun aber Schaltkapazitäten auf, die sich summieren und bei einem höheren Integrationsgrad des Speicherbausteins zu einer spürbaren kapazitiven Last an der Zeilenleitung führen. Das bedeutet also, bei jedem Zustandswechsel ausgewählter Emitterfolger müssen Kapazitäten umgeladen werden, deren Ladungsmenge mit wachsendem Integrationsgrad steigt. Dabei erfordern besonders Pegelwechsel vom hohen auf niedriges Potential ("Low Pegel) größere Umladeströme zum Erreichen von steilen Schaltflanken am Emitterfolger, die für eine kurze Zugriffszeit zum Speicherbaustein notwendig sind.

Je geringer der Integrationsgrad ist, um so weniger macht sich dieser Effekt bemerkbar. Die kapazitive Belastung ist gering und zugleich die zulässige Leistungsaufnahme noch nicht so kritisch, d.h. bei einer festliegenden Verlustleistung des Speicherbausteins ist die zulässige Verlustleistung pro Bit bei niedrigem Integrationsgrad höher. Mit wachsendem Integrationsgrad nehmen die Schaltkapazitäten zu und erfordern größere Umladeströme. Zugleich werden aber

VPA 9/210/4029 - 5 -

509883/0121

auch die Anforderungen an die Begrenzung der Verlustleistung pro Bit im Speicherbaustein insgesamt schärfer, so daß sich hier zwei einander widersprechende Forderungen gegenüberstehen.

Nun sind Emitterfolger und ihre Eigenschaften, d.h. auch ihr Verhalten bei kapazitiver Last, seit langem zB. aus ^Lr •Proceedings of the IRE 1958¹,' Seite 1240 ff oder auch aus den darauf beruhenden Ausführungen in Speiser: "Impuls-

. schaltungen" I963, Seite 88 ff bekannt. Neben der Erläuterung der Ursachen für die Unsymmetrie in der Schnelligkeit der beiden Schaltflanken beim Umschalten von "Low¹¹-auf "High"-Pegel bzw. umgekehrt v/ird dort als Abhilfe dafür ein Emitterfolger mit einer Kombination zweier Transistoren verschiedener· Leitfähigkeitstypen vorgeschlagen. Beide Transistoren werden gemeinsam über die parallel geschalteten Basiseingänge gesteuert. Die beiden Emitter liegen gemeinsam am Ausgang des Schalters. Diese Schaltmaßnahme bleibt im vorliegenden Anwendungsfall unbefriedigend. Sie ist schon von den dabei erforderlichen Signalpegeln her nicht allgemein bei verschiedenen Schaltkreistechniken anwendbar,da sie einen zu großen Spannungshub benötigt. Zum anderen beruht ihre Wirksamkeit darauf, daß komplementäre Transistoren mit annähernd gleichen statischen und dynamischen Kennlinien verwendet werden. Derartige Transistoren sind aber bei integrierten Schaltungen mit den geforderten engen Toleranzen nur sehr schwer zu verwirklichen.

Der Erfindung liegt daher die Aufgabe zugrunde, einen bipolaren Halbleiterspeicher der eingangs genannten Art zu schaffen, bei dem die bekannte negative Eigenschaft des Emitterfolgers im Impulsverhalten bei kapazitiver Last mit Maßnahmen beseitigt wird, die es gestatten, mit Tran* sistoren ein und desselben Leitfähigkeitstyps die kapazi-

VPA 9/210/4029 - 6 -

50 98 8 3/0121

"tiven Lasten schnell und doch stromsparend umzuladen. Damit muß es dann möglich sein, solche bipolaren Halbleiterspeicher mit höherem Integrationsgrad als bisher und mit angemessener Zügriffszeit bei niedriger Verlustleistung herzustellen.

Die Lösung dieser Aufgabe kann nun davon ausgehen, daß ausgewählte Emitterfolger jederzeit ausreichend Emitterstrom führen und damit am Ausgang niederohmig bleiben. Trotz kapazitiver Last am Ausgang darf bei einem schnellen Wechsel von hohem auf niedriges Potential an der Basis eines Emitterfolger s nicht der Fall eintreten, daß der gesamte, am Ausgang zur Verfügung stehende Wortleitungsstrom vollständig zur Umladung der kapazitiven Last benutzt wird, dieser Ausgang daher stromlos erscheint und der Emitterfolger hochohmig wird, d.h. die Schaltflanke am Emitter der ansteuernden Flanke an der Basis nicht folgt. Anders ausgedrückt, die Schaltungsanordnung muß derart ausgelegt sein, daß am Ausgang des Emitterfolgers in jeder Phase der negativen Schaltflanke ein Mindeststrom fließt, so daß die Basis-Emitter-Strecke des Emitterfolgers niederohmig bleibt und sich die Ansteuerflanke an der Basis sehr schnell am Emitter abbildet.

Für den Grenzfall, daß dieser Mindeststrom gerade zu Null wird, ist die Zeitdauer für den Umladevorgang proportional dem Quotienten aus dem Kapazitätsbetrag und dem Umladestrom. Deshalb wäre es am einfachsten, den Umladestrom hinreichend zu erhöhen. Bei integrierten Schaltungsanordnungen mit den heute geforderten Packungsdichten sind aber derartigen Möglichkeiten Grenzen gesetzt, weil die dabei auftretende Verlustleistung zu hoch v/ird.

Die Lösung der oben bezeichneten Aufgabe besteht erfindungsgemäß darin, daß an die Speichermatrix eine zusätzliche Um-

VPA 9/210/4029 - 7 -

509883/0121

ladeschaltung· angeschlossen ist, in der jede Wortleitung der Speichermatrix über ein Koppelelement parallel an einen gemeinsamen Konstantstromgenerator angeschlossen „ist, ja derart ausgebildet ist, daß nur der eine ausgewählte Emitterfolger an seinem Ausgang mit dem Konstantstromgenerator leitend verbunden ist.

Beim Wechsel des Schaltzustandes des ausgewählten Emitterfolgers steht daher an seinem Ausgang für die Umladung der kapazitiven Last noch zusätzlich der Strom des Konstantstromgenerators der Umladeschaltung zur Verfügung. Da diese zentrale Konstantstromquelle nur einmal für eine Vielzahl,von Emitterfolgern gemeinsam" vorgesehen ist, ist sie stromsparender als alle denkbaren oder bekannten dezentral ausgebildeten Lösungen und kann daher auch trotz einer gewünschten niedrigen Verlustleistung des Speicherbausteines für einen ausreichend hohen Strom dimensioniert werden. So ist es möglich, mit einer im Rahmen der Herstellung integrierter Bausteine einfachen Maßnahme das dargestellte Problem auf elegante Weise zu lösen. Damit lassen sich die für die Ansteuerung einer Vielzahl von Speicherplätzen gewünschten steilen Impulsflanken bei niedriger Verlustleistung mit Hilfe von Emitterfolgern erreichen, d.h. kurze Zugriffszeiten auch bei Speicherbausteinen größerer Kapazität realisieren. Vorteilhafte Weiterbildungen der Erfindung sind in Unteransprüchen gekennzeichnet und werden mit ihren Eigenschaften im Rahmen der nachfolgenden Erläuterung von Ausführungsbeispielen näher beschrieben.

Zur näheren Erläuterung der Erfindung wird auf die Zeichnung Bezug genommen. Dabei zeigt:

Fig. 1 einen S dialtungsausschnitt aus einem erfindungsgemäß ausgebildeten Speicherbaustein mit einer zwischen dem Zeilendecoder und der Speichermatrix angeordneten Umladeschaltung,

VPA 9/210/4029 - 8 -

509883/0121

Fig. 2 ein Impulsdiagramm zur prinzipiellen Erläuterung des Umschaltverhaltens eines Emitterfolgers am Ausgang des Zeilendecoders, wenn diesem eine Umladesahaltung zugeordnet ist und

Fig. 3 ein weiteres Impulsdiagramm zur Erläuterung der Funktion der in Fig. 2 dargestellten verbesserten Ausführung eirsr Umlade schaltung.

Da bipolare Speicherbausteine bereits* als allgemein bekannt vorausgesetzt werden dürften, erscheint es hier nicht mehr notwendig, den Aufbau und die Funktion ihrer wesentlichen Teile noch eingehender, als bereits vorstehend geschehen, zu erläutern. Die Darstellung in Fig. 1 der Zeichnung beschränkt sich daher auf einen Ausschnitt aus der Schaltung eines Speicherbausteins, um zugleich das ¥esen der Erfindung besser herauszustellen.

Fig. 1 enthält nur Details einer zusätzlichen Umladeschaltung US, die zwischen einem Zeilendecoder ZD und einer Speichermatrix M angeordnet ist. Die beiden herkömmlichen Teile des Speicherbausteines sind nur insoweit detailliert dargestellt, als es zum Verständnis der Erfindung notwendig ist. In den Zeilendecoder ZD sind deshalb nur als Emitterfolger TDi ausgebildete Ausgangsschalter eingezeichnet, die mit ihrem Emitterausgang jeweils an einer von η Wortleitungen WLi in Zeilenrichtung angeschlossen sind. Nicht mehr dargestellt ist im Zeilendecoder ZD, wie aus q Adreßsignalen A1 bis Aq eines von η Auswahlsignalen abgeleitet wird, mit dem jeweils die Basis eines Emitterfolgers TDi angesteuert wird. In der Zeichnung ist dazu nur angedeutet, daß durch q Adreßsignale eindeutig eine bestimmte der η Wortleitungen festgelegt ist, wobei die Beziehung _{n = £}q _ge]__ten

Neben einer Wortleitung WLi ist an den Emitter jedes Emit-

VPA 9/210/4029 - 9 -

509883/0121

terfolgers TDi eine eigene Konstantstrcmquelle angeschlossen, die wie hier ausgeführt in "bekannter Weise jeweils aus einem weiteren Transistor Tsi und einem jeweils an einer Betriebsspannung V liegenden Emitterwiderstand Rs gebildet wird.

Im rechten Teil,von Figur 2 ist ein Ausschnitt aus der Speichermatrix M dargestellt. Entsprechend den η Ausgängen des Zeilendecoders ZD hat diese Matrix η Wortleitungen WLi. In dem Schaltungsausschnitt ist hier schematisch nur die erste Spalte der Speichermatrix mit einer Spaltenoder Bitleitung B1 und einer ersten, i-ten bzw. n-ten Speicherzelle SZ11, SZ1i bzw. SZ1n angegeben. Die Speicherzellen können in einer der bekannten Formen, dem Verwendungszweck des Speichers angepaßt, ausgebildet sein und sind außerdem an die zugeordnete Wortleitung WLi angeschlossen.

Rein schematisch ist in Figur 2 noch angegeben, daß die Bitleitung.B1 einen Bitleitungsstrom Ib führt, der von einer nicht mehr dargestellten, an die Bitleitung angeschlossenen Stromquelle erzeugt wird. Um anzudeuten, daß die an den Wortleitungen WLi liegenden Speicherzellen insgesamt eine Last mit kapazitiver Komponente darstellen, ist ebenso schematisch noch jeweils eine an die Wortleitungen angeschlossene Kapazität Ci in gestrichelten Linien dargestellt.

Die zwischen dem Zeilendecoder ZD und der Speichermatrix M angeordnete zusätzliche Umladeschaltung US enthält jeder Wortleitung WLi zugeordnet ein Koppelelement, das von einem der Umladetransistoren Tui gebildet wird. Deren Basis und Kollektor sind jeweils an die zugeordnete Wortleitung WLi angeschlossen. In diesem Ausführungsbeispiel sind außerdem an die zugeordnete Wortleitung WLi angeschlossene

VPA 9/210/4029 - 10 -

509883/0121

Basiswiderstände Rb i der Umladetransistoren Tui angegeben, deren Funktion später noch erläutert wird. Die Emitter aller Umladetransistoren Tui liegen gemeinsam an einer zentralen Konstantstromquelle, die von einem weiteren Transistor Tus und dessen Emitterwiderstand Rus gebildet wird. Analog den Stromquellen im Zeilendecoder ZD liegt der Emitterwiderstand dieser Stromquelle an dem Betriebspotential V.

Die Funktion der Umladeschaltung ^sei nun im folgenden anhand von Figur 2 und 3 erläutert. In den dort dargestellten Diagrammen ist als Ordinate der relative Ausgangspegel u pol am Ausgang eines ausgewählten Emitterfolgers über der Zeit t als Abszisse aufgetragen. Im Bereich" des 50%-Wertes des Ausgangspegels ist ein mit UB bezeichneter sogenannter Bewertungsbereich angegeben, in dem eine FoIgesehaltung, zB. ein Leseverstärker eine positive bzw. negative Änderung des Schaltzustandes am.Emitter bewertet. Die oberhalb und unterhalb dieses Bewertungsbereiches liegenden Ausgangspegel sind daher als "High"- bzv/. "Low"-Potentiale anzusehen. Die Endwerte u = 0% und η = 100%, die den Schaltzuständen LOG.'O" bzw. L0ü."1" des Emitterfolgers entsprechen, ergeben daher nur noch einen notwendigen Störspannungsabstand.

Um das Prinzip darzustellen, sollen zunächst die Widerstände Rbi vernachlässigt werden, d.h. zunächst wird angenommen, die Umladetransistoren Tui seien wie mit ihrem Kollektor auch mit ihrer Basis direkt an die zugeordnete Wortleitung WLi angeschlossen. Der zentrale Konstantstromgenerator Tus, Rus in der Umladeschaltung US liefert einen Konstantstrom, IuI. Die Ausgänge des Zeilendecoders ZD treiben als Vorlast die Ströme lsi. Nimmt man weiterhin an, die erste Wortleitung WL1 sei ausgewählt, dann liegt der Emitter des Emitterfolgers TD1 auf hohem Potential u = 100%. Das ent-

VPA 9/210/4029 - 11 -

509883/0121

spricht dem Zustand LOG."1": Der'Transistor enthält zusätzlich den Strom IuI der Umladeschaltung US, da der Umladetransistor Tu1 ein höheres Basispotential als alle anderen Umiadetransistören aufweist. Wechselt die Auswahl von diesem Emitterfolger TD1 beispielsweise auf den η-ten Emitterfolger, so muß die der ersten Wortleitung WL1 zugeordnete Kapazität C1 von hohem ("High") auf niedriges Potential ("Low") umgeladen werden.

In Figur 3 ist mit a die um seine Basis-Emitter-Spannung UBE abgesenkte Ansteuerflanke an" der Basis eines ausgewählten Emitterfolgers TD1 bezeichnet. Mit b bezeichnet ist eine Schaltflanke am Emitter dieses Emitterfolgers ₉ die zu erwarten wäre, wenn die Kapazität C1 lediglich durch den Vorlaststrom Is 1 des ausgev/ählten Ausganges des Zeilendecoders ZD ohne eine zusätzliche Umladeschaltung umgeladen würde. Die dabei ablaufende Zeit vom Anfangspunkt der Ansteuerflanke a bis zum Abfall der Ausgangsflanke am Emitter auf den 50%-Wert ist mit ti bezeichnet. Dieser Zeitraum stellt die gesamte Zeitverzögerung dar, die in diesem Falle durch den Umladevorgang hervorgerufen wird und sich auf die Folgeschaltung auswirkt.

Durch die Umladeschaltung US steht jedoch noch zusätzlich der Strom IuI zur Verfügung. Der gesamte Strom zum Umladen einer Kapazität Ci ist daher maximal gleich der Summe des Vorlaststromes lsi und des zusätzlichen Umladestromes IuI. Dieser zusätzliche Strom beschleunigt die Umladung der Kapazität C1 und versteuert damit die Ausgangsflanke am Emitter des Eraitterfolgers, wie die mit c bezeichnete Kurve in Figur 2 zeigt. Beim 30%-Wert des Ausgangspegels u allerdings haben die beiden am Wechsel der Auswahl beteiligten Emitterfolger TD1 und TDn gleiches Ausgangspotential. Das Potential am neu ausgewählten Emitterfolger TDn oteigt nun weiter an, daher übernimmt

VPA 9/210/4029 - 12 -

509883/0121

dieser über den Umladetransistor Tun allmählich den Umladestrom IuI, der daher für die v/eitere Umladung der Kapazität C1 nicht mehr wirksam ist. Daraus folgt, daß die mit „c bezeichnete Kurve in Figur 2 zum Zeitpunkt t2 einen Knick aufweist und dann ebenso flach wie die mit b bezeichnete Schaltkurve verläuft.

Die Umkehr dieses Vorganges, d.h. ein Wechsel eines Emitterfolgers von tiefem auf hohes Potential verläuft ähnlich und ist in Figur 2 mit den entsprechend bezeichneten Kurven a',t>', c¹ dargestellt. In dem gewählten Beispiel läuft also der n-te Emitterfolger TDn bis zum 5O^-¥ert des Ausgangspegels im Bewertungsbereich UB, ohne den Umladestrom IuI treiben zu müssen. Der ausgewählte Emitterfolger kann daher seine, gesamten Stromreserven zum Umladen der Kapazität Cn auf den hohen Pegel einsetzen. Wie aus der mit b¹ bezeichneten Schaltflanke zu ersehen ist, würde sich dieser Vorgang ohne eine Umladeschaltung US auch noch über den Zeitpunkt t2 hinaus fortsetzen, an dem die Schaltflanke b¹ den 50%-Wert des Ausgangspegels u erreicht. Mit einem derartigen Schaltungszusatz aber übernimmt, wie erwähnt, der ausgewählte Emitterfolger TDn ab diesem Zeitpunkt den Umladestrom IuI, und wegen seines endlichen Innenwiderstandes kann sich daher auch in der positiven Flanke ein Knick ausbilden, wie der Unterschied der beiden Schaltflanken b¹ und c¹ zeigt.

Figur 2 läßt nun erkennen, daß es möglich ist, mit der Umladeschaltung US die Schaltverzögerung am Emitterfolger insbesondere' beim Umladen von hohem auf niedriges Potential um eine mit At bezeichnete Zeitspanne zu verringern. An dieser geschilderten Ausführung wäre jedoch noch zu bemängeln^, daß bei einer derartigen Dimensionierung der Umladeschaltung US die Knickpunkte an den c bzw. c¹ bezeichneten Schaltflanken, im Bewertungsbereich UB liegen. Man erreicht eine größere Sicherheit in der Bewertung der Ausgangspegel,

VPA 9/240/4029 - 13 -

509883/0121

wenn diese Knickpunkte aus dem Bewertungsbereich UB heraus in Richtung auf die Flankenenden verlagert v/erden. Dies wird mit der in Figur 1 dargestellten Umladeschaltung US durch die Basiswiderstände RM der Umladetransistoren Tui erreicht. Diese Widerstände bilden an den Basisanschlüssen mit den dort wirksamen Kapazitäten Zeitkonstanten, die die Umschaltung der UmIadetransistoren Tui verlangsamen. Dadurch verzögert sich die Stromübernahme bei einem Pegelwechsel über den Bewertungsbereich UB hinaus in Richtung auf die Flankenenden. Dies zeigt Figur 3, in der verglichen mit Figur 2 gleichartige Schaltflanken wieder mit gleichen Buchstaben bezeichnet sind. Die Unterschiede in den Figuren 2 und 3 beruhen allein auf der zunächst angenommenen Vereinfachung, daß die Umladetransistoren Tui über ihre Basis direkt an die Wortleitung WLi angeschlossen seien, Die Basiswiderstände RSi sind also die Ursache für die Verschiebung der Knickpunkte der Ausgangsflanken c bzw. c¹ um einen mit ΔΎ bezeichneten Bereich in Richtung auf die Flankenenden.

Die vorstehend geschilderten Ausführungsbeispiele der Erfindung zeigen, daß sich die erforderliche Zeitspanne, bis die Ansteuerflanke an der Basis eines Emitterfolgers an seinem Emitter wirksam wird, durch eine derartige Umladeschaltung wesentlich verkürzen läßt. Dabei ist es im Prinzip gleichgültig, ob man aus Gründen der Zweckmäßigkeit für die Ankopplung der zentralen Stromquelle der Umladeschaltung an die.einzelnen Wortleitungen - wie in den Ausführungsbeispielen geschildert - Umladetransistoren oder nur Koppeldioden verwendet. Aus Gründen der einfacheren Herstellung bei integrierten Bausteinen wird man allerdings den ersteren Fall im allgemeinen vorziehen. Weiterhin bedeutet es keine Einschränkung, daß die Umladeschalteinrichtung bei den geschilderten Ausführungsbeispielen zwischen dem Zeilendecoder und der Speichermatrix angeord-

VPA 9/210/4029 - 14 ·

509883/012 1

net ist. Der wesentliche Vorteil der Verkürzung der Zugriffszeit zu dem Speicherbaustein um etwa ein Drittel der ohne eine Umladeschaltung erforderlichen Zugriffszeit kann auch bei einer anderen räumlichen Anordnung
erreicht v/erden. Die Darstellung in Figur 1 legt also, wie bei integrierten Schaltkreisen gewohnt, keineswegs eine bestimmte Auflösung der Schaltung fest.

3 Patentansprüche
3 Figuren

VPA 9/210/4029 - 15 -

509883/0121

Claims (3)

1. Patentansprüche

   Bipolarer Halbleiterspeicher mit matrixförmig angeordneten ■und wortweise auswählbaren Speicherzellen und diesen in Zeilen- bzw. Spaltenrichtung zugeordneten Auswahlschalungen zum Auswählen eines Speicherwortes aufgrund von Adreßsignalen, wobei vor allem auch in der Auswahlschaltung für die Wortauswahl, dem Zeilendecoder, jede Zeile der Speicher matrix -an einen als Emitterfolger ausgebildeten Ausgangsschalter angeschlossen ist, dadurch gekennzeichnet, daß an die Speichermatrix (M) eine zusätzliche Umladeschaltung (US) angeschlossen ist, in der jede Wor^leitung (WLi) der Speichermatrix über ein Koppelelement (Tui) parallel an einen gemeinsamen'Konstantstromgenerator (Tus, Rus) angeschlossen ist, das derart ausgebildet ist, daß nur der eine ausgewählte Emitterfolger an seinem Ausgang mit dem Konstantstromgenerator leitend verbunden ist.
2. 2. Bipolarer Halbleiterspeicher nach Anspruch 1, d a d u r ch gekennz ei.chnet, daß die Kopp el elemente der Umladeschaltung (US) jeweils als Basis-Emitter-Strecke von Umladetransistoren 0?ui) ausgebildet sind, deren Kollektoren direkt mit jeweils einer Wortleitung (WLi) verbunden sind.
3. 3. 3ipolarer Halbleiterspeicher nach Anspruch 2, dadurch gekennzeichnet, daß zwischen der Basis der Umladetransistoren (Tui) und der ihnen zugeordneten Wortleitung (WLi) ein Basiswiderstand (Rbi) angeordnet ist.

   VPA 9/210/4029

   509883/0 121