DE3305427A1 - Halbleiterspeicher mit einer dynamischen entladungsschaltung - Google Patents
Halbleiterspeicher mit einer dynamischen entladungsschaltungInfo
- Publication number
- DE3305427A1 DE3305427A1 DE19833305427 DE3305427A DE3305427A1 DE 3305427 A1 DE3305427 A1 DE 3305427A1 DE 19833305427 DE19833305427 DE 19833305427 DE 3305427 A DE3305427 A DE 3305427A DE 3305427 A1 DE3305427 A1 DE 3305427A1
- Authority
- DE
- Germany
- Prior art keywords
- transistor
- base
- feed line
- line
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 230000015654 memory Effects 0.000 claims description 28
- 239000011159 matrix material Substances 0.000 claims description 6
- 238000007599 discharging Methods 0.000 claims description 4
- 239000003990 capacitor Substances 0.000 claims description 2
- 230000007704 transition Effects 0.000 description 5
- 230000005611 electricity Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000036316 preload Effects 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000005265 energy consumption Methods 0.000 description 2
- 238000007562 laser obscuration time method Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000021715 photosynthesis, light harvesting Effects 0.000 description 1
- 230000000284 resting effect Effects 0.000 description 1
- 238000004513 sizing Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
- G11C11/414—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the bipolar type
- G11C11/415—Address circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Static Random-Access Memory (AREA)
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
Description
PHF 82 512 Jr 27. 1.1983
Halbleiterspeicher mit einer dynamischen Entladungsschaltung
Die Erfindung betrifft einen Halbleiterspeicher mit in einer Matrix von Zeilen und Spalten geordneten Speicherelementen^
in der jedes Speicherelement zwei mit den Emittern
verbundeile Transistoren enthält, deren Kollektoren kreuzweise mit den Basen verbunden sind, und wobei die
Speicherelemente in einer Matrixzeile parallel zueinander zwischen einer ersten und einer zweiten Speiseleitung angeschlossen
sind» wobei Schaltmittel an die erste Speiseleitung .dazu angeschlossen sind, diese erste Speiseleitung
auf ein Leitungsauswahlpotential oder auf ein Ruhepotential zu bringen, und eine Stromquelle an die zweite Speiseleitung
angeschlossen ist zum Festhalten in einem jeden an diese Leitung angeschlossenen Speicherelement gespeicherter
Information, welche Schaltmittel einen ersten Transistor, der mit dem Emitter mit der ersten Speiseleitung verbunden
ist und an der Basis Spannungsimpulse zum Aufbauen des
Leitungsauswahlpotentials auf der ersten Speiseleitung empfängt, und einen weiteren Transistor zum Entladen der
ersten Speiseleitung vom Leitungswählpotential auf das
Ruhepotential oder zum Entladen der zweiten Speiseleitung enthalten, welcher Speicher weiter mit Detektormitteln zum
Detektieren des Endes eines Spannungsimpulses an der Basis eines ersten Transistors und zum Steuern des weiteren
Transistors versehen ist, zu welchem Zweck die Detektormittel wenigstens indirekt mit der Basis des ersten Transistors
verbunden sind.
Ein derartiger Speicher ist aus der japanischen Patentanmeldung 5^-35 915 vom 2k. März 1979 bekannt, die
am 8. Oktober 198Ο veröffentlicht wurde (Veröffentlichung
35-129 5992) und einen statischen Speicher beschreibt, der
auf ECL-Technik basiert.
Die Erfindung bezieht sich insbesondere, jedoch nicht ausschliesslich, auf RAM-Speicher, die nach der ECL-Technik
hergestellt werden (ECL = Emitter Coupled Logic).
PHF 82 512 Z 27. 1. 1983
-if-
In einem Speicher nach dem Stand der Technik führen bei normalem Betrieb die Elemente einer Zeile (die ausgewählt
wurde) über eine Speiseleitung ein hohes Wählpotential
V„, während alle anderen Elemente der anderen Zeileil Über
χι
genau so viele Speiseleitungen ein niedriges Ruhepotential
Vß führen. Bei einem Übergang zwischen zwei Elementen, die
zwei verschiedenen Zeilen angehören, muss das Potential der gewählten Speiseleitung möglichst rasch von V auf V zurückgebracht
werden. Bekanntlich hat eine Speisleitung für eine Speicherelementzeile eine relativ hohe Kapazität
(Kapazität des Aluminumbandes, das die 16, 32, 64 .... Elemente
der Zeile miteinander verbindet, + Eigenkapazität jedes Elements). Diese hohe Kapazität verhindert die rasche
Entladung eirer Zeile auf das Ruhepotential. So ist es be-
^ kannt, zim Zeitpunkt des Übergangs einen besonderen Entladungsstrom
zu erzeugen, der manchmal mit "Zusatzstrom" bezeichnet wird und der zu entladenden Speiseleitung zugeführt
wird.
Eine Veröffentlichung betreffend die Umschaltung
dieses Zusatzstroms zum geeigneten Zeitpunkt zwischen der zu entladenden Speiseleitung und der zugeordneten Entladungsschaltung ist in einer IEEE-Veröffentlichung vom Januar I98I
mit dem Hinweis CH 1626, in einem Artikel mit dem Titel
"Large ECL bipolar RAMS", S. 120 ... 124 (Fig. 1i) erschienen.
Die beschriebene Schaltung benutzt einen dynamischen Potentialunterschied, der zum Zeitpunkt eines Übergangs
V —* V sich zwischen zwei bestimmten Punkten ergibt, die
XT D
an beiden Seiten der Adressierungsschaltung gewählt werden,
die an die Speiseleitung für die Elementzeile angeschlossen ist (die insbesondere einen Adressierungstransistor enthält,
der im ersten Teil der Beschreibung mit erstem Transistor
bezeichnet wird) . Zum Zeitpunkt des Übergangs V„ >· V_
Xl ΰ
ändern sich nämlich die an den zwei angegebenen Punkten herrschenden Spannungen, wobei die Spannung in der Adres-
3^ sierungsschaltung sofort von V nach V durch die nieder-
Xi ο
kapazitive Steuerschaltung und die Spannung auf der Speiseleitung ziemlich langsam absinkt, weil ihre Kapazität verhältnismässig
hoch ist.
PHF 82512 3 27.1.1983
Nach dem Stand"der Technik wird der dynamische
Potentialunterschied von einem Differenzverstärker detektiert,
der einen zweiten Differenzverstärker steuert, der
der zu entladenden Speiseleitung einen Zusatzstrom zuführt.
g Die Verwendung dieser Schaltung bewirkt tatsäohlich
eine rasche Entladung der Speiseleitung, aber hat weiter den Nachteil, dass die Zusatzstromquelle ununterbrochen im
Betrieb ist und nicht nur zu den Zeitpunkten, zu denen
dieser Zusatzströfti benötigt wird. Der Zusatzstrom, der eine
^q Grosse von mehreren Milliamperen besitzt, bildet einen nicht
zu vernachlässigenden Teil des Ruhestroms des Speichers. Dies bedeutet einen wesentlichen Nachteil im Bereich des
Energieverbrauchs und hat dabei, zur Folge, dass im Halbleiterspeicher
unnötige Wärme erzeugt wird. Andererseits ist die Schaltung kompliziert und enthält zahlreiche Schaltungselemente,
wodurch ein verhältnismässig erheblicher Raum im Halbleiterkristall des Speichers belegt wird.
Der erfindungsgemässe Halbleiterspeicher, der auf dem gleichen Grundprinzip wie der Stand der Technik basiert,
benutzt keine ununterbrochen arbeitende Stromquelle für den Zusatzentladungsstrom, wodurch die Energie/Wärmeverlustleistung
wesentlich beschränkt wird. ¥eiter ist die Schaltung nach der Erfindung verhältnismässig einfach und enthält
wenig Schaltungselemente, so dass der beanspruchte Raum kleiner ist.
Der erfindungsgemässe Halbleiterspeicher ist dadurch gekennzeichnet, dass die Detektormittel einen zweiten Transistor
enthalten, dessen Emitter mit der ersten Speiseleitung und dessen Basis wenigstens indirekt mit der Basis
des ersten Transistors verbunden ist, wobei der weitere Transistor über den Kollektor des zweiten Transistors gesteuert
wird, und der erste und der zweite Transistor von einem ersten bzw. einem zweiten Leitfähigkeitstyp sind.
Der auftretende Potentialunterschied zwischen der Speiseleitung und der Basis des ersten Transistors wird von
der Basis-Emitterschaltung des zweiten Transistors detektiert, der hierdurch leitend wird. Der den zweiten Transistor
durchfliessende Strom wird zumindest in einem Transistor
PHF 82 512 k 27.1.1983
verstärkt, der mit "weiterem Transistor" bezeichnet wird und vom ersten Leitfähigkeit^typ ist. Der gewonnene Entladungsstrom
gelangt zur ersten oder zur zweiten Speiseleitung.
Das erfindungsgemässe Verfahren hat in bezug auf den bekannten Stand der Technik den grundsätzlichen Vorteil,
dass nur für wenige Augenblicke ein Zusatzentladungsstrom fliesst. Zu jedem anderen Zeitpunkt, ob nun die Zeile ausgewählt
ist oder sie sich im Ruhezustand befindet, wird der zweite Transistor im gesperrten Zustand gehalten. Dies
ergibt eine wesentliche Beschränkung des Energieverbrauchs im Speicher in bezug auf den Speicher nach dem Stand der
Technik. Die Erfindung bewirkt weiter eine Raumersparung
im Halbleiterkristall, auf dem die Speicherschaltung integriert i l. Die Schaltung nach der Erfindung enthält nämlich
besonders wenig Schaltungselemente.
Vorzugsweise wird der Emitter des zweiten Transistors mit der ersten Speiseleitung zur Zeile verbunden,
also auch mit dem Emitter des ersten Transistors. In diesem Fall ist zum Erhalten einer geeigneten Vorspannung des
zweiten Transistors im Ruhezustand die Basis, die einerseits mit einer Stromquelle verbunden ist, auch mit der
Basis des ersten Transistors über, und diese Reihenfolge, einer Diode und der Emitter-Basisstrecke eines Transistors
vom ersten Leitfähigkeitstyp verbunden, dessen Basis und Kollektor zur Basis und zum Kollektor des ersten Transistors
parallel geschaltet eind. Die Diode sorgt für die Einstellung der statischen Vorspannung zwischen dem Emitter
und der Basis des zweiten Transistors, wodurch er in einem Zustand nahe beim leitenden Zustand gebracht wird und sehr
schnell den leitenden Zustand erreicht, sobald die Speiseleitung und die Zeile der Speicherelemente vom ausgewählten
in den nicht ausgewählten Zustand übergeht.
Selbstverständlich sind mehrere Lösungen zum Erhalten
der verlangten statischen Vorspannungseinstellung möglich. In einer Ausführungsform der Schaltung, die geringfügig
von der vorangehenden Ausführungsform abweicht, in
der der Emitter des zweiten Transistors ebenfalls mit der
PHF 82 512 *r 27.1.1983
ersten Speiseleitung der Zeile verbunden ist, ist die
Basis immer noch mit einer Stromquelle und weiter mit dem
Emitter eines Transistors vom ersten Leitfähigkeitstyp verbunden, dessen Basis an den Abzweigpunkt einer Wider—
standsbrücke angeschlossen ist, von der ein Ende mit der Basis des ersten Transistors und das andere Ende mit den
Kollektoren der genannten Transistoren vom ersten Leitfähigkeitstyp
verbunden sind.
Ein Ausführungsbeispiel der Erfindung wird nach-
W stehend an Hand der Zeichnung näher erläutert. Es zeigen:
Fig. 1 das Schaltbild einer Speicherschaltung,
in der die Erfindung angewandt ist,
Fig. 2 eine Abwandlung eines Teils der Speicherschaltung
nach Fig. 1.
In Fig. 1 ist nur ein Teil der Speicherschaltung
nach der Erfindung dargestellt, der sich auf eine einzige Speichermatrixzeile bezieht. Für eine jede der Zeilen der
Speichermatrix wird eine identische Schaltung verwendet. Die weiteren Teile des Speichers, wie z.B. Spaltenwähl-
und Spaltenleseschaltung usw., sind an sich bekannt und
werden nicht näher erläutert. Die Speichermatrixzeile 10 nach Fig. 1, die auf bekannte Weise gebildet ist, enthält
eine Vielzahl von Speicherelementen 13» die zwischen zwei Speiseleitungen 11 und 12 parallel geschaltet sind. Im
vorliegenden Fall handelt es sich um Speicherelemente 13 vom ECL-Typ, deren Struktur an sich völlig bekannt ist.
In einem der Blöcke 13» die die genannten Elemente darstel-· len, ist die erwähnte Struktur dargestellt: zwei Transistoren
mit zwei Emittern in Umkehrstufenschaltung sind über
einen ihrer Emitter und über einen gemeinsamen Widerstand mit der zweiten Speiseleitung 12 verbunden. Der zweite
Emitter eines jeden Transistors ist mit einem der Spaltenleiter 1A verbunden. Die kreuzweise verbundenen Basen und
Kollektoren werden über Widerstände mit der ersten Leitung verbunden. Der Übersichtlichkeit halber sind im Speicherelement
keine Bezugsziffern verwendet.
Die erste Speiseleitung 11 ist mit dem Emitter
eines Transistors T1 vom npn-Typ verbunden, der der erste
PHF 82 512 & 27.1.1983
Transistor genannt wird. Der Kollektor von T1 ist mit einer
positiven Spannungsleitung 15 verbunden. Der Basis von T1
werden die Spannungsimpulse zugeführt, die den elektrischen
Zustand, Wählvorgang oder in Ruhe, der Speiseleitung 11 steuern.
Die zweite Speiseleitung 12 ist mit einer Stromquelle Io verbunden, die schematisch dargestellt ist, und
die Aufgabe der Stromerzeugung zu den Elementen 13 zum Aufrechterhalten der in den Elementen 13 gespeicherten
Information hat.
Die Leitungen 11 und 12 der Speicherelemente 13 besitzen
eine verhältnismässig grosse elektrische Kapazität in bezug auf Masse. Diese Kapazität, die von den. Kondensatoren
17 und 18 schematisch dargestellt wird, die zwischen
den entsprechenden Linien 11 und 12 einerseits und Masse andererseits angeordnet sind, ist grosser je nachdem die
Leitungen 11 und 12 langer sind und die Anzahl der Elemente
13 grosser ist. Bei dem Übergang der Speiseleitung 11 vom
Wählzustand (Hochspannung V an der Basis von T1) in den
Ruhezustand (Niederspannung Vß an der Basis von T1) geht
die Spannung an der Basisseite von T1 schnell von Vx. nach
I JtI
V1.., aber sinkt die Spannung auf den Leitungen 11 und 12
Jb
viel langsamer durch die Entladungsdauer der Kapazitäten und 18. Zwischen der Basis von T1 und dem Emitter dieses
^5 Transistors herrscht während der Entladung der Leitung 11
also ein dynamischer Potentialunterschied. Dieser Potentialunterschied dient nach der Detektion in der Speicherschaltung
nach der Erfindung zur Bildung eines momentanen Stroms zum schnellen Aufladen der Leitung 11 oder 12. Wie oben
^O beschrieben, ist die Speicherschaltung nach der Erfindung
dadurch gekennzeichnet, dass sie mit einem Transistor T_
(bezeichnet mit zweitem Transistor) vom zweiten Leitfähigkeitstyp (hier vom pnp-Typ) versehen ist, dessen Emitter
mit der Speiseleitung der Zeile (hier der Leitung 11) verbunde«
ist, dessen Basis mit einem Anschluss 19 verbunden ist, der an eine Stromquelle 4 und zumindest indirekt an
die Basis des Transistors T1 und dessen Kollektor über
zumindest einen weiteren Transistor T„ vom npn-Typ an eine
* * * ft
PHF 82 512 ? 27.1.1983
der Speiseleitungen 11 oder 12 der Zeile 10 angeschlossen ist. Der Kollektor des zweiten Transistors T„ ist an die
Basis des Transistors T~ angeschlossen. Der Emitter von T„
ist mit Masse verbunden, während der Kollektor von T_ bei A mit der Leitung 11 verbunden ist. Eine weitere Möglichkeit
zum Ausnutzen der Erfindung ist es, den Kollektor von T~
mit dem Punkt B auf der Speiseleitung 12 und nicht mit dem Punkt A auf der Speiseleitung 11 zu verbinden.
Weiter ist die Verbindung zwischen den Basen von T1 und Tp indirekt. Die Verbindung wird vom Anschluss 19
Über eine Diode 20 (deren Kathode mit dem genannten Anschluss 19 verbunden ist) und über den Basis-Emitter-Ubergang
des Transistors T· (vom npn-Typ) gebildet, dessen Basis und Kollektor mit der Basis bzw. dem Kollektor von T1
parallel geschaltet sind.
Die Diode 20 dient zum Aufbauen einer geeigneten Vorspannung zwischen der Basis und dem Emitter von T0,
die jedoch T0 gerade nicht in den leitenden Zustand bringen
darf, wenn die Speiseleitung 11 auf Ruhepotential liegt.
Die Basis von T ist über den Anschluss 19 mit
einem Stromkreis verbunden, der von den Basen von T1 und T.
die Diode 20 und die Stromquelle k enthält. Dieser Stromkreis
besitzt gegenüber der Speiseleitung 11 oder 12 eine sehr geringe Kapazität. Daher sind die Spannungsänderungen
an der Basis von T0 nahezu synchron mit denen an der Basis
von T , während an den Emittern von T1 und T0 die Spannungsänderung von V nach VT viel langsamer verläuft durch die
JtI Li
Grosse der Kapazitäten 17 und 18.
Bei einem stabilen Betrieb der Leitung 11 der
Speicherelemente, ob nun diese Leitung gewählt ist oder nicht, ist die Vorspannung von T2 derart, dass T0 gerade
gesperrt ist. Wenn die Leitung 11 ein Wählsignal empfängt
(es gelangt dabei ein positiver Spannungsimpuls an die
Basis von T-), sind die Spannungserhöhungen an der Basis
und am Emitter von Tp nahezu gleichzeitig und schliesslich
in der Grosse gleich (in dex Realität gibt es immer
etwas Verzögerung an der Seite des Emitters durch die oben beschriebenen Kapazitätsverhältnisse und diese Verzögerung
PHF 82 512 « 27.1.1983
trägt zum Herabsetzen der Vorspannung von T~ bei). Der
Transistor T0 bleibt scomit während des Übergangs der Leitung
11 vom nicht gewählten Zustand in den gewählten Zustand
gesperrt. Dies steht im Gegensatz zur Situation bei einem Übergang von Vx. nach VT , bei dem der Spannungsabfall an der
ti L·
Basis von T„ durch die erwähnten Gründe der wirklichen
Kapazität schnell ist. Der Transistor T_ erfährt dabei auf der Basis-Emitter-Diode einen Spannungsanstieg, der ihn
sprunghaft in den leitenden Zustand bringt. Der Strom durch Tp wird von T_ verstärkt. Der in T„ verstärkte Strom wird
bei A der Leitung 11 oder bei B der Leitung 12 zugeführt, an welcher Stelle er zum Beschleunigen der Entladung der
Kapazitäten 17 und 18 beiträgt. Je nach der Vollziehung des
Entladungsvorganges sinkt die Spannung am Emitter von T„ und bald wird die Spannung zwischen der Basis und dem
Emitter von T„ wieder derart, dass er erneut gesperrt ist.
Wichtig ist, dass der Zusatzentladungsstrom nur zu den wenigen Zeitpunkten vorhanden ist, zu denen ein derartiger
Strom wirklich benötigt wird. Dies weicht ab von dem, was in den Schaltungen nach dem Stand der Technik
geschieht, die mit Entladungsstromquellen versehen sind,
die ununterbrochen arbeiten, deren Strom auf geeignete Weise auf die Zeile von Elementen zu dem Zeitpunkt umgeschaltet
wird, zu dem diese Zeile nicht mehr gewählt wird.
In der Zeichnung ist nur ein einziger Ver-Stärkungstransistor T„ für den T£ durchfliessenden Strom
versehen. Der Einsatz eines zweiten Verstärkungstransistors, nach Bedarf in Kaskadenschaltung mit T„, wird fast keine
Komplikation für die Schaltung mit sich bringen, die insbesondere durch ihre grosse Einfachheit auffällt. In der
Praxis genügt ein einziger pnp-Verstärkungstransistor,
der in Planartechnik in einer integrierten Schaltung mit einem ausreichend hohen Verstärkungsfaktor verwirklichbar
ist.
Die Wahl des Anschlusses des Kollektors von T~ bei
A oder B auf der Speiseleitung 11 oder 12 wird in Abhängigkeit von Faktoren getroffen, wie z.B. von der Form der
Spannungs- oder Stromwellen aus diesem Anschluss an anderen
PHF 82 512 «^ 27.1.1983
-4L
Punkten der Schaltung oder von der Geschwindigkeit, die im
einen und dem anderen Fall erreicht wird. Der Anschluss an den Punkten A ergibt eine sehr hohe Entladungsgeschwindigkeit.
Die Entladungsgeschwindigkeit lässt sich am besten auf Schaltgeschwindigkeiten anderer Teile des Speichers
abstimmen.
In Pig, 2 ist eine Abwandlung eines Schaltungsteils nach Fig. 1 dargestellt, der in Fig. 1 links von
der strickpunktierten Linie II-II liegt. Die Abwandlung
dient zum Erreichen einer Vorspannung am Tr an sis toi" 2 im
Ruhezustand auf eine andere Veise. In Fig. 2 sind die Transistoren T , H und T dargestellt, die untereinander
wie in Fig. 1 mit einander verbunden sind. Auch ist hier die Stromquelle k dargestellt, die an den Anschluss 19 angeschlossen
ist, der selbst wieder mit der Basis von T^
verbunden ist. Der Anschluss 19 aber ist nunmehr mit dem
Emitter eines Transistors T_ von npn-Typ verbunden, dessen Kollektor mit der Spannungsleitung 15 verbunden ist. Die
Basis von Tn. ist an den Abzweigpunkt einer Brücke aus zwei
Widerständen 21 und 22 angeschlossen, die sich zwischen der Basis von T1 und der Leitung 15 befindet. Selbstverständlich
ist der Wert der Vorspannung des Transistors T„ vom Verhältnis zwischen den Werten der Widerstände 20 und
abhängig. Einerseits ist dies eine Weise zum Steuern der Vorspannung von T„ und zum anderen zum Einstellen der
Kapazitätsverhältnisse zwischen der Basisseite und der Emitterseite von T1, die den Zeitpunkt und die Dauer der
Lieferung des zusätzlichen Entladungsstroms bestimmen.
Leerseite
Claims (1)
- O O U O k L I PHF 82512 V©- 27. 1 . 1Patentansprüche/1.) Halbleiterspeicher mit in einer Matrix aus Zeilen und Spalten angeordneten Speicherelementen, in der jedes Speicherelement zwei mit den Emittern verbundene Transistoren enthält, deren Kondensatoren kreuzweise mit den Basen verbunden und die Speicherelemente in einer Matrixzeile parallel zueinander zwischen einer ersten und einer zweiten Speiseleitung angeschlossen sind, wobei Schaltmittel an die erste Speiseleitung zum Herstellen eines Leitungswählpotentials oder eines Ruhepotentials auf der ersten Speiseleitung und eine Stromquelle an die zweite Speiseleitung zum Festhalten in jedem an diese Leitung angeschlossenen Speicherelement gespeicherter Information angeschlossen sind, welche Schaltmittel einen ersten Transistor, der mit dem Emitter an die erste Speiseleitung angeschlossen ist und an der Basis Spannungsimpulse zum Aufbauen des Leitungswählpotentials auf der ersten Speiseleitung empfängt, und einen weiteren Transistor zum Entladen der ersten Speiseleitung vom Leitungswählpotential auf das Ruhepotential oder zum Entladen der zweiten Speiseleitung enthalten, welcher Speicher weiter mit Detektormitteln zum Detektieren des Endes des Spannungsimpulses an der Basis des ersten Transistors und zum Steuern des weiteren Transistors versehen ist, zu welchem Zweck die Detektormittel wenigstens indirekt mit der Basis des ersten Transistors verbunden sind, dadurch gekennzeichnet, dass die Detektormittel einen zweiten Transistor enthalten, dessen Emitter mit der ersten Speiseleitung und dessen Basis : wenigstens indirekt mit der Basis des ersten Transistors verbunden ist, wobei der weitere Transistor über den Kollektor des zweiten Transistors gesteuert wird und der erste und der zweite Transistor von einem ersten bzw. zweiten Leitfähigkeitstyp sind.
2. Halbleiterspeicher nach Anspruch 1, dadurch gekenn-PHF 82 512 Ή· 27.1.1983* Qu *zeichnet, dass die Basis des zweiten Transistors über eine Diode (20) und einen Emitter-Basisübergang eines vierten Transistors T^ mit der Basis des ersten Transistors verbunden ist, wobei der vierte Transistor vom ersten Leitfähigkeitstyp ist und seine Basis und sein Kollektor mit der Basis bzw. dem Kollektor des ersten Transistors verbunden sind und dass die Diode (20) mit der Kathode an die Basis des zweiten Transistors T„ angeschlossen ist, an den weiter eine Stromquelle (4) angeschlossen ist. 3· Halbleiterspeicher nach Anspruch 1, dadurch gekennzeichnet, dass die Basis des zweiten Transistors (T„) mit einer Stromquelle k und dem Emitter eines vierten Transistors (tJ vom ersten Leitfähigkeitstyp verbunden ist, dessen Kollektor mit dem Kollektor des ersten Transistors T1 verbunden ist, und dessen Basis an einen Spannungsteiler (21, 22) angeschlossen ist, der zwischen der Basis und dem Kollektor des ersten Transistors T1 liegt. k. Halbleiterspeicher nach Anspruch 1, 2 oder 3» dadurch gekennzeichnet, dass der zweite Transistor ein planarer pnp-Transistor ist.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8203237A FR2522432A1 (fr) | 1982-02-26 | 1982-02-26 | Procede pour obtenir la decharge rapide d'une rangee de matrice memoire, et circuit de decharge dynamique correspondant |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE3305427A1 true DE3305427A1 (de) | 1983-09-15 |
| DE3305427C2 DE3305427C2 (de) | 1986-03-27 |
Family
ID=9271390
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE3305427A Expired DE3305427C2 (de) | 1982-02-26 | 1983-02-17 | Bipolarer Halbleiterspeicher |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US4539659A (de) |
| JP (1) | JPS58175190A (de) |
| KR (1) | KR910000966B1 (de) |
| CA (1) | CA1188806A (de) |
| DE (1) | DE3305427C2 (de) |
| FR (1) | FR2522432A1 (de) |
| GB (1) | GB2117202B (de) |
| IE (1) | IE54398B1 (de) |
| IT (1) | IT1170111B (de) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59162689A (ja) * | 1983-03-07 | 1984-09-13 | Nippon Telegr & Teleph Corp <Ntt> | 半導体メモリのワ−ド線放電回路 |
| JPS60140592A (ja) * | 1983-12-28 | 1985-07-25 | Hitachi Ltd | 半導体メモリ |
| US4570240A (en) * | 1983-12-29 | 1986-02-11 | Motorola, Inc. | AC Transient driver for memory cells |
| US4864539A (en) * | 1987-01-15 | 1989-09-05 | International Business Machines Corporation | Radiation hardened bipolar static RAM cell |
| US4825413A (en) * | 1987-02-24 | 1989-04-25 | Texas Instruments Incorporated | Bipolar-CMOS static ram memory device |
| US4961168A (en) * | 1987-02-24 | 1990-10-02 | Texas Instruments Incorporated | Bipolar-CMOS static random access memory device with bit line bias control |
| US5278795A (en) * | 1987-03-27 | 1994-01-11 | U.S. Philips Corporation | Memory circuit having a line decoder with a Darlington-type switching stage and a discharge current source |
| US4862421A (en) * | 1988-02-16 | 1989-08-29 | Texas Instruments Incorporated | Sensing and decoding scheme for a BiCMOS read/write memory |
| US4951255A (en) * | 1989-04-14 | 1990-08-21 | Atmel Corporation | Memory current sink |
| US5321658A (en) * | 1990-05-31 | 1994-06-14 | Oki Electric Industry Co., Ltd. | Semiconductor memory device being coupled by auxiliary power lines to a main power line |
| CA2042432A1 (en) * | 1990-05-31 | 1991-12-01 | Robert M. Reinschmidt | Memory selection circuit |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55129992A (en) | 1979-03-24 | 1980-10-08 | Mitsubishi Electric Corp | Semiconductor memory |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4168490A (en) * | 1978-06-26 | 1979-09-18 | Fairchild Camera And Instrument Corporation | Addressable word line pull-down circuit |
| FR2443118A1 (fr) * | 1978-11-30 | 1980-06-27 | Ibm France | Dispositif pour l'alimentation des memoires monolithiques |
| DE3004565C2 (de) * | 1980-02-07 | 1984-06-14 | Siemens AG, 1000 Berlin und 8000 München | Integrierte digitale Halbleiterschaltung |
-
1982
- 1982-02-26 FR FR8203237A patent/FR2522432A1/fr active Granted
-
1983
- 1983-02-17 DE DE3305427A patent/DE3305427C2/de not_active Expired
- 1983-02-23 KR KR1019830000731A patent/KR910000966B1/ko not_active IP Right Cessation
- 1983-02-23 IT IT19718/83A patent/IT1170111B/it active
- 1983-02-23 GB GB08304974A patent/GB2117202B/en not_active Expired
- 1983-02-23 IE IE378/83A patent/IE54398B1/en not_active IP Right Cessation
- 1983-02-24 CA CA000422278A patent/CA1188806A/en not_active Expired
- 1983-02-24 US US06/469,536 patent/US4539659A/en not_active Expired - Fee Related
- 1983-02-26 JP JP58030240A patent/JPS58175190A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55129992A (en) | 1979-03-24 | 1980-10-08 | Mitsubishi Electric Corp | Semiconductor memory |
Non-Patent Citations (2)
| Title |
|---|
| 22nd IEEE Computer Society International Conf., San Francisco, 23.-26.Feb. 1981 (Compcon Spring 81), Digest of Techn. Papers, S. 120-124 * |
| JP-OS 55-129992 * |
Also Published As
| Publication number | Publication date |
|---|---|
| US4539659A (en) | 1985-09-03 |
| JPS58175190A (ja) | 1983-10-14 |
| IT8319718A0 (it) | 1983-02-23 |
| GB8304974D0 (en) | 1983-03-30 |
| CA1188806A (en) | 1985-06-11 |
| DE3305427C2 (de) | 1986-03-27 |
| IE54398B1 (en) | 1989-09-27 |
| GB2117202A (en) | 1983-10-05 |
| FR2522432A1 (fr) | 1983-09-02 |
| IT1170111B (it) | 1987-06-03 |
| KR840003892A (ko) | 1984-10-04 |
| FR2522432B1 (de) | 1984-04-13 |
| GB2117202B (en) | 1985-10-23 |
| KR910000966B1 (ko) | 1991-02-19 |
| IE830378L (en) | 1983-08-26 |
| JPH0315280B2 (de) | 1991-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE1817510C3 (de) | Monolithischer Halbleiterspeicher mit Speicherzellen aus Transistoren | |
| DE2256118C3 (de) | Pseudohierarchisches Speichersystem | |
| DE2505186C3 (de) | Programmierbarer Lesespeicher | |
| DE2556831A1 (de) | Matrixspeicher und verfahren zu seinem betrieb | |
| DE3305427A1 (de) | Halbleiterspeicher mit einer dynamischen entladungsschaltung | |
| DE2302137C3 (de) | Leseschaltung zum zerstörungsfreien Auslesen dynamischer Ladungs-Speicherzellen | |
| DE2460225A1 (de) | Lese-schreibschaltung fuer eine bipolare speicherzelle | |
| DE3587924T2 (de) | Schaltung zur Beschleunigung des Hoch-Tief-Überganges für TTL-Gatter. | |
| DE2855866C3 (de) | Verfahren und Schaltungsanordnung zum Betreiben eines integrierten Halbleiterspeichers | |
| DE3447723A1 (de) | Integrierte halbleiterschaltung | |
| EP0021143B1 (de) | Verfahren und Schaltungsanordnung zur Selektion und Entladung von Bitleitungskapazitäten für einen hochintegrierten Halbleiterspeicher | |
| DE3501274A1 (de) | Schalter | |
| EP0078335A1 (de) | Verfahren zum Lesen eines Halbleiterspeichers | |
| DE3587283T2 (de) | Leistungsabführanordnung einer Speicherzelle. | |
| DE2223245C3 (de) | Informationsspeicher | |
| DE2457551C3 (de) | Josephson-Schaltkreis mit symmetrisierter Übertragungsleitung | |
| DE1291784B (de) | Schaltung zur Durchfuehrung logischer Funktionen zur Erzielung hoher Schaltgeschwindigkeiten und einer geringen Verlustleistung | |
| DE2152109A1 (de) | Speicher mit Feldeffekt-Halbleiterelementen | |
| DE3853182T2 (de) | Speicherzelle mit gesättigtem schnellem Schreiben. | |
| DE2612666A1 (de) | Hochintegrierte, invertierende logische schaltung | |
| DE2430784A1 (de) | Bipolarer halbleiterspeicher | |
| DE1271178C2 (de) | Schaltungsanordnung eines asymetrischen, bistabilen, elektronischen speicherelements | |
| EP0034712B1 (de) | Integrierte digitale Halbleiterschaltung | |
| DE1499698B2 (de) | Elektronisches speicherelement und speichervorrichtung mit mehreren speicherelementen | |
| DE1955890A1 (de) | Transistor-Logikschaltung |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| D2 | Grant after examination | ||
| 8364 | No opposition during term of opposition | ||
| 8327 | Change in the person/name/address of the patent owner |
Owner name: PHILIPS ELECTRONICS N.V., EINDHOVEN, NL |
|
| 8339 | Ceased/non-payment of the annual fee |