DE2302137C3 - Leseschaltung zum zerstörungsfreien Auslesen dynamischer Ladungs-Speicherzellen - Google Patents

Leseschaltung zum zerstörungsfreien Auslesen dynamischer Ladungs-Speicherzellen

Info

Publication number
DE2302137C3
DE2302137C3 DE2302137A DE2302137A DE2302137C3 DE 2302137 C3 DE2302137 C3 DE 2302137C3 DE 2302137 A DE2302137 A DE 2302137A DE 2302137 A DE2302137 A DE 2302137A DE 2302137 C3 DE2302137 C3 DE 2302137C3
Authority
DE
Germany
Prior art keywords
read
transistor
write line
reading
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2302137A
Other languages
English (en)
Other versions
DE2302137A1 (de
DE2302137B2 (de
Inventor
Evan Ezra Hopewell Junction Davidson
Ralph David Wappingers Falls Lane
Jerry Poughkeepsie Saia
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2302137A1 publication Critical patent/DE2302137A1/de
Publication of DE2302137B2 publication Critical patent/DE2302137B2/de
Application granted granted Critical
Publication of DE2302137C3 publication Critical patent/DE2302137C3/de
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/02—Shaping pulses by amplifying

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Static Random-Access Memory (AREA)
  • Dram (AREA)

Description

Die Erfindung betrifft eine Leseschaltung zum zerstörungsfreien Auslesen dynamischer Ladungs-Speicherzellen, die über einen Selektionsschalter an eine Lese/Schreibleitung angeschlossen sind.
Es sind integrierte Halbleiter-Speicheranordnungen hoher Speicherdichte bekannt, bei denen jede Speicherzelle aus einer Kapazität besteht, diese Kapazität wird über einen Feldeffekttransistor auf- und entladen. Eine bestimmte Speicherzelle wird dadurch adressiert, daß an das Gate des Feldeffekttransistors ein Impuls angelegt wird, der den Transistor in den leitenden Zustand umschaltet Bei leitendem Feldeffekttranistor ist dann die Speicherzelle mit einer zugeordneten Lese/Schreibleitung verbunden. Die Kapazität wird aufgeladen, was einer binären Eins entspricht, indem das Potential auf der Lese/Schreibleitung gleichzeitig mit dem Anlegen des Impulses an das Gate des Feldeffekttransistors auf den erforderlichen Schreibpegel angehoben wird. Die Kapazität wird entladen, was einer binären Null entspricht, indem das Potential der
ίο Lese/Schreibleitung bei leitendem Feldeffekttransistor abgesenkt wird. Es ist festzustellen, daß die geladene Kapazität immer dann entladen wird, wenn die Speicherzelle ausgelesen wird. Es ist also erforderlich, nach Durchführung einer Leseoperation die Ladung zu erneuern, um die ursprünglich gespeicherte Information, nämlich eine binäre Eins, zu erhalten. Zusätzlich ist es notwendig, auch wenn die Speicherzelle nicht ausgelesen wird, die Ladung der Kapazität in bestimmten Zeitabschnitten zu regenerieren, um den durch Leckströme bedingten Ladungsverlust auszugleichen. Die Regeneration dieses Ladungsverlustes wird bei bekannten dynamischen Speicherzellen dadurch bewirkt, daß normale Schreibzyklen durchgeführt werden. Dies geschieht häufig mit Hilfe eines Verriegelungskreises, der bei einer Leseoperation verriegelt und die in der Speicherzelle gespeicherte Information speichert. Dieser Verrieg-slungskreis liefert dann zu einem späteren Zeitpunkt in einem speziellen, der Regenerierung dienenden Schreibzyklus an seinem Ausgang ein
jn entsprechendes Schreibsignal (DE-AS 11 38 097).
Es ist die der Erfindung zugrundeliegende Aufgabe, eine Leseschaltung mit Verriegelungskreis zum zerstörungsfreien Auslesen dynamischer Ladungs-Speicherzellen anzugeben, die automatisch im Zuge einer
J5 normalen Leseoperation die Nach- bzw. Rückladung der ausgelesenen Speicherzelle bewirkt, ohne daß sie eines höheren Aufwandes bedürfte.
Gemäß der Erfindung wird diese Aufgabe dadurch gelöst, daß zwischen Speicherzelle und Lese/Schreibleitung ein erstes, in Lesestromrichtung und parallel dazu ein zweites, in Schreib- bzw. Rückladungsstromrichtung leitfähiges Schaltelement angeordnet ist und daß an die Lese/Schreibleitung der Eingang eines rückgekoppelten Verriegelungskreises angeschlossen ist, der während einer Leseoperation bei geladener Speicherzelle infolge des über das erste Schaltelement übertragenen Lesepegels zunächst verriegelt und dann infolge des Rückkopplungseffektes das Potential auf der Lese/Schreibleitung auf den die Rückladung der Speicherzelle über das zweite Schaltelement bewirkenden Schreibpegel anhebt.
Eine vorteilhafte Schaltung besteht darin, daß die Speicherzelle aus einer Kapazität besteht, die über den Selektionsschalter in Serie zu der Parallelschaltung aus
■)■> den beiden richtungsabhängigen Schaltelementen gelegt ist.
Ein vorteilhaftes Ausführungsbeispiel besteht darin, daß die beiden Schaltelemente aus einem ersten und einem zweiten bipolaren Transistor bestehen und daß
μ die Basis des ersten und der Emitter des zweiten Transistors an den Selektionsschalter und der Emitter des ersten und die Basis des zweiten Transistors an die Lese/Schreibleitung geführt sind, während die Kollektoren beider Transistoren an eine Betriebsspannungsquel-
h"' e angeschlossen sind. Vorzugsweise besteht der Selektionsschalter aus einem Feldeffekttransistor.
Ein unaufwendiges Ausführungsbeispiel besteht darin, daß der Verriegelungskreis aus einem gesteuerten
Siliziumgleichrichter besteht. Ein Ausführungsbeispiel mit höherer Schaltgeschwindigkeit besteht darin, daß der Verriegelungskreis aus einem emittergekoppelten Stromübernahmeschalter besteht, der über eine Emitterfolgerstufe rückgekoppelt ist
Beim Aufbau von ganzen Speicheranordnungen erweist es sich als vorteilhaft, wenn mehrere Speicherzellen über eine gemeinsame Parallelschaltung zweier richtungsabhängiger Schaltelemente mit einer gemeinsamen Lese/Schreibleitung verbunden sind.
Die Erfindung wird im folgenden anhand von Ausführungsbeispielen näher erläutert Es zeigt
F i g. 1 ein Schaltbild eines einen gesteuerten Siliziumgleichrichter enthaltenden Ausführungsbeispiels,
F i g. 2 ein Ausführungsbeispiel, bei dem der gesteurter Siliziumgleichrichter durch einen Stromübernahmeschalter ersetzt ist und
Fig.3 eine erfindungsgemäße Weiterbildung des Ausführungsbeispiels gemäß Fig. 1, wobei ein Feldeffekttransistor im Rückkopplungszweig des Stromübernahmeschalters vorgesehen ist.
Zunächst sei auf das Ausführungsbeispiel gemäß F i g. 1 Bezug genommen. Die verwendete Speicherzelle 1 besteht in bekannter Weise aus einem Feldeffekttransistor 2 und einer Kapazität 3. Die Kapazität 3 liegt zwischen Masse und Drain des Transistors. Das Gate des Transistors ist mit einer Wortleitung 4 verbunden. Die Source des Transistors ist über ein Paar gegeneinander geschalteter, emitterfolgerbildender Transistoren 6 und 7 mit einer Lese/Schreibleitun«: 5 verbunden. Der Transistor 6 bildet einen richtungsabhängigen, verstärkenden Strompfad, über den die Kapazität 3 (bei leitendem Feldeffekttransistor 2) während einer Schreiboperation von der Lese/Schreibleitung 5 aufgeladen wird. Der Transistor 7 bildet einen richtungsabhängigen, verstärkenden Strompfad, über den während einer Leseoperation die auf der Kapazität 3 vorhandene (falls vorhanden) Ladung abgefühlt wird. Diese Ladung fließt von der Kapazität 3 (über den leitenden Feldeffekttransistor 2) als Lesestrom in die Basis des Transistors 7. Über den Emitter des Transistors 7 wird die verteilte Kapazität der Lese/ Schreibleitung 5 auf einen Wert, der als Lesepegel bezeichnet sei, aufgeladen, der ausreicht, den aus einem gesteuerten Siliziumgleichrichter 9 bestehenden Verriegelungskreis einzuschalten. Die Emitterfolger 6 und 7 können dabei, wie durch die zusätzlichen Speicherzellen 10 angedeutet ist, für mehrere Speicherzellen gemeinsam vorgesehen sein.
Eine Leseoperation wird dadurch eingeleitet, daß ein den zwischen Masse und Lese/Schreibleitung 5 eingeschalteten Transistor 12 in den leitenden Zustand schaltender Impuls auf den Steuereingang 11 gegeben wird. Bei leitendem Transistor 12 ist der steuerbare Gleichrichter 9 automatisch in den gesperrten Zustand zurückgeschaltet. Ein Transistor 13 wird durch ein seinem Steuereingang 14 zugeführtes Potential im gesperrten Zustand gehalten. Der Transistor 13 ist zwischen der positiven Betriebsspannung V und der Lese/Schreibleitung 5 eingeschaltet. Sobald, der Transistor 12 bei Beendigung oe;» impulses an seinem Steuereingang 11 wieder in den gesperrten Zustand zurückgeschaltet wird, wird der Feldeffekttransitor Feldeffekttransistor mit Hilfe eines Impulses auf der Wortleitung 4 in den leitenden Zustand gebracht. Dadurch kann sich die Kapazität 3 über den Basiskreis des Transistors 7 entladen. Der daraus resultierende Basisstrom bringt den Transistor 7 in den leitenden Zustand, so daß die Lese/Schreibleitung 5 aufgeladen wird. Sobald der Schwellwert des gesteuerten Gleichrichters 9 erreicht wird, schaltet dieser schnell in den leitenden Zustand um. Aufgrund der inhärenten positiven Rückkopplung springt die Spannung auf der Lese/Schreibleitung 5 auf einen höheren, dem Schreibpegel entsprechenden Wert. Der Transistor 2 wird über die Wortleitung 4 leitend gehalten, so daß nunmehr die Kapazität 3 über den leitenden Emitterfolger 6 wieder
ίο aufgeladen wird. Es wird also der Ladungsverlust der Kapazität 3 im ersten Teil der Leseoperation, in dem die Lese/Schreibleitung 5 aufgeladen und der als Verriegelungskreis verwendete Gleichrichter 9 verriegelt wird, während des abschließenden Teils derselben Leseoperation wieder ausgeglichen. Dies geschieht dadurch, daß bei leitendem Feldeffekttransistor 2 das Potential auf der Lese/Schreibleitung 5 plötzlich erhöht, dadurch der Transistor 7 gesperrt und der Transistor 6 in den leitenden Zustand gebracht wird.
Es ist darauf hinzuweisen, daß zu Beginn einer Leseoperation im Falle einer ungeladenen Kapazität 3, was einer binären Null entspricht, weder der Transistor 7 noch der Gleichrichter 9 in den leitenden Zustand gebracht werden. Das hat aber zur Folge, daß auch die Verriegelung und die anschließende Rückkopplung nicht eintritt und das Potential auf der Lese/Schreibleitung 5 nicht erhöht wird. Der Transistor 6 wird also nicht leitend und die Kapazität 3 bleibt ungeladen.
Um in die Speicherzelle 1 eine binäre Null einzuschreiben, werden der Wortleitung 4 und dem Anschluß 11 gleichzeitig entgegengesetzt gerichtete Impulse zugeführt. Die Lese/Schreibleitung 5 wird auf einen niedrigen Pegel entladen, so daß der Transistor 7 durch den von der Kapazität 3 gelieferten Entladestrom in den leitenden Zustand gebracht wird (falls die Kapazität 3 nicht schon entladen ist). Beim Einschreiben einer binären Eins wird ein Impuls nicht an Anschluß 11, sondern an Anschluß 14 angelegt. Dadurch wird die Lese/Schreibleitung 5 so aufgeladen, daß der Transistor 6 leitend wird und die Kapazität 3 über den leitenden Feldeffekttransistor 2 auflädt. Der gesteuerte Gleichrichter 9 bleibt gesperrt, wenn eine binäre Null, und wird verriegelt, wenn eine binäre Eins in die Speicherzelle eingeschrieben wird. Eine durch eine Ladung der Kapazität gekennzeichnete Information muß periodisch regeneriert werden, um den durch Leckströme bedingten Ladungsverlust auszugleichen. Diese Regenerierung kann einfach dadurch geschehen, daß eine Leseoperation durchgeführt wird. Das am Ausgang 15 des
r>o Verriegelungskreises anstehende Ausgangssignal bleibt unbeachtet, wenn zum Zwecke der Regenerierung eine Leseoperation durchgeführt wird. Bei einer echten Leseoperation liefert dieses Ausgangssigtial das Lesesignal.
Der beschriebene Verriegelungsvorgang kann wesentlich verschnellert werden, wenn anstelle des gesteuerten Gleichrichters 9 der Schaltung gemäß F i g. 1 der in F i g. 2 dargestellte, aus einem bipolaren Stromübernahmeschalter und einem Emitterfolger bestehende Verriegelungskreis verwendet wird. Der prinzipielle Ablauf einer Leseoperation ändert sich bei Verwendung dieses Verriegelungskreises nicht. Auch dieser Verriegelungskreis hat die Eigenschaft, daß nach der Verriegelung durch die einsetzende Rückkopplung
b5 das Potential auf der Lese/Schreibleitung auf den Schreibpegel angehoben wird. Der Stromübernahmeschalter besteht aus zwei Transistoren 16 und 17, deren Emitter verbunden und über eine Stromquelle 18 an
Masse gelegt sind. Der Kollektor des Transistors 16 ist direkt und der Kollektor des Transistors 17 über einen Widerstand 19 mit dem positiven Pol + V der Betriebsspannungsquelle verbunden. Die Basis des verriegelnden Transistors 20 liegt am Kollektor des Transistors 17. Der Kollektor des Transistors 20 ist direkt mit dem positiven Pol der Betriebsspannungsquelle verbunden. Der Emitter des Transistors 20 ist an den Ausgang 22 und zurück auf die Basis des Transistors 16 geführt, der mit der Lese/Schreibleitung 5 verbunden ist. Die Lese/Schreibleitung 5 liegt an einer Vielzahl dynamischer Speicherzellen, was in F i g. 1 durch die Speicherzellen 1 und 10 angedeutet ist. Der die Transistoren 16,17 und 20 aufweisende Verriegelungskreis wird durch ein Signal zurückgestellt, das an den einen Anschluß 23 eines Widerstandes 24 angelegt wird. Der andere Anschluß dieses Widerstandes liegt an der Basis des Transistors 25. Die Dioden 26 und 21 verhindern die Sättigung der zugeordneten Transistoren. Der Emitter des Transistors 25 liegt an Masse, während der Kollektor über einen Widerstand 27 an die Basis des Transistors 20 geführt ist.
Der in F i g. 2 dargestellte Verriegelungskreis wird wie der in Verbindung mit F i g. 1 beschriebene gesteuerte Gleichrichter 9 verwendet, um die Speicherzelle auszulesen und die erforderliche Regenerierung durchzuführen. Ist in der an die Lese/Schreibleitung 5 angeschlossenen, adressierten Speicherzelle (nicht dargestellt) eine binäre Null gespeichert, so liegt die an der Basis des Transistors 16 vorhandene Spannung unter der Bezugsspannung Vref an der Basis des Transistors 17. Das bedeutet, daß der Transistor 16 gesperrt und Transistor 17 leitend ist. Der leitende Transistor 17 bringt das Potential am Knoten Vl auf einen Wert ab, der gleich der Bezugsspannung Vref abzüglich des Spannungsabfalls an der leitenden Diode 21 ist. D. h., daß Transistor 20 gesperrt wird. Dies ist der rückgestellte, entriegelte Zustand des Verriegelungskreises.
Ist dagegen in der Speicherzelle eine binäre Eins gespeichert, so ist das Potential auf der Lese/Schreibleitung 5 höher als die Bezugsspannung VRef- Damit wird Transistor 16 leitend und Transistor 17 gesperrt. In diesem Fall steigt die Spannung am Knoten Vl über den Widerstand 19 exponentiell gegen die positive Betriebsspannung + V an und der den Emitterfolger bildende Transistor 20 wird in den leitenden Zustand gebracht. Bei leitendem Transistor 20 fällt infolge des Basis-Emitter-Spannungsabfalles Vbe die Spannung auf der Lese/Schreibleitung 5 auf einen Wert ab, der unterhalb des Potentials arn Knoten Vi liegt Schließlich erreicht die Spannung am Knoten Vl den Wert + V der Betriebsspannung. Das Potential der Lese/Schreibleitung 5 und die Ausgangsspannung Va am Ausgang 22 erreichen den Wert + V— Vbe- Der die Verriegelung darstellende leitende Zustand des Transistors 20 kann dadurch beendet werden, daß an Anschluß 23 ein Rückstellimpuls angelegt wird, durch den der Transistor 25 leitend wird. Auf diese Weise wird das Potential an der Basis des Transistors 20 vermindert, so
daß der Transistor gesperrt wird.
Der Widerstand 19 ist bei dem niedrigen Betriebsstrom des Transistors 17 relativ groß. Außerdem stellt der Widerstand 19 bei seiner Verwirklichung in integrierter Schaltungstechnik ein gewisses Problem
ίο dar, wenn eine hohe Speicherdichte angestrebt wird und der Widerstand in der üblichen Technologie durch einen Diffusionsschritt hergestellt wird. Aus diesem Grunde ist in Fig.3 ein weiteres Ausführungsbeispiel für einer erfindungsgemäß verwendeten Verriegelungskreis an·
ι5 gegeben, der hohe Speicherdichten bei hoher Ausbeute zuläßt. Dabei wird der Widerstand 19 durch eine mil Feldeffekttransistoren aufgebaute Lastschaltung 2f ersetzt. Der Einsatz dieser Lastschaltung anstelle de; Widerstandes 19 hat zur Folge, daß die benötigt« Halbleiter-Oberfläche um eine Größenordnung reduziert wird. Es ergibt sich folgende Wirkungsweise. Dei Transistor 29 bildet am Knoten V2 ein Potential vor + V abzüglich der Schwellenspannung des Feldeffekt transistors. Gleichzeitig mit dem Auftreten des Lesesig nals auf der Lese/Schreibleitung 5 wird der Knoten V3 auf die Spannung + V hochgepulst. Während dei übrigen Zeit, in der sich der Knoten V 3 au Massepotential befindet, wird ein Rückstellweg gebil det, über den der verriegelnde Transistor 3C sperrbar ist
ohne daß ein zusätzlicher Rückstellkreis wie bein Ausführungsbeispiel gemäß Fig.2 erforderlich wäre Wird während einer Leseoperation der Knoten V3 au das Potential -I- V hochgepulst, wo so erhöht sich übei dem leitenden Feldeffekttransistor 31 das Potential in
J5 Knoten Vl. Eine Rückkopplungskapazität 32 dien dazu, den im Knoten Vl auftretenden Spannungs sprung auf das Gate des Feldeffekttransistors 31 an Knoten V 2 zurückzukoppeln. Die Größe der Kapazitä ist so gewählt, daß etwa 80% des Spannungssprunge!
rückgekoppelt werden. Auf diese Weise wird erreiehl daß das Potential im Knoten Vl auf die Drainspannunj + V und nicht auf die um den Schwellenwer verminderte Drainspannung angehoben wird, was be Fehlen der Rückkopplungskapazität der Fall wäre. Be gleicher Verlustleistung lassen sich durch Einstelluni der Leitfähigkeit des Feldeffekttransistors 31 an Knoten Vl schnellere Übergänge erzielen, als dies be Verwendung lediglich eines Widerstandes (Ausfüh rungsbeispiel gemäß F i g. 2) der Fall ist. Die Rückkopp lungskapazität 32 kann durch die Gate Kanalkapazitä des Feldeffektransistors 31 gebildet werden. Dii Transistoren 33 und 34 und die Stromquelle 3! entsprechen in ihrer Funktion den Transistoren 16 um 17 und der Stromquelle 18 beim Ausführungsbeispie
gemäß F i g. 2. Der Ausgang 36 in F i g. 3 entspricht der Ausgang 22 in F i g. Z
Hierzu 2 Blatt Zeichnungen

Claims (7)

Patentansprüche:
1. Leseschaltung zum zerstörungsfreien Auslesen dynamischer Ladungs-Speicherzellen, die über einen Selektionsschalter an eine Lese/Schreibleitung angeschlossen sind, dadurch gekennzeichnet, daß zwischen Speicherzelle (1) und Lese/Schreibleitung (5) ein erstes, in Lesestromrichtung und parallel dazu ein zweites, in Schreib- bzw. Rückladungsstromrichtung leitfähiges Schaltelement (6, 7) angeordnet ist und daß an die Lese/Schreibleitung der Eingang eines rückgekoppelten Verriegelungskreises angeschlossen ist, der während einer Leseoperation bei geladener Speicherzelle infolge des über das erste Schaltelement übertragenen Lesepegeis zunächst verriegelt und dann infolge des Rückkopplungseffektes das Potential auf der Lese/ Schreibleitung auf den die Rückladung der Speicherzelle über das zweite Schaltelement bewirkenden Schreibpegel anhebt.
2. Leseschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Speicherzelle (1) aus einer Kapazität (CS) besteht, die über den Selektionsschalter (Q 1) in Serie zu der Parallelschaltung aus den beiden richtungsabhängigen Schaltelementen (6, 7) gelegt ist.
3. Leseschaltung nach Anspruch 2, dadurch gekennzeichnet, daß die beiden Schaltelemente (6, 7) aus einem ersten und einem zweiten bipolaren Transistor bestehen und daß die Basis des ersten und der Emitter des zweiten Transistors an den Selektionsschalter (Q 1) und der Emitter des ersten und die Basis des zweiten Transistors an die Lese/Schreibleitung (5) geführt sind, während die Kollektoren beider Transistoren an eine Betriebsspannungsquelle (+ V) angeschlossen sind.
4. Leseschaltung nach den Ansprüchen 1 bis 3, dadurch gekennzeichnet, daß der Selektionsschalter (Q 1) aus einem Feldeffekttransistor besteht.
5. Leseschaltung nach den Ansprüchen 1 bis 4, dadurch gekennzeichnet, daß der Verriegelungskreis aus einem gesteuerten Siliziumgleichrichter (9) besteht.
6. Leseschaltung nach den Ansprüchen 1 bis 4, dadurch gekennzeichnet, daß der Verriegelungskreis aus einem emittergekoppelten Stromübernahmeschalter (16,17) besteht, der über eine Emitterfolgestufe (20) rückgekoppelt ist.
7. Leseschaltung nach den Ansprüchen 1 bis 6, dadurch gekennzeichnet, daß mehrere Speicherzellen über eine gemeinsame Parallelschaltung zweier richtungsabhängiger Schaltelemente mit einer gemeinsamen Lese/Schreibleitung verbunden sind.
DE2302137A 1972-03-20 1973-01-17 Leseschaltung zum zerstörungsfreien Auslesen dynamischer Ladungs-Speicherzellen Expired DE2302137C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US23589772A 1972-03-20 1972-03-20

Publications (3)

Publication Number Publication Date
DE2302137A1 DE2302137A1 (de) 1973-10-04
DE2302137B2 DE2302137B2 (de) 1979-09-20
DE2302137C3 true DE2302137C3 (de) 1980-06-19

Family

ID=22887316

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2302137A Expired DE2302137C3 (de) 1972-03-20 1973-01-17 Leseschaltung zum zerstörungsfreien Auslesen dynamischer Ladungs-Speicherzellen

Country Status (7)

Country Link
US (1) US3745539A (de)
JP (1) JPS5345099B2 (de)
CA (1) CA981365A (de)
DE (1) DE2302137C3 (de)
FR (1) FR2176709B1 (de)
GB (1) GB1367058A (de)
IT (1) IT974718B (de)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4057789A (en) * 1974-06-19 1977-11-08 International Business Machines Corporation Reference voltage source for memory cells
US3931617A (en) * 1974-10-07 1976-01-06 Signetics Corporation Collector-up dynamic memory cell
US3983545A (en) * 1975-06-30 1976-09-28 International Business Machines Corporation Random access memory employing single ended sense latch for one device cell
JPS5728873Y2 (de) * 1978-04-06 1982-06-23
US4264832A (en) * 1979-04-12 1981-04-28 Ibm Corporation Feedback amplifier
JPH0750560B2 (ja) * 1981-05-09 1995-05-31 ヤマハ株式会社 ディジタル集積回路装置
JPH0648595B2 (ja) * 1982-08-20 1994-06-22 株式会社東芝 半導体記憶装置のセンスアンプ
EP0104657B1 (de) * 1982-09-29 1989-06-21 Hitachi, Ltd. Integrierte Halbleiterschaltungsanordnung
US4651302A (en) * 1984-11-23 1987-03-17 International Business Machines Corporation Read only memory including an isolation network connected between the array of memory cells and the output sense amplifier whereby reading speed is enhanced
JPH0785358B2 (ja) * 1984-12-17 1995-09-13 株式会社日立製作所 半導体記憶装置
JPS6217140A (ja) * 1985-07-15 1987-01-26 Sumitomo Metal Mining Co Ltd 銅硫化物精鉱からの不純物除去方法
US4677589A (en) * 1985-07-26 1987-06-30 Advanced Micro Devices, Inc. Dynamic random access memory cell having a charge amplifier
JPS6439690A (en) * 1988-06-03 1989-02-09 Nec Corp Semiconductor circuit
USPP13485P2 (en) 1999-06-01 2003-01-21 Florfis Ag Geranium plant named ‘Fisrosimo’
CN102808078B (zh) * 2012-06-18 2013-11-27 首钢总公司 球团焙烧装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3514765A (en) * 1969-05-23 1970-05-26 Shell Oil Co Sense amplifier comprising cross coupled mosfet's operating in a race mode for single device per bit mosfet memories
US3644905A (en) * 1969-11-12 1972-02-22 Gen Instrument Corp Single device storage cell for read-write memory utilizing complementary field-effect transistors

Also Published As

Publication number Publication date
JPS4914053A (de) 1974-02-07
JPS5345099B2 (de) 1978-12-04
DE2302137A1 (de) 1973-10-04
FR2176709B1 (de) 1976-05-21
IT974718B (it) 1974-07-10
US3745539A (en) 1973-07-10
GB1367058A (en) 1974-09-18
CA981365A (en) 1976-01-06
DE2302137B2 (de) 1979-09-20
FR2176709A1 (de) 1973-11-02

Similar Documents

Publication Publication Date Title
DE2302137C3 (de) Leseschaltung zum zerstörungsfreien Auslesen dynamischer Ladungs-Speicherzellen
DE1045450B (de) Verschiebespeicher mit Transistoren
DE1136371B (de) Elektronische Speicherschaltung
DE1537248C3 (de) Bistabiler Master-Slave-Multivibrator
DE2743955A1 (de) Halbleiterspeicher
DE1499843A1 (de) Speicherzelle
DE1041530B (de) Schaltungsanordnung zur Herstellung einer zweiseitig gerichteten Verbindung zur UEbertragung von Signalen oder Nachrichten zwischen zwei Stromkreisen
DE2528741C2 (de) Matrixmodul
DE1058284B (de) Magnetkernmatrix-Speicheranordnung mit mindestens einer Schaltkernmatrix
DE2031038C3 (de) Schaltungsanordnung zur Auswahl jeweils einer von 2" Adressenleitungen eines Speichersystems
DE2505245C3 (de)
DE2556833C3 (de) Verfahren und Schaltungsanordnung zum Betreiben eines Halbleiterspeichers
DE1132585B (de) Monostabiler Multivibrator
DE2246756C3 (de) Elektronischer Datenspeicher
DE2704796B2 (de) Dynamische Halbleiter-Speicherzelle
DE3144046A1 (de) Schaltkreis, dessen anwendung in einer schreibvorrichtung und diese schreibvorrichtung
DE3330559C2 (de) Ausgangsschaltung für eine integrierte Halbleiterschaltung
DE1918667A1 (de) Datenspeicher mit Dioden
DE1812542A1 (de) Koppelfeld mit in Reihe geschalteten Matrizen
DE1054750B (de) Verfahren zur Stoerwertunterdrueckung bei Magnetkernspeichern
DE2034169A1 (de) Speicherzelle fur Speicher mit wahl freiem Zugriff
EP0034712A2 (de) Integrierte digitale Halbleiterschaltung
DE1222981B (de) Einrichtung zur Steuerung mehrerer Schreib- bzw. Leseorgane eines magnetischen Speichers
DE2654460A1 (de) Schaltung zur erhoehung der schreibgeschwindigkeit fuer speicherzellen
DE1487630C3 (de) Mehrstufiges Matrix-Schaltnetzwerk für Fernmelde-, insbesondere Fernsprechvermittlungsanlagen

Legal Events

Date Code Title Description
OD Request for examination
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee