DE2132560A1 - Monolithisches,bipolares,umschaltbares statisches Schieberegister - Google Patents

Description

Dr. phil. G. B. HAGEN

Patentanwalt

8000 MÜNCHEN-SOLLN
Franz-Hals-Straße 21

Telefon796213 München, den 22. Juni 1971

ID 2895

International Business
Machines Corporation
Armonk, Έ. Y. 10504·
Y.St.A.

Monolithisches, "bipolares, umschalfbares statisches Schieberegister

Priorität: U.S.A.; 30. Juni 1970 U.S.Ser.Ho. 51 188

Die Erfindung betrifft Speichereinrichtungen, sondere mpnolithis ehe Speichereinrichtungen mit Halbleitere;Ln*· richtungen.

Mit Feldeffekttransistoren (,PBT) versehene Speioher;-einriehtungen können sehr gut monolithisch ausgeführt werden. Es hat sich jedoch gezeigt, daß man bei einigen Systemfunktip^e^i in Speiohereinrichtungen bessere Güteziffern erzielen kann, man sie anstatt mit .Feldeffekttransistoren mit bipolaren stören versieht. In bipolaren monolithischen genügen niedrigere Spannungen, so daß auch weniger Leistung versbraucht wird. Ferner wird die Zugriffszeit herabgesetzt, weil cL;L« parasitären Speicherelemente oder Kondensatoren, die zusammen »£■$ bipolaren iäinrichtungen verwendet werden, niedrigere Werte haben als jene, die bei ϋΈΙ-iäinriehtungen erforderlich sind, üiin w^ite-? rer Vorteil besteht in der Tatsache, daß die Technik der Verarbeitung von Halbleitern auf dem Gebiet der bipolaren Transistoren weiter fortgeschritten ist als auf dem Gebiet der ^tungen*

Bayerische Vereinebank Müntien 820983

Eine Aufgabe der Erfindung besteht in der Schaffung einer monolithischen Speichereinrichtung, die mit einer hohen Bestandteildichte hergestellt werden kann, so daß sie weniger !leistung verbraucht als bekannte monolithische Speichereinrichtungen.

Eine weitere Aufgabe der üirfindung besteht in der Schaffung einer Speichereinrichtung, die sich gut für die Verwendung in monolithischen {Schaltungen eignet und die leicht mit i vereinfachten logischen und Deeodierschaltungen vereinigt werden kann.

ferner besteht eine Aufgabe der Erfindung in der-Schaffung einer monolithischen öpei eher einrichtung, die wesentlich weniger .Leistung verbraucht als bekannte bipolare gleichstrombe triebe ne Speicherzellen.

Eine Aufgabe der Erfindung besteht außerdem in der Schaffung eines Schieberegisters, da3 sowohl im statischen als auch im dynamischen Zustand weniger Leistung verbraucht und nur eine minimale Anzahl von Bestandteilen enthält.

Serner besteht eine Aufgabe der Erfindung in der Schaffung einer Speichereinrichtung, die als Schieberegister ausgebildet sein und sehr gut monolithisch hergestellt werden kann, weil sie eine Ausbildung hat, durch welche die metallischen Verbindungen vereinfacht werden.

Zur lösung der vorstehend angegebenen Aufgaben schafft die Erfindung ein monolithisches Schieberegister, das zum Speichern von digitalen Informationen dient und mehrere miteinander verbundene Zellen besitzt. Jede Zelle besitzt einen ersten und einen zweiten parasitären Kondensator. Zum Speichern von digitalen Informationen werden diese Kondensatoren nur in Abhängigkeit von dem Zustand einer periodisch und nicht mit Gleichstrom arbeitenden Regenerations schaltung wahlweise geladen. Zwischen den ersten und dem zweiten Kondensator ist eine Halbleiter-Schalteinrichtung eingeschaltet, die wahlweise derart betätigbar ist, "

109892/1739

daß die Zelle im Bereitschaftszustand auf dem gewünschten digitalen Pegel gehalten wird.

Die Erfindung schafft somit eine Speicherzelle, die als monolithisches Schieberegister ausgeführt werden kann und zwei monolithische, parasitäre Kondensatoren aufweist, die wahlweise nur in Abhängigkeit von periodischen Hichtgleichspannungssignalen geladen werden. Auf diese Weise wird der digitale Zustand der Speicherzelle bestimmt. Zwischen dem ersten und dem zweiten Kondensator ist eine Halbleiter-Schalteinrichtung eingeschaltet, die auf periodische Signale anspricht und dazu dient, die Zelle im statischen Zustand zu regenerieren. Man kann auck eine Gleichstroms chaltung vorsehen, die einen Verlust von Informationen aus der Zelle im statischen Zustand verhindert. Mit Hilfe einer geeigneten Vorspannung kann man die Halbleiter-dchalteinrichtung aus der Schaltung effektiv entfernen, so daß die Zelle auch in einem dynamischen Schieberegister verwendet werden kann.

Die vorstehend angegebenen und weitere Aufgaben, Merkmale und Vorteile der Erfindung gehen aus der nachstehenden ausführlichen Beschreibung von Ausführungsbeispielen hervor, die in den beigefügten Zeichnungen dargestellt sind. In diesen zeigt

Fig. 1 schematisch eine bevorzugte Ausführungsform einer Speicherzelle, die nur mit periodischen Michtgleichspannungssignalen betrieben wird.

Mg. ljt, erläutert in einem Zeitdiagramm die Arbeitsweise der Zelle nach Sig. 1.

. 2 zeiget eine andere ausführungsform einer Speicherzelle, in der die gespeicherte Information mit Hilfe eines Grleichstromkreises aufrechterhalten wird.

. 2a erläutert in einem Zeitdiagramm die Arbeitsweise der Zelle nach i'ig. 2.

109882/1739

Fig. 3 zeigt die Speicherzellen gemäß 3?ig. 1 und 2 in einem Schieberegister, sowie die diesem zugeordnete Steuerschaltung. Dieses Schieberegister kann als statisches und als dynamisches Umlaufregister verwendet werden.

Die in fig. I gezeigte Speicherzelle wird vorzugsweise in einem monolithischen Schieberegister verwendet. Die bipolare • Speicherzelle benötigt im statischen Zustand keine Grleichstromsignale, so daß sie sehr wenig Leistung verbraucht. Infolgedessen kann sie mit sehr hoher Bestandteildichte integriert werden.

An einen Dateneingangsanschluß 10 kann ein digitales Eingangssignal angelegt werden, beispielsweise das in ü'ig* IA dargestellte Signal 12, das einer Binär-Eins entspricht. An den Anschluß 14- wird ein erstes Regeneriersignal· angelegt, das durch die RegenerierSignalimpulse 16 und 18 dargestellt ist. Mit einem ersten Speicherkondensator 28 ist ein erster Ladeweg verbunden, der aus der Leitung 20, dem Widerstand 22, der Diode 24- und der Leitung 26 besteht. Hit einem Anschluß 30 ist eine zweite iiegenerationsquelle verbunden, die durch die Impulse 32 und 34 in tfig. IA dargestellt ist und zum wahlweisen Laden eines zweiten Speicherkondensators 33 dient, der mit einem zweiten Ladeweg verbunden ist. Dieser besteht aus der Leitung 35, dem Widerstand 36 und der Diode 38. Der zweite Kondensator 33 ist zwischen einem Ausgangsanschluß 40 und einem Knoten 42 eingeschaltet.

Zum wahlweisen Laden des Kondensators 28 werden die Eingangssignale an die .Basis eines Eingangs-Schalttransistors 44 angelegt. Zum wahlweisen Laden des zweiten Kondensators 33 ist ein Schalttransistor 46 über seinen Basisanschluß mit dem Kondensator 28 und über seinen den Knoten 42 bildenden Kollektoranschluß mit dem Ausgangsanschluß 40 und dem Kondensator 33 verbunden.

Zum Regenerieren oder Aufrechterhalten der in der Zelle gespeicherten digitalen information dient eine Halbleiter-üchalteinrichtung 48, die einen Transistor 50 aufweist, dessen Kollektoranschluß mit der Leitung 26 und dessen Basisanschluß mit dem Knoten 42 verbunden ist.

109882/1739

Zum wahlweisen Schalten der Transistoren kann man an den Anschlußteil 14· wahlweise Steuerimpulssignale 52 und 54 anlegen, die zu dem Emitter des 'transistors 46 gelangen. Die Steuersignale 52 und 54 beeinflussen nicht über die Leitung 20 den übrigen Teil der Schaltung, weil infolge ihrer relativ negativen Polarität dieser Signale an der Diode 24 eine Sperrvorspannung liegt. Han kann auch an den Anschluß 30 ein Steuerimpulssignal anlegen, das bewirkt, daß an dem Emitteranschluß des Transistors 44 eine relativ negative Spannung liegt, so daß der Transistor leitet, wenn das an den Anschluß 10 angelegte Signal gegenüber dieser Emitterspannung genügend positiv ist. Schließlich kann man an einen mit dem Emitter des Transistors 50 verbundenen Anschlußteil 58 ein Steuerimpulssignal 60 anlegen, so daß der Transistor 50 leitet, wenn das an seinen Basisanschluß angelegte Signal gegenüber seinem Emitter genügend positiv ist.

Bei der Verwendung der Zelle gemäß 3?ig. 1 in einer monolithischen Anordnung besitzt diese mehrere miteinander verbundene Zellen, die auf einem einzigen Substrat angeordnet sind und ein Schieberegister bilden. In dieser Ausführungsform sind die Kondensatoren 28 und 33 keine diskreten Elemente, sondern werden sie von parasitären Kapazitäten der monolithischen Schaltung gebildet. Da diese Kapazitäten sehr klein sind, hat die Schaltung eine sehr geringe Trägheit. Nach bekannten Grundsätzen der monolithischen Schaltungstechnik wird der Kondensator 28 von der Kollektor-Substrat-Kapazität des !Transistors 44 und der Kondensator 33 von der parasitären Kollektor-üubstrat-Kapazität des Transistors 46 gebildet.

Die in Fig. 1 gezeigte Schaltung eignet sich besonders gut zur Verwendung in einer monolithischen Anordnung, weil nur sehr wenige Verbindung3leitungen vorhanden sind. Dies ist darauf zurückzuführen, daß an einen einzigen üingangsansehluß gemeinsame Punkte und Leitungen angeschlossen sind. Beispielsweise ist in einer integrierten monolithischen Schaltung über den Anschlußteil 30 beim Laden die Leitung 35 zugänglich und kann über diesen Anschlußteil ferner eine Steuerspannung an den Emitter des

109882/1739

Schalttransistors 44 angelegt werden. Dies gilt auch für den Anschluß 14, über den der Transistor 46 und die Leitung 20 zugänglich sind. Die Herabsetzung der Anzahl der Jiingangsans chlüsse und die Vereinfachung der metallischen Verbindungen sind angesichts der sehr kleinen Abmessungen, die in der modernen Technik verwendet werden_s in integrierten Schaltungen von entscheidender Bedeutung.

Zur Erläuterung der Wirkungsweise der in 3?ig. 1 gezeigten schaltung wird zunächst beschrieben, wie Informationen in die Zelle eingeschrieben werden, und dann, wie die Information im statischen Zustand der Zelle regeneriert oder aufrechterhalten wird.

im Zeitpunkt ti wird an den Eingangsanschluß 10 eine Binär-Eins angelegt. Gleichseitig wird as den Anschluß 14 ein Regenerierimptils angelegt, der den Kondensator 28 auf eine positive Spannung ¥+ auflädt, di© ^cn der /amplitude des Impulses 16 abhängig ist« Gleichzeitig liegt sm asm Emitter ans chluß des Transistors 44 ©im© Spannung "%^₅ &te so gewählt ist, daß die Basis gegenüber d©a lteitter nlßliij so starls positiv ist, daß der Transistor 44 leiten könnte, !i³ ist daher gesperrt. Im Zeitpunkt t2 wird an den !Bitter des Transistors 44 ein Steuerimpuls 56 mit einer Spannung Y= angelegt₉ so daß die Emitterspannung weiter herabgesetzt wird und die an dem Basis-Bmitter-Übergang liegende fe Vorspannung so stark positiv ist, daß der Transistor 44 leitet. Infolgedessen wird der Kondensator 28 über die leitung 26 und den Transistor 44 entladen. Die Ladung, die der Kondensator 28 jetzt besitatg soll einer Binär-Uiill entsprechen. Das heißt, daß beim Anlegen einer Binär-iiins an den Anschluß 10 in dem Kondensator 28 eine Binär-Sull gespeichert wird. Wenn in dieser Betriebsphase an den Singangsans chluß 10 eine Binär-iTull angelegt worden wäre, hätte an dem Basis-Emitter-Übergang des Transistors 44 keine genügend starke Durchlaßvorspannung zum Leitfähigmachen des Transistors auftreten können, so daß der Kondensator nicht entladen worden wäre und seine Ladung einer Binär-Eins entsprechen würde j dolio dem aa den Singangsans chluß 10 angelegten Signal eiitgegsiigesetat wäre. Der Transistor 44 steuert daher den

108882/173©

Ladungszustand des Kondensators 28, indem er die von der Regenerationsquelle über den Anschluß 14- zugeführte ladung entfernt, wenn der Transistor leitfähig wird.

Im Zeitpunkt t3 wird an den Anschluß 30 ein Regenerationssignalimpuls 32 angelegt, welcher den Kondensator 33 über die Leitung 35» den Widerstand 36 und die Diode 38 auf eine Spannung V+ auflädt. Im Zeitpunkt t4 wird an den Anschluß 14- ein Steuerimpuls 52 angelegt, der die Emitterspannung des Transistors 46 auf einen relativ negativen Wert Y- herabsetzt. Der Kondensator enthält jetzt jedoch keine oder nur eine kleine Ladung, so daß an dem Basis-Emitter-Übergang des Transistors 46 keine Durchlaßvorspannung liegt. Infolgedessen behält der Kondensator 33 seine positive ladung und liegt an dem Ausgangsanschluß 40 eine relativ hohe Spannung, die eine Binär-Eins darstellt. Infolgedessen ist durch diesen Einschreibvorgang eine Binär-Eins in der Zelle gespeichert worden. Wenn an den Eingangsanschluß 10 eine Binär-Null angelegt worden wäre, hätte der Kondensator 28 jetzt eine solche ladung, daß die Basis des Transistors 46 gegenüber dessen Emitter so stark positiv wäre, daß der Transistor 46 leiten und den Kondensator 33 entladen würde. In diesem Fall wäre in die Speicherzelle eine Binär-Hull eingeschrieben worden.

Im statischen Zustand muß die ladung des Kondensators 33 regeneriert werden, weil sonst die gespeicherte Information durch Ableitung verlorengeht. Zum Regenerieren der Information dient die Halbleiter-Schalteinrichtung 48. Im Zeitpunkt t5 wird zum laden des Kondensators 28 an den Eingangsanschluß 14 ein Regenerierimpuls 18 angelegt. Beispielsweise ist nach dem Einschreiben einer Binär-Jiiins in die Zelle der Kondensator 28 entladen, so daß er auf einen Wert Y+ geladen wird. Im Zeitpunkt t6 wird die Emitterspannung des iransistors 50 durch das Anlegen des Steuersignals 60 an den Anschluß 58 auf einen relativ negativen Wert gesenkt. In diesem Zeitpunkt liegt an dem Knoten 42 infolge der in dem Kondensator 33 gespeicherten ladung ein relativ positiver Wert, so daß auch die Basisspannung des x'ransistors 50,relativ positiv ist. Infolge des Steuersignals 60 liegt an dem

109882/1739

Basis-Emitter-Übergang des Transistors 50 eine Durchlaßvorspannung, so daß der '.Transistor 50 leitet und die in dem Kondensator 28 gespeicherte Ladung ableitet. Im Zeitpunkt t7 wird über den Anschlußteil 30 ein Hegenerierimpuls 34 angelegt, so daß der Kondensator 33 eine relativ positive Spannung erhält. Beispielsweise wird zum .Regenerieren einer Binär-Bins der durch Ableitung verursachte ladungsverlust des Kondensators 33 durch den Regenerierimpuls 34 ersetzt. Ähnlich wie beim Einschreiben hat der Transistor 46 eine relativ negative Basisspannung, weil»der Kondensator 28 entladen ist, so daß der Transistor 46 nicht leitet, wenn im Zeitpunkt t8 an den Anschluß 14 ein negativer Steuerimpuls 54 angelegt wird.

Wenn dagegen in der Zelle eine Binär-Null regeneriert werden soll, ist der Kondensator 28 auf eine relativ positive Spannung geladen, so daß beim Anlegen des Steuersignals 54 an dem Transistor 47 eine Durchlaßvorspannung liegt und die Ladung des Kondensators 33 ableiten kann. Der Ausgangsanschluß 4ü befindet sich dann wieder auf dem Binär-Null-i'egel.

Im statischen Zustand ist die in ü'ig. 1 gezeigte Schaltung besonders vorteilhaft, wenn der leistungsbedarf niedrig sein soll, weil die Zelle im statischen Speicherzustand keine G-leichspannungssignale erfordert. Man kann diese Zelle jedoch umschalten, indem man über den Anschluß 58 an den Emitter des !Transistors 50 eine solche Vorspannung anlegt, daß der Transistor 50 gesperrt bleibt. Man kann daher den Transistor 50 als Funktionselement praktisch aus der Schaltung entfernen. Bei aus der Schaltung entferntem Transistor 50 kann das mit der Zelle versehene Schieberegister als dynamisches bzw. Umlaufregister verwendet werden. Diese Arbeitsweise ist auöh in der am 11. März 1970 von Irving T. Ho eingereichten und an die Anmelderin übertragenen USA-Patentanmeldung Serial No. 18583 beschrieben.

Die in Pig. 2 gezeigte Speicherzelle ähnelt in ihrem Aufbau und ihrer Wirkungsweise der Zelle nach Fig. 1. Wenn jedoch die Zelle nach S¹Ig. 2 einen Teil eines mehrstufigen statischen Schieberegisters bildet, muß nach dem Einschreiben der Information

109882/1739

in die Zelle ständig ein Gleichspannungssignal angelegt werden, damit ein Informationsverlust verhindert wird. An einen Eingangsanschluß 80 kann ein "binäres Eingangssignal 82 angelegt werden, das beispielsweise einer Binär-Eins entspricht, tfber den Anschluß 84 und die leitung 90, den Widerstand 92 und die Diode 94 kann wahlweise ein Regenerierimpuls 86 zum Laden des Kondensators 88 angelegt werden. Ferner kann über den Anschluß 96 und die Leitung 102, den Widerstand 104 und die Diode 106 ein Regenerierimpuls zum Laden des Kondensators 100 angelegt werden. Mit dem Kondensator 100 und einem Knoten 110 ist ein Ausgangsanschluß 108 verbunden.

Ähnlich wie bei der Schaltung gemäß Fig. 1 wird an den Anschluß 84 ein Steuerimpuls 112 angelegt, so daß ein Ausgangscjchalttransistor 114 wahlweise in einen leitenden Zustand gelangt, wenn die Spannung an dem Anschluß 80 gegenüber der Spannung an dem Anschluß 96 genügend positiv ist. Zum Aufrechterhalten der in die Speicherzelle nach Fig. 2 eingeschriebenen Information ist zwischen dem Knoten 110, einem Knoten 132 und einem Anschluß eine Halbleiter-Schalteinrichtung 126 eingeschaltet, die zwei direkt überkreuz gekoppelte Transistoren 128 und 130 aufweist. An den Anschluß 134 wird beim Einschreiben ein G-leichspannungssignal V+ und im Bereitschaftszustand ein Gleichspannungssignal Y- angelegt.

Zum Einschreiben in die Speicherzelle nach Fig. 2 wird an den Eingangsanschluß 80 ein Binär-Eins-Signal 82 angelegt. Gleichzeitig wird an den Anschluß 84 ein Regeneriersignal 86 angelegt und dadurch der Kondensator 88 auf die Spannung V+ geladen. Danach wird durch das Steuersignal 116 die Spannung an dem Anschluß 96 auf V- herabgesetzt, so daß an dem Basis-Emitter-Ubergang des Transistors 120 eine Durchlaßvorspannung liegt. Der jetzt leitende Transistor 120 entlädt den iLondensator 88 auf einen Wert, der einer Binär-null entspricht. Durch Anlegen eines Signals 98 an den Anschluß 96 wird der Kondensator 100 auf einen Spannungswert V+ geladen. Wenn durch Anlegen eines Steuersignals 112 an den Anschluß 84 die Emitterspannung des Transistors 114

109882/1739

auf einen relativ negativen Wert von V- gebracht wird, ist die Basisspannung des Transistors nicht so stark positiv, daß der Transistor 114 leitet. Dies ist darauf zurückzuführen, daß an dem Knoten 132 die an dem Kondensator 88 liegende Spannung vorhanden ist und bewirkt, daß an der Basis des !Transistors 114 keine imrchlaßvorspannung liegt. Infolge von in der Technik der integrierten Schaltungen bekannten ftaßnahmen ist die an dem Knoten 132 liegende Spannung auch an der Basis des Transistors 13ü und der Basis des Transistors 114 vorhanden. Dies ist beispielsweise darauf zurückzuführen, daß die Basisbereiche der Transistoren 130 und 114 aus einem einzigen Stück bestehen. Da die an dem Knoten 132 liegende Spannung nicht zum Anlegen einer Durchlaßvorspannung des Transistors 114 genügt, wird der Kondensator 100 nicht entladen und wird in die Zelle eine Binär-Eins eingeschrieben.

Ohne zusätzliche Schaltungselemente würde jedoch durch Ableitung die Ladung des Kondensators 100 und damit auch die in der Zelle gespeicherte Information verlorengehen. Zum aufrechterhalten der in der »Speicherzelle gespeicherten information wird an den Anschluß 134 eine medrigere Spannung V- angelegt. Infolge, der in dem Kondensator 100 gespeicherten Ladung liegt an dem Knoten 110 eine positive Spannung und an dem Transistor 128 eine Durehlaßvorsparornng. In. diesem Ausführungsbeispiel wird daher in der Speicherzelle eine Binär-Eins aufrechterhalten, weil der Transistor 128 leitet,

Ähnlich führt das Anlegen einer Binär-Mull an den Eingangsanschluß 80 dazu, daß in dem Kondensator 100 eine Binär-Mull gespeichert und der Transistor 128 gesperrt wird, ifach dem Einschreiben einer Binär-Mull wird jetzt jedoch der Kondensator 88 auf eine relativ positive Spannung geladen, so daß der Transistor 130 eine so stark positive Basisspannung hat, daß er nach dem Einschreibvorgang leitfähig wird, so daß im statischen Zustand die Leitfähigkeit des Transistors 130 eine Binär-Null darstellt. In diesem Ausführraigsbeispiel muß an den Anschluß 134 ein G-leichspannungssignal angelegt werden, damit die Information in der Speicherzelle aufrechterhalten wird, wenn diese in einem Schieberegister verbandet wird, das sich im statischen Zustand befindet.

10988 2/1739

Zwar muß an dem Anschluß 13A- während des größten Teils der Zeit eine Gleichspannung aufrechterhalten werden, doch kann man im Rahmen der Erfindung den Anschluß 13A- auch mit Impulsen speisen. Bei dieser Impulsspeisung wird aber immer noch etwas mehr Leistung verbraucht als in der Speicherzelle nach Pig. I. Eine derartige Impulsspeisung einer bistabilen Zelle mit direkt überkreuz gekoppelten Elementen ist in der am 6. März 1968 eingereichten und auf die Anmelderin übertragenen USA-Patentanmeldung Serial No. 710 94-7 beschrieben.

Fig. 3 zeigt die Verwendung der Speicherzelle nach fig. I oder j?ig. 2 in einem statischen oder dynamischen Schieberegister. Beispielsweise kann man auf einem einzigen Hikrobaustein für eine integrierte Schaltung mehrere Schieberegisterreihen 150...η vor- j sehen. Das Fließen der Information in jede und aus jeder Keine und aus einem Jiindausgangskreis, der durch die ODER-Schaltung 152 dargestellt ist, wird durch geeignete Steuersignale gesteuert. Pig. zeigt ein Ausführungsbeispiel einer Anordnung, die sich gut für den Aufbau eines zwei- oder dreidimensionalen Schieberegisters in Form einer integrierten Schaltung eignet.

Beispielsweise enthält der Block 150 ein monolithisches Schieberegister 154 mit mehreren Stufen 156...m. U¹Ur jede Speicherzelle sind eigene Regenerationsquellen und Steuersignale erforderlich, die allgemein durch mehrere Steuersignale 158 dargestellt sind, die mit dem Schieberegister 154 verbunden sind. Diese Steuersignale und Regenerationsquellen wurden vorher beispielsweise ( durch die Signale 52 und 16 dargestellt.

Die mit dem Schieberegister 154 verbundene Steuer- oder Hilfsschaltung ermöglicht die Verwendung des Registers als statisches oder Umlauf register. Mit Hilfe einer Adressier- oder JJecodierleitung 160 wird die gewünschte Reihe auf einem Mikrobaustein ausgewählt; diese leitung ist mit mehreren Eingangs-UHD-Gattern 162, 164, 166 und mit einem Ausgangs-UHD-Gatter 168 verbunden.

109882/1739

Zum Einschreiben von Informationen in eine üeihe wird das UND-Gatter 166 durch über die ^dressierleitung 160 und eine üiinschreibleitung angelegte Steuersignale auf getastet. Jie Information wird an die Datenleitung angelegt. Das UND-Gatter 166 tastet über ein ODER-Gatter 172 einen Haltekreis 170 in einen Binär-j&Lns- oder Binär-Null-Zustand. Der Ausgangszustand des Haltekreises 170 wird über die leitung 174· als Eingangssignal an das UND-Gatter 162 abgegeben. Im Zusammenwirken mit einem an die Eingangs-Übertragungsleitung 176 angelegten Steuersignal und dem an die Adressierleitung 160 angelegten Steuersignal wird der am Ausgang des üaltekreises 170 vorhandene Binärzustand über das UND-Gatter 162-und eine ODER-Schaltung 178 in die erste Stufe 156 des Schieberegisters eingegeben. Auf diese weise kann man in alle Stufen des Schieberegisters einschreiben. Im statischen Zustand P läuft die Information nicht um und genügen die Regenerier- und Steuersignale 158 zum Aufrechterhalten der Information in dem Schieberegister.

Zum Ablesen von Information von der letzten Stufe des Schieberegisters wird die Adressierleitung 160 eingeschaltet und. an die Ausgangs-Übertra&ungsleitung 180 ein Steuersignal angelegt. Infolgedessen wird die in der letzten Stufe m gespeicherte Binärinformation über das UND-Gatter 182, das ODER-Gatter 172, den Haltekreis 170 und schließlich das UND-Gatter 168 an die Ausgangs-ODER-Schaltung 152 abgegeben.

Im statischen Betriebszustand hält ein Negator 184 das UND-Gatter 186 geschlossen, so daß keine Information von dem Ausgang des Schieberegisters über die Umlaufleitung 188 zu der Eingangsstufe 156 umgewälzt wird.

Mehrere Speicherzellen gemäß Pig. I können zu einem • Umlauf-Schieberegister verbunden werden, wie es bei 154 dargestellt ist. In diesem Pail ist jedoch für jede3 Steuersignal 158 eine Steuerleitung erforderlich, die zu der entsprechenden Speicherzelle führt, damit an den transistor 50 eine Sperrvorspannung gelegt v/erden kann, so daß das Register als dynamisches

109882/1739

oder Umlaufregister arbeiten kann, wie dies vorstehend anhand der Pig. 1 und der vorstehend erwähnten USA-Patentanmeldung Serial No. 18 583 "beschrieben worden ist.

Beim Umlaufbetrieb ist die Adressierleitung 160 nicht eingeschaltet, so daß das Schieberegister über das UND-Gatter 162 keinen Strom erhält, .din am Ausgang des UND-Gatters 162 vorhandener, niedriger Pegel erfährt jedoch durch den Negator 184- eine Negation, so daß das UND-Gatter 186 aufgetastet wird. Wenn daher die Binärinformation umläuft, d.h. aufgrund der Steuersignale 158 dynamisch von einer Stufe zur anderen weitergegeben wird, wird der Binärzustand der Ausgangsstufe m über die leitung 188, das UND-Gatter 186 und das ODSH-Gatter 178 in die Eingangsstufe 156 zurückgeführt. Man kann daher die Speicherzellen nach J?ig. 1 und 2 auf vorteilhafte, wirtschaftliche Weise.in einem statischen oder einem Umlauf-Schieberegister verwenden.

Die vorstehend beschriebenen und in den Zeichnungen dargestellten Ausführungsbeispiele der Erfindung können im Rahmen des Erfindungsgedankens auf die vorstehend angegebene und auf andere V/eise vom Fachmann abgeändert werden.

109882/1739 omaooL INSPECTED

Claims (15)

1. Patentansprüche:

   Speicherzelle, die zur Verwendung in einem monolithischen, statischen schieberegister geeignet ist, das zum Speichern von digitaler Information dient, gekennzeichnet durch eine Halbleiter-Auftasteinrichtung (44, 46, 48;114, 120, 126), der ein erster Kondensator (28; 88; und ein zweiter Kondensator (33; 100) zugeordnet sind, durch einen Dateneingangs ans chluß (10; 80) und einen uatenausgangsanschluS (40; 108;, die mit der Halbleiter-Auftasteinrichtung verbunden sind, durch eine mit dem ersten und zweiten Kondensator (28, 33; 88, lüO) verbundene Ladeschaltung (20, 22, 24, 26, 35, 36, 38; 90, 92, 94, 102, 104, Iü6), an die zum Laden des ersten und zweiten Kondensators (28, 33; 88, 100) je eine Regenerationsquelle (16, 18, 32, 34; 86, 98) angelegt werden kann, wobei der erste Kondensator (28; 88) geeignet ist, in Abhängigkeit von dem an den Dateneingangs ans chluß (10; 80) angelegten .Digitalpegel wahlweise von einer iiegeneraüonsquelle (16, 18; 86; geladen zu werden, der zweite Kondensator (33; 100) mit dem Aus gangs ans chluß (14) verbunden und geeignet ist, in Abhängigkeit von der in dem ersten Kondensator (28; 88) gespeicherten Ladung wahlweise von einer Hegenerationsquelle (32, 34; 98; geladen zu werden, die in dem zweiten Kondensator (33; 100) gespeicherte Ladung in Abhängigkeit von dem an den jsiingangsans chluß (10) angelegten iägitalpegel den Digital zustand der üelle anzeigt, und die Halbleiter-Auf-fcasteinrichtung ^₁44, 46, 48; 114, 120, 126; ferner eine Halbleiter-öenalteinrichtung (48; 126) aufweist, die zwischen dem ersten und dem zweiten Kondensator eingeschaltet ist und dazu dient, an dem Ausgangsanschluß (40; 108) einen Digitalpegel aufrechtzuerhalten, der von dem an dem Eingangs ans chluß (10; 80) angelegten Digital pegel abhängig ist, so daß sich die Zelle in statischen Betriebszustand befindet.

   109882/1739
2. 2. Speicherzelle nach Anspruch 1, dadurch gekennzeichnet, daß die Halbleiter-Schalteinriehtung (126) ein Halbleiter-Flipflop mit überkreuz gekoppelten Halbleitereinrichtungen (128, 130) aufweist und die in dem zweiten Kondensator (100) gespeicherte Ladung geeignet ist, das xialbleiter-j?lipflop (128, 130) in einen von zwei leitenden Zuständen zu versetzen, um an dem Aus gangs ans chluß (108) einen Digitalpegel aufrechtzuerhalten, der von der an den Eingangs ans chiuß (80) angelegten JJigitalinf ormation abhängig ist, so daß sich die üelle im statischen Betriebszustand befindet.
3. 3. Speicherzelle nach Anspruch 1, dadurch gekennzeichnet, daß die Halbleiter-üuftasteinrichtung (46, 48; 114, 126) ferner eine erste Halbleitereinrichtung (46; 114J besitzt, der ein erster Steueranschluß zugeordnet ist, der mit dem zweiten Kondensator ( (33; 100) verbunden ist, und der erste Kondensator (28; 88) in Abhängigkeit von der in dem zweiten Kondensator (33; 100) gespeicherten Ladung von der Regenerationsquelle (16, 18;. 86) periodisch und selektiv nachgeladen wird, so daß die Ladung regeneriert wird, die in dem zweiten Kondensator (33; 100) gespeichert ist und den digitalen Zustand der Zelle anzeigt, die sich daher im statischen Betriebszustand befindet.
4. 4. Schieberegister, dadurch gekennzeichnet, daß mehrere Speicherzellen nach Einspruch 2 oder 3 derart miteinander verbunden sind, daß sie je eine Stufe des Schieberegisters (154) bilden, und eine Einricntung (160-182) zum Einschreiben von digitaler Information in die .Stufen des Registers und zum Ablesen von digi- " taler Information aus den ütufen des registers (154) vorgesehen
5. 5. ochieberegister nach Anspruch 4, dadurch gekennzeichnet, daß die lialbleiter-üchalteinrichtung jeder Speicherzelle einen Sciialttransistor 150) besitzt, der mit einem 3 teuer ans chluß versehen ist, an den ein Steuersignal angelegt werden kann, um den i'ransisxor im nichtleitenden oder leitenden Zustand zu halten, und jeder Transistor (5ü) im statischen Betriebszustand des Registers (154) periodisch zwischen einem nichtleitenden und einem

   109882/1739

   leitenden Zustand umgeschaltet und im dynamischen oder UmIaufbetriebszustand des Registers (1540 dauernd in einem nichtleitenden Zustand gehalten wird.
6. 6. iSpeicherzelle, die zur Verwendung in einem monolithischen, statischen Schieberegister geeignet ist, das zum Speichern von digitaler information dient, gekennzeichnet durch eine Halbleiter-Auftasteinrichtung (44-, 46, 48; 114, 12ü, 126), der ein erster Kondensator (28; 88) und ein zweiter Kondensator (33» 100) zugeordnet sind, durch einen Dateneingangsanschluß ^. 10; 80) und einen Datenausgangsanschluß (40; 108), die mit der Halbleiter-Auftasteinrichtung verbunden sind, durch eine mit dem ersten und zweiten Kondensator (28, 33; 88, 100) verbundene liadeschaltung (20, 22, 24, 26, 35, 36, 38j 9u, 92, 94, 102, 104, Iü6j, an die zum laden des ersten und zweiten Kondensators (28, 33; 88, IuO) je eine Regenerationsquelle ^ 16, 18, 32, 34; 86, 98; angelegt werden kann, wobei der erste Kondensator (28; 88) geeignet ist, in Abhängigkeit von dem an den Dateneingangsanschluß 110; 80) angelegten Digitalpegel wahlweise von einer Regenerationsquelle ^.16, 18; 86) geladen zu werden, der zweite Kondensator (33; 100) mit dem Ausgangsanschluß (14) verbunden und geeignet ist, in Abhängigkeit von der in dem ersten Kondensator (28; 88) gespeicherten Ladung wahlweise von einer Regenerationsqueue (32, 34; 98) geladen zu werden, die in dem zweiten Kondensator (33; 100) gespeicherte Ladung in Abhängigkeit von dem an den Eingangsanschluß (10) angelegten Digitalpegel den Digitalzustand der Zelle anzeigt, und die Halbleiter-Auftasteinrichtung (46, 48; 114, 126) ferner eine erste Halbleitereinrichtung (46; 114) besitzt, der ein erster Steueranschluß zugeordnet ist, der mit dem zweiten Kondensator (33; 100) verbunden ist, und der erste Kondensator (28; 88) in Abhängigkeit von der in dem zweiten Kondensator (33; 100) gespeicherten Ladung von der Regenerationsquelle (16, 18; 86) periodisch und selektiv nachgeladen wird, so daß die Ladung regeneriert wird, die in dem zweiten Kondensator (33; 100) gespeichert ist und den digitalen Zustand der Zelle anzeigt, die sich daher im statischen Betriebszustand befindet.

   109882/1739
7. 7. Speicherzelle nach Anspruch 6, dadurch gekennzeichnet, daß der zweite Kondensator (33; 100) in Abhängigkeit von dem periodischen und wahlweisen Nachladen des ersten Kondensators (28; 88) wahlweise und periodisch nachgeladen und auf diese 'Weise die in dem zweiten Kondensator (33; 100) gespeicherte Ladung regeneriert wird, die den Digitalzustand der Zelle anzeigt, die sich daher im statischen Betriebszustand "befindet.
8. 8. Speicherzelle nach Anspruch 7, dadurch gekennzeichnet, daß die Halbleiter-Auftasteinrichtung (4-6, 4-8$ 114, 126) eine zweite und eine dritte Halbleitereinrichtung (44·, 50; 120, 13Ü) aufweist, daß die zweite Halbleitereinrichtung (44; 120) mit dem Dateneingangsanschluß (10; 80) und dem ersten Kondensator (28; 88) verbunden ist, daß die dritte Halbleitereinrichtung (50; 130) mit dem ersten Kondensator (28; 88) und dem zweiten Kondensator (.33; ΙυΟ) verbunden ist, daß je nachdem, ob an dem Dateneingangsanschluß (10; 80) Information in Form des einen oder anderen Digitalpegels angelegt wird, die zweite Halbleitereinrichtung (4-4·; 120) sich im nichtleitenden oder leitenden Zustand befindet, so daß der erste Kondensator (28; 88; selektiv geladen wird, und daß in Abhängigkeit von der in dem ersten Kondensator (28; 88) gespeicherten Ladung die dritte Halbleitereinrichtung (50; 130) in einem nichtleitenden oder leitenden Zustand sich befindet, so daß der zweite Kondensator (33; IuO) selektiv geladen wird, die in dem zweiten Kondensator (33; loO) gespeicherte Ladung den Digitalzustand der Zelle anzeigt, der von der an den Dateneingangsanschluß (lü; 8ü) angelegten Information abhängig ist, und in Abhängigkeit von dem periodischen wachlaaön des ersten Kondensators (28; 88J die dritte Halbleitereinrichtung ^5O; 130) periodisch nichtleitend ist, so daß die in dem zweiten Kondensator (33; 100) gespeicherte Ladung regeneriert wird, die den Digitalzustand der Speicherzelle anzeigt, die sich daher im statischen Betriebszustand befindet.

   109882/1739
9. 9. Speicherzelle nach Anspruch 8, dadurch gekennzeichnet, daß die zweite und dritte Halbleiter einrichtung (.44, 50; 120, 130) je einen Dteueranschluß t30, 58; 96, 134) besitzen, an jeden der Steueranschlüsse der zweiten und dritten nalbleitereinrichtung ein ihm zugeordnetes Steuersignal (.56, 60; 116, V-) angelegt werden kann, daß in Abhängigkeit von dem der zweiten Halbleitereinrichtun.^· {H-M-i 120) zugeordneten Steuersignal und in Abhängigkeit davon, ab an den Dateneingangsanschluß der eine oder andere j)igitalpegel angelegt wird, die zweite Halbleitereinrichtung 1501 130) nichtleitend oder leitend ist, so daß der erste Kondensator (28?, 88; wahlweise geladen wird, indem die dem ersten Kondenaator (2S§ 88/ von der .degenerationsquelle (16, 18; 86; zugeführte ladung entweder aufrechterhalten oder entladen wird, daß in Abhängigkeit von dem der dritten Halbleitereinrichtung ^50; 130) zugeordneten steuersignal (.60; V-) und der in dem ersten Kondensator (28; 88) gespeicherten iiadung die dritte Halbleitereinrichtung ^ 50; 130) nichtleitend oder leitend ist und dadurch der zweite Kondensator (.33; 100) wahlweise geladen wird, indem die dem zweiten Kondensator (33; 100) von der itegenerationsquelle (32, 34-; 98; zugeführte Ladung entweder aufrechterhalten oder entladen wird, daß die erste Hai "blei tereinriehtung (4-6; 114) mit dem ersten Kondensator (28; 88) verbunden ist und einen zweiten Steueranschluß (.14·; 84-; besitzt, an den ein ihr zugeordnetes steuersignal (52, 54; 112) angelegt werden kann, und daß in abhängigkeit von dem der ersten Halbleitereinrichtung (46; 114) zugeordneten Steuersignal (52, 54; 112; und der in dem zweiten Kondensator \3'ό>\ 100) gespeicherten Ladung die erste Halbleitereinrichtung (,46; 114) periodisch nichtleitend und leitend is-J;, 30 daß der erste Kondensator (28} 88) wahlweise und periodisch nachgeladen wird, indem die dem ersten Kondensator (28; 88) von der !Regenerationsquelle (.16, 18; 86} zugeführte Ladung entweder aufrechterhalten oder entladen und dadurch die in dem zweiten Kondensator (33| 100) gespeicherte Ladung regeneriert wird, die den Digitalzustand der Speicherzelle anzeigt, die sich daher im statischen Betriebszustand befindet.

   10983 2/1739

   0AD ORlGtNAL
10. 10. Speicherzelle nach Anspruch 8, dadurch gekennzeichnet, daß die zweite und dritte Halbleitereinrichtung von bipolaren Transistoren (A4-» 50; 120, 130) und der erste und der zweite Kondensator (28, 33; 88, 100) von der parasitären Basis-Kollektor-Kapazität des bipolaren Transistors der zweiten bzw. dritten iialbleitereinriehtung gebildet werden.
11. 11· Speicherzelle nach Anspruch 10, dadurch gekennzeichnet, daß die Zelle nur durch periodisches Anlegen von Nichtgleichspannungssignalen im statischen Betriebszustand gehalten wird.
12. 12. Speicherzelle nach Anspruch 11, dadurch gekennzeichnet, daß die periodischen Hichtgleichspannungssignale die von der Regenerationsquelle abgegebenen Signale (16, 18, 32, 34; 86, 98; und die der ersten, zweiten und dritten Iialbleitereinriehtung (44, 46, 48; 114, 120, 130) zugeordneten Steuersignale 54, 56, 60; 112, 116, Y-) umfassen.
13. 13· Speicherzelle nach Anspruch 12, dadurch gekennzeichnet, daß die Ladeschaltung eine mit dem ersten Kondensator (28; 88) verbundene, erste Leitung (20, 22, 24, 26; 9ü, 92, 94) aufweist, an die zum Einschreiben in die Zelle ein Signal von einer ersten rtegenerationsquelle (16, 18; 86j angelegt werden kann, um den ersten Kondensator (.28; 88) wahlweise zu laden, und an uie im statischen Bereitschaftszustand der Speicherzelle das Signal von der ersten xiegenerationsquelle (16, 18; 86) periodisch angelegt werden kann, um durch nachladen des ersten Kondensators (28; 88) die in diesem gespeicnerte Ladung zu regenerieren, und daß die Ladeschaltung ferner eine zweite Leitung O5» 36, 38; 102, 104, Iu6j aufweist, die mit dem zweiten kondensator (33; 100) verbunden ist und an die beim einschreiben in die Speicherzelle ein Signal von einer zweiten Regenerationsquelle (3^, 34; 98) angelegt werden kann, und an die, um den zweiten Kondensator (3;>; 100) selektiv zu laden, im statischen iiereicscliaftszustand der Zelle das Signal von der zweiten Regenerationsquelle (.32, 34; 98J periodisch angelegt werden kann, um durch dachl.iden des zweiten Konuensators (33; 100) die in diesem

    g zu regenerieren.

    1 09882/ 1739

    BAD ORIGINAL
14. 14. Speicherzelle nach Anspruch 13, dadurch gekennzeichnet, daß die erste Leitung (20, 22, 24·, 26; 9u, 92, 94J mit dem fcJteueranschluß zusammengeschaltet ist, welcher der zweiten Halbleitereinrichtung (,4-4-; 120) zugeordnet ist, und die zweite leitung (35, 3b, 38; 1Ü2, 104, 106; mit dem öteueranschiuß zusammengeschaltet ist, welcher der dritten Halbleitereinrichtung (50; 130) zugeordnet ist.
15. 15. Speicherzelle nach Anspruch 9, dadurch gekennzeichnet, daß der zweite Kondensator (33; 100) in Abhängigkeit von dem periodischen und wahlweisen Nachladen des ersten Kondensators (28; 88) wahlweise und periodisch nachgeladen und auf diese Weise die in dem zweiten Kondensator (33; 100) gespeicherte Ladung regeneriert wird, die den Digitalzustand der Zelle anzeigt, die sich daher im statischen Betriebszustand befindet.

    109882/1739

    Leerseite