DE1959374C3 - Einspeicherungs- und Ausspeicherungsschaltungsanordnung für eine binäre Halbleiter -Speicherzelle - Google Patents

Description

beim Anliegen eines binären Datensignals liefern,

dadurch gekennzeichnet, daß ein
eingangsscitig mit einem Schreibbefehl beaufschlagbares Schreibgatter (108) mit seinen beiden
Ausgängen an je eine Eingangsleitung (102, 104) 15

dev Bittreiberstufe (96) angeschlossen ist, daß Die Erfindung betrifft eine Einspeicherungs- unc

eine Datenschalteinrichtung (201) mit Umkehr- Ausspeicherungsschaltungsanordnung für eine binäre

stufen (114, 112) eingangsseitig für den Empfang als Flip-Flop aufgebaute Halbleiter-Speicherzelle, be

der zu speichernden Daten an eine Datenleitung welcher komplementäre, mit einer ersten und einei

(116) angeschlossen und mit einem ersten und ao zweiten Eingangsleitung versehene Bittreiberstufer

zweiten ausgangsseitigen Anschluß (204, 214) mit ausgangsseitig an ein Bitleitungspaar angeschlosser

den entsprechenden Eingangsleitungen (102, sind, die komplementäre Binärsignale beim Anlieger

104) der Bittreiberstufe (96) zur Einspeisung des eines binären Datensignals liefern, wobei die Halb

Datensignal sowie des komplementären Daten- Ieiter-Speicherzelle vorzugsweise aus Metalloxyd

signals verbunden ist, daß beim Anliegen des as SiliciumLalbleitern (nachfolgend als MOS bezeichnet'

Schreibbefehls am Schreibgatter und eines Daten- aufgebaut und in monolithisch integrierter Bauvveist

signals an der Datenleitung das Datensignal in herstellbar ist.

die Speicherzelle (25) einspeicherbar ist, daß ein Bekannte Halbleiterspeicher in MOS-Technik um

an sich bekanntes Lesegatter (118) mit einer fassen häufig zumindest eine MOS-Speicherzelle, dis

ersten an die Speicherzelle (25) angeschlossenen 30 zwei oder mehrere kreuzweise gekoppelte MOS

Leitung (103) mit einer zweiten Leitung (121) Transistoren in einer bistabilen Flip-Flop-Anordnunj

\ ν rillen isi, über welche ein Lesebefehl anlegbar umfaßt (FR-PS 1507 40¹?). Die beiden kreuzwei.i

ist, und daß das Lesegatter ausgangsseitig über gekoppelten MOS-Transistoren werden wechselweist

eine Pufferstufe (122) derart an die Datenleitung leitend, wenn die Speicherzelle von dem einen in der

(116) angeschlossen ist, daß beim Anliegen eines 35 anderen Binärzustand umgeschaltet wird. Die Spei-

Lesebefehls der binäre Signalzustand der Spei- cherzelle ist wie weitere Speicherzellen an zwei Bit

cherzelle (25) zur Datenleitung (116) übertragbar leitungen angeschlossen. Beim Schreibbetrieb sind die

ist. Speicherzellen über Bittreiberstufen mit der Daten

2. Schaltungsanordnung nach Anspruch 1, da- leitung verbunden.

durch gekennzeichnet, daß die Pufferstufe (122) 40 Es ist auch bereits bekannt, für MOS-Flip-Flopaus einem am Tor (218) ansteuerbaren MOS- Speicherzellen aus die charakteristischen elektrischen Transistor (216) besteht und eine hohe Eingangs- Eigenschaften der MOS-Transistoren zu benutzen, impedanz aufweist. um die Bitleitungen an die Dateneingangs- bzw,

3. Schaltungsanordnung nach Anspruch 1, da- -ausgangsleitungen über hohe Impedanzen anzudurch gekennzeichnet, daß die Umkehrstufen 45 schließen und dabei insbesondere den Ausgang dei (112, 114) jeweils aus einem Umkehrelement Speicherzelle über ein Lesegatter an die Datenaus- (200 bzw. 212) bestehen und zur Erzeugung des gangs- bzw. Dateneingangsleitung anzuschließen komplementären Datensignals in Serie geschaltet (»IBM Technical Disclosure«, Januar 1966, S. 1142 sind. und 1143). Auf Grund der den MOS-Transistoren

4. Schaltungsanordnung nach einem oder 50 eigenen charakteristischen Impedanzwerte ist die mehreren der Ansprüche 1 bis 3, dadurch ge- Impedanz an den Anschlußklemmen der Speicherkennzeichnet, daß das Schreibgatter (108) ein zellen verhältnismäßig hoch. Durch die gegebene erstes, zwischen den Eingang (110) für den Anschaltung des Lesegatters am Ausgang der Spei-Schreibbefehl und die eine Eingangsleitung (102) cherzelle reicht dieses jedoch nicht aus, um den Ausder Bittreiberstufe (96) geschaltetes Umkehr- 55 gang der Speicherzelle ausreichend gegenüber exterelement (190) sowie ein zweites zwischen den nen Belastungskapazitäten und über solche eingc-Eingang (110) für den Schreibbefehl und die streute Geräusche zu entkoppeln.

zweite Eingangsleitung (104) der Bittreiberstufe Durch solche externe Belastungskapazitäten und

(96) geschaltetes Umkehrelement (186) umfaßt, die eingestreuten Geräusche kann ein unbeabsichtig-

und daß das erste und zweite Umkehrelement 60 tes Umschalten der Speicherzelle sowohl über dessen

gleichzeitig den Schreibbefehl an die Bittreiber- Eingangsseite als auch dessen Ausgangsseite bewirkt

stufe (96) anlegt, um diese während der Dauer werden. Wegen dieser nicht ausreichenden Entkopp-

des Anliegens des Schreibbefehls in einen Bereit- lung kann daher das Umladen großer Belastungs-

schaftszustand zum Einspeichern eines Daten- kapazitäten erforderlich sein,

signals zu schalten. 65 Der Erfindung liegt die Aufgabe zugrunde, eine

5. Schaltungsanordnung nach Anspruch 1, da- weitere Verbesserung der Entkopplung der Speicherdurch gekennzeichnet, daß das Lesegatter (118) zelle und der dieser zugeordneten Bittreiberstufen zwei parallelgeschaltete MOS-Transistoren (220, während des Einschreibens und des Auslesens von

3 4

Informationen zu schaffen, um das unbeabsichtigte teten MOS-Transistoren der Ausgang des Lesegat-

Umschalten der Speicherzelle auf Grund kapazitiver ters ist.

Belastung über die Dateneingangs- bzw. Datenaus- Die Erfindung ist in der Zeichnung beispielsweise

gangsleitung zu verhindern. Diese A-jfgabe wird er- dargestellt Es zeigt

Rndungsgemäß dadurch gelöst, daß ein eingangssei- 5 Fig. 1 ein Blockdiagramm einer Speicherschaltig mit einem Schreibbefehl beaufschlagbares Schreib- tungsanordnung, bei dem gemäß der Erfindung eine gatter mit seinen beiden Ausgängen an je eine Fin- Lese-Schreib-Pufferschaltung Verwendung findet,
gangsleitung der Bittreiberstufe angeschlossen ist, daß F i g. 2 ein Impulsdiagramm der binären Eingangseine Datensc^alteinrichtung mit Umkehrstufen ein- daten für die Schaltungsanordnung gemäß F i g. l,sogangsseitig für den Empfang der zu speichernden io wie der von dieser gelieferten binären Ausgangsdaten, Daten an eine Datenleitung angeschlossen und mit Fig. 3 ein Blockdiägramm der Lese-Schreib-Pufeinem ersten und rweiten ausgangsseitigen Anschluß ferschaltung gemäß der Erfindung,
mit den entsprechenden Eingangsleitungen der Bit- F i g. 4 ein Schaltbild der Lese-Schieib-Pufferschaltreiberstufe zur Einspeisung des Datensignals sowie ttuyj gemäß der Erfindung.

des komplementären Datensignals verbunden ist, daß 15 Das in F i g. 1 dargestellte Blockdiagramm umfaßt

beim Anliegen des Schreibbefehls am Schreibgatter eine Adressier-, Umkehr- und Dekodierschaltung 10

und eines Datensignals an der Datenleitung das Da- mit vier Bit-Adressenleitungen 12,14,16 und 18 und

tensignal in die Speicherzelle einspeicherbar ist, daß einer Vorbereitungsleitung20. In einem gemäß Fig. 1

ein an sich bekanntes Lesegatter mit einer ersten an aufgebauten System umfaßt die Adressier-, Umkehr-

die Speicherzelle angeschlossenen Leitung mit einer «ο und Dekodierschaltung 10 sechzehn Metalloxydhalb-

zwciten Leitung versehen ist, über welche ein Lese- leiter (MOS) als Nor-Gatter zum Adressieren und

befehl anlegbar ist, und daß das Lesegatter ausgangs- Dekodieren. Jedes Gatter ist derart geschaltet, daß

seitig über eine Pufferstufe derart an die Datenleitung es vier Bits in einem Speicherfeld 24 mit sechzehn

angeschlossen ist, daß beim Anliegen eines Lese- Worten und vierundsechzig Bits ansteuert. Der Ein-

befehls der binäre Signalzustand der Speicherzelle zur »5 fachheit halber ist in F i g. 1 nur eine einzige Leitung

Datenleitung übertragbar ist. für die sechzehn ausgangsseitigen Wortauswahlleitun-

Eine nach den Merkmalen der Erfindung aufge- gen von diesen sechzehn Nor-Gattern dargestellt,

baute Einspeicherungs- und Ausspeicherungsschal- Das Speicherfeld 24 für sechzehn Worte und vier-

tungsanordnung bietet den Vorteil, daß externe Be- undsecruig Bits besitzt ausgangsseitig vier Bitleitungs-

lastungskapazitäten über die Dateneingangsleitung 30 paare 26-28, 30-32, 34-36 und 38-40, die mit den

nicht auf das Speicherelement über die Bittreiber- Eingängen von vier identischen Lese-Schreib-Puffer-

stufen einwirken können. Ferner wird auch eine schaltungen 42, 44, 46 und 48 verbunden sind. Die

bessere Entkopplung der Datenausgangsleitung im Lese- und Schreibdaten erscheinen an jeweils einer

Lesebetrieb gewährleistet. Ausgangsleitung 50, 52, 54 und 56, wie aus der nach-

Gemäß einer Ausgestaltung der Erfindung besteht 35 folgenden Beschreibung im einzelnen hervorgeht,

die Pufferstufe aus einem am Tor ansteuerbaren Die aus einem Schreibbefehl, einem Lesebefehl und

MOS-Transistor und weist eine hohe Eingangsimpe- einem Vorbereitungssignal bestehenden Daten sind in

danz auf. Durch die Zwischenschaltung der Puffer- F i g. 2 in einem Impulsdiagramm dargestellt. Für die

stufe läßt sich eine weitere Entkopplung der Aus- weitere Betrachtung wird als Voraussetzung ange-

gangsseite der Speicherzelle beim Lesebetrieb erzie- 40 nommen, daß eine negative Spannung — V eine

len, wobei gleichzeitig das ausgelesene Datensignal binäre 0 und die Spannung 0 oder Massepotential

a ' Grund der mit dem MOS-Transistor erzielbaren eine binäre 1 darstellen.

V L ι Stärkerwirkung verstärkt wird. Gemäß den F i g. 3 und 4 besteht das maßgebende Die Umkehrstufen der mit den Eingargsleitungen Speicherelement, das mit der Lese-Schre^:o-Pufferder Bittreiberstufe verbundenen Datenschalteinrich- 45 schaltung 42 verbunden ist, aus einer Speicherzelle tung bestehen jeweils aus einem Umkehrelement. Die 25, die häufig auch als Ein-Bit-Speicher bezeichnet Umkehrelemente sind zur Erzeugung des komplemen- wird, da sie nur zur Speicherung einer aus einem Bit tären Datensignals in Serie geschaltet. bestehenden Information in der Lage ist. Im Bein weiterer Ausgestaltung der Erfindung ist ferner triebszustand befindet sich die Speicherzelle 25 in vorgesehen, daß das Schreibgatter ein erstes, zwischen 5" einem von zwei fixierten Leitfähigkeitszuständen, so den Eingang für den Schreibbefehl und die eine Ein- daß die Speicherzelle entweder eine binäre 1 oder gangsieitung der Bittreiberstufe geschaltetes Umkehr- eine binäre 0 speichert. In dem in F i g. 1 angedeuteelement sowie ein zweites zwischen den Eingang für ten System sind vierundsechzig derartige Speicherden Schreibbcfehl und die zweite Eingaiigsleitung der zellen für ein Bit in vier Spalten zu sechzehn Bit pro Bittreiberstufe geschaltetes Umkehrelement umfaßt, 55 Spalte ausgerichtet. Eine Lese-Schreib-Pufferschal- und daß das erste und zweite Umkehrelement gleich- tung der zu beschreibenden Art wird von einer einzizeitig den Schreibbefehl an die Bittreiberstufe anlegt, gen Spalte aus sechzehn derartigen Speicherzellen geum diese während der Dauer des Anliegens des speist, wobei jede dieser Zellen ein Bit eines aus vier Schreibbefehls in einen Bereitschaftszustand zum Ein- BU bestehenden Wortes repräsentiert. Diese nicht speichern eines Datensignals zu schalten. 60 dargestellten sechzehn Zellen sind an ein gemein-Zur Erzielung eines besser entkoppelnden Lese- sames Bitleitungspaar, z. B. die Leitungen 26 und 28 gatters ist nach einer besonderen Ausgestaltung der gemäß Fig. 1, angeschlossen, über welche die Lese-Erfindung vorgesehen, daß das Lesegatter zwei par- Schreib-Pufferschaltung in der nachfolgend beschrieallelgeschaltete MOS-Transistoren umfaßt, von de- benen Weise gespeist wird.

nen der eine MOS-Transistor an der Eingangsleitung 65 Gemäß den F i g. 3 und 4 sind die Bitleitungen 2(

für den Lesebefehl liegt und der andere MOS-Tran- und 28 an jeweils entsprechend zugeordnete Ab

sistor mit einer Bitleitung verbunden ist, und daß der Schlußeinrichtungen 92 und 94 angeschlossen. Ge·

eemeinsame Verbindungspunkt der parallelgeschal- maß F i g. 4 bestehen diese Abschlußeinrichtunger

aus Oberflächen-Feldeffekttransistoren 95 und 99, die rung bewirken und zwischen der Spannungsversorallgemeiner auch unter dem Begriff »Metalloxyd- gung — V₀₀ an der Klemme 150 und Massepotential Halbleitervorrichtung« unter der Abkürzung MOS liegen. Eine Torvorspannung — V_G(; wirkt an dem bekannt sind. Im folgenden werden derartige Halb- Torbereich 148 des oberen MOS 142, der als Lasl leitervorrichtungen bzw. die entsprechenden Tran- 5 für den unteren MOS 144 wirksam ist. Wenn Bitaussistoren mit der Abkürzung MOS bezeichnet. Der wahldaten A an dem Torbereich 146 des MOS 144 Aufbau eines MOS, bestehend aus einem Quellbe- wirksam sind, wird dieser leitend, so daß die Ausreich, einem Senkenbereich und einem Torbereich, wahlleitung 140 die dem Einschaltpotential des MOS sowie dessen Anwendung sind allgemein bekannt. 144 entsprechende Spannung V_an annimmt, welche Wenn für die Anwendung an den Torbereich ein ent- to nahe bei dem Massepotential liegt,
sprechendes Einschakpotential angelegt wird, so be- Weitere nicht dargestellte Umkehrstufen, die wie

einflußt dieses die Leitfähigkeit in dem Kanal zwi- die Umkehrstufe aus den MOS 142 und 144 aufgesehen dem Quellbereich und dem Senkenbereich. Die baut sein können, sind mit den Torbereichen der in Fig. 4 dargestellten MOS besitzen einen Kanal MOS 126, 130, 134 und 138 als Adressier-Umkehrmit P-Leitung, dessen Majoritätsträger oder Defekt- »s stufen verbunden. An diese Umkehrstufen müssen elektroden von dem Masseanschluß zur negativen Bitauswahldaten angelegt werden, um an jedem der Spannungsversorgung -V₀₀ fließen. Beim Anlegen MOS 126, 130, 134 und 138 eine Spannung V_0n eines negativen Potentials mit entsprechender Ampli- wirksam werden zu lassen und letztere abzuschalten, tude an den Torbereich des MOS wird dieser leitend bevor die Wortleitung 90 negativ wird und damit die und führt einen entsprechenden Strom über die Ka- ao Speicherzelle 25 entweder zum Empfang von Daten nalstrecke. oder für die Abfragung vorbereitet.

Zwei aus MOS aufgebaute, im Gegentakt arbei- Die Speicher/eile 25 ist aus vier MOS 154, 156,

tende Bit-Treiber 97 und 98 bilden eine Bittreiber- 158 und 160 aufgebaut, die für ein bistabiles Umstufe 96. Sie sind über Leitungen 102 und 104 mit schaltverhalten kreuzweise miteinander gekoppelt Umkehrstufen 112 und 114 verbunden. Das Daten- »5 sind. Die an der Klemme 161 anliegende Versoreingangssignal auf der Datenleitung 116 wird der gungsspannung - V_uo liegt an dem Senkenbereich Eingangsseite der Umkehrstufe 114 zugeführt und der MOS 158 und 160, die mit einer an der Klemme nach der Umkehr in der Stufe 114 von dem aus- 159 wirksamen Vorspannung - V_üli im Torbereich gangsseitigen Anschluß 204 über die Leitung 102 derart angesteuert werden, daß die beiden MOS 158 zum Treiber 97 übertragen. Das am Anschluß 204 so und 160 als Belastungsimpedanz für die beiden MOS anliegende Signal wird ferner der Umkehrstufe 112 154 und 156 wirksam sind. Die Ausgangsschaltung zugeführt und erscheint an deren ausgangsseitigem der Speicherzelle wird von zwei MOS 162 und 164 Anschluß 214 als erneut umgekehrtes Datensignal, gebildet, die die Speicherzelle 25 mit dem Bitleitungsdas über die Leitung 104 an den Treiber 98 übertra- paar 26-28 verbinden. Die Wortleitung 90 liegt an gen wird. Die mit der Dateneingangs- und Datenaus- 35 den Torbereichen 166 und 168 der für die Ausgangsgangsleitung 116 verbundenen Umkehrstufen 112 und schaltung vorgesehenen MOS 162 und 1164. Wenn 114 werden als DatenschaIteinnchtung201 bezeichnet. alle MOS 126,130, 134, 138 und 139 der Adressier-,

Der Schreibbefehl auf der Leitung 110 wird an die Umkehr- und Dekodierschaltung 10 abgeschaltet sind, Eingangsseite des als Umkehrstufe arbeitenden befindet sich die Wortleitung 90 auf einem negativen Schreibgatters 108 angelegt, von welcher der eine 40 Potential und schaltet einen der MOS 162 oder 164 Ausgang an der Leitung 102 und der andere Aus- je nach der binären Schaltlage der Speicherzelle 25 gang an der Leitung 104 liegt. Um binäre Daten in in den leitenden Zustand.

die Speicherzelle 25 einzuschreiben, müssen diese an Die Bittreiberstufe 96 der Lese-Schreib-Puffer-

der Datenleitung 116 anliegen, während gleichzeitig schaltung 42 umfaßt die beiden kreuzweise miteinein Schreibbefehl am Eingang des Schreibgatters 108 45 ander verbundenen Gegentakt-Treiber 97 und 98. wirksam ist. Diese Treiber liegen zwischen einer als Senke wirk-

Ein Lesegatter 118 ist über die Leitung 103 mit samen Versorgungsspannung - V₀₀ und Masseder einen Bitleitung 28 verbunden, wogegen die Aus- potential. Der Treiber 97 umfaßt die MOS 170 und gangsseite des Lesegatters 118 über die Leitung 105 174. während der Treiber 98 die MOS 178 und 182 an einer ausgangsseitigen Pufferstufe 122 liegt. Der 50 enthält.

Ausgang dieser Pufferstufe 122 ist über die Leitung Die Abschlußeinrichtungen 92 and 94 für das Bit-

107 an die Datenleitung 116 angeschlossen. Durch leitungspaar 26-28 enthalten entweder Belastungv das Anlegen eines Lesebefehls an die Klemme 120 widerstände oder, wie in der Zeichnung dargestellt, wird die Speicherzelle 25 abgefragt MOS 95 und 99. Diese Abschlußeinrichtungen ver-

GemäB F i g. 4 umfaßt die Adressier-, Umkehr- a binden die Gegentakt-Treiber 97 and 98 mit einem and Dekodierschaltang If fünf parallelgeschaltete fixierten Vorspannungspotential -V₀₀. Die aus-MOS 126, 130, 134, 138 and 139, die alle zwischen gangsseitigen Anschlösse der Gegentakt-Treiber 97 der Wortlertting 90 and einem Bezagspotential bzw. and 98 sind direkt mit den entsprechenden Bitleitun-Masse liegen. Das Potential an den Dateneingangslei- gen 26 bzw. 28 verbanden.

hingen 128, 132, 136 and 140 sowie an der Vorbe- Co Die Datenemgangs- and Datenausgangsleitung 116 reitungsleitung 20 muß ungefähr das Massepotential liegt am Torbereich 202 des MOS 200 in der ersten annehmen, bevor die Spannung auf der Wortleitung Umkehrstufe 114. Die Senkenspannung des MOS 90 einen negativen Wert von - V erreicht and da- 200 tritt am Anschluß 204 auf, der direkt mit dem durch die Speicherzelle 25 leitend macht. Wenn Gatterbereich 213 des MOS 212 in der zweiten Umbinäre Daten in die Speicherzene 25 eingeschrieben 65 kehrstufe 112 verbunden ist. Die MOS 200 und 212 oder werm die Speicherzelle abgefragt werden soll, in der ersten und zweiten Umkehrstufe sind jeweils wird dies durch die Verwendung in Serie geschalteter über einen MOS 194 bzw. 206 mit der an den Klem-MOS 142 und 144 möglich, die eine Signalumkeh- men 198 und 210 wirksamen Spannung V_llU ver-

bunden, wobei die MOS 194 und 206 als Last wirksam sind. Die Torbereiche 196 und 208 der MOS 194 und 206 sind jeweils mit ihrem eigenen Senkenbereich verbunden, so daß sie als strombegrenzende Last für die MOS 200 bzw. 212 wirksam sind. Das an den Torbereich 202 des MOS 200 angelegte Dateneingangssignal wird somit umgekehrt und über die Leitung 102 dem Gegentakt-Treiber 98 zugeführt. Das am Anschluß 204 wirksame Ausgangssignal wird in dem MOS 212 erneut umgekehrt und über die Leitung 104 an den Gegentakt-Treiber 97 angelegt.

Die ausgangsseitige Pufferstufe 122 umfaßt den MOS 216, dessen Torbereich 218 mit der Leitung 105 vom Lesegatter 118 verbunden ist. Der Senkenbereich des MOS 216 ist an die Leitung 107 angeschlossen, die mit der Dateneingangs- und Datenausgangsleitung 116 in Verbindung steht.

Das Schreibgatter 108 umfaßt MOS 186 und 190, deren Torbereiche 188 und 192 gemeinsam mit der Klemme 110 verbunden sind, über welche der Schreibbefehl zugeführt wird. Die Senkenbereiche und damit die Ausgangsseite der MOS 186 und 190 liegen über die Leitung 104 bzw. 102 an den Gegentakt-Treibern 97 und 98. Das Schreibgatter 108 wird nachfolgend im Zusammenhang mit der Wirkungsweise der Lese- und Schreibschaltung näher erläutert.

Das Lesegatter 118 umfaßt zwei parallelgeschaltete MOS 220 und 224, die zwischen der ausgangssei ügen Leitung 105 und dem Bezugspotential bzw. Masse liegen. Der Torbereioh 222 des MOS 220 ist mit der Bitleitung 28 verbunden und spricht auf das an dieser Leitung anliegende Potential an, um die ausgangsseitige Spannung auf der Leitung 105 entsprechend zu steuern. Ein als Last wirkender MOS 228 liegt zwischen dem Senkenbereich des MOS 220 und der Versorgungsspannung — V₀₀, die an der Klemme 232 wirksam ist. Der Torbereich 226 des MOS 224 ist mit der Klemme 120 verbunden, über welche ein Lesebefehl 72 bzw. 74 gemäß F i g. 2 angelegt wird, wenn die Speicherzelle 25 abgefragt werden soll.

Für die Betrachtungsweise der Funktion der Lese-Schreib-Pufferschaltung wird angenommen, daß eine binäre 1 in die Speicherzelle 25 eingeschrieben werden soll, und daß die Speicherzelle 25 eine binäre 1 speichert, wenn der MOS 156 leitend und der MOS 154 nicht leitend ist. Femer soll in der Speicherzelle 25 eine binäre 0 gespeichert sein, wenn der MOS 156 nicht leitend und der MOS 154 leitend ist. Es wird ferner angenommen, daß alle MOS 126, 130, 134, 138 und 139 in den nichtleitenden Zustand ausgesteuert sind, und daß sich die Wortleitung 90 auf einem negativen Potential befindet. Wenn sich die Wortleitung90 auf dem negativen Potential -V_0n befindet, sind bei MOS 162 und 164 leitend. Deshalb soll die Vorbereitungsspanmmg 76 gemäß F i g. 2 niemals dem Datensignal, dem Schreibbefehl oder dem I^sebefehl folgen. Für diesen Fall wurden nämlich die Bitleitungspaare 26 bis 28 mit der Speicherzelle 25 während der Zeit fälschlich verbunden sein, innerhalb der die Speicherzelle abgeschaltet oder gesperrt sein soll.

Um in die Speicherzelle 25 eine binäre 1 unabhängig von dem zuvor herrschenden binären Zustand einzuschreiben, muß durch ein Differenzsignal an den Ausgängen der Gcgentakt-Treiber 97 und 98 die Bitleitung 28 auf etwa Massepotential und die Bitleitung 26 auf ein negatives Potential gebracht werden. Ferner ist zum Einschreiben einer binären 1 in die Speicherzelle 25 erforderlich, daß gleichzeitig ein Datensignal 60 für das Schreiben der binären 1, ein Schreibbefehl 66 und ein Vorbereitungssignal 78 an die Adressier-, Umkehr- und Dekodierschaltung 10 angelegt wird. Für die weitere Beschreibung wird zunächst das Datensignal 60 zum Schreiben einer binären 1 und dessen Wirkung auf die Lese-Schrei b-Pufferschaltung 42 betrachtet. Anschließend wird die Wirkungsweise des Schreibbefehls 66 betrachtet, wobei angenommen wird, daß das Vorbereitungssignal 78 anliegt und sich die Wortleitung 90 auf einem negativen Potential befindet.

Wenn das Datensignal 60 für das Schreiben einer binären 1 an den Torbereich 202 des MOS 200 angelegt wird, schaltet der MOS 200 ab, so daß sich am Anschluß 204 ein negatives Potential ausbildet, das den MOS 212 einschaltet. Auf diese Weise erscheinen am Anschluß 204 und 214 der beiden Umkehrstufen 114 und 112 komplementäre Signale, von denen das eine negativ und das andere positiv verläuft. Das negativ verlaufende Signal am Anschluß 204 wird über die Leitung 102 an die Torbereiche 172 und 184 der MOS 170 und 182 angelegt. Dieses negative Signal steuert die beiden MOS 170 und 182 in den leitenden Zustand, wodurch die Bitleitung 28 in etwa auf Massepotential und die Bitleitung 26 in etwa auf das Potential der Senkenspannung — V_nD des MOS 170 gebracht wird. Damit sind die vorausgehend beschriebenen Bedingungen für die Bitleitungspaare 26 bis 28 gegeben, um in die Speicherzelle 25 eine binäre 1 einzuspeichern.

Wenn der MOS 212 leitend ist, werden die MOS 178 und 174 der Gegentakt-Treiber 98 und 97 in den nichtleitenden Zustand vorgespannt, so daß die MOS 182 und 170 einerseits und die MOS 178 und 174 andererseits wechselweise leitend sind.

Da das positiv verlaufende Signal des Schreibbefehls 66 zu diesem Augenblick an dem Torbereich 188 und 192 der beiden MOS 186 und 190 des Schreibgatters 108 anliegt, werden diese MOS abgeschaltet und haben keinen Einfluß auf das auf den Leitungen 104 und 102 wirksame Potential. Zu allen anderen Zeiten, wenn das an den Torbereichen 188 und 192 wirksame Signal einen negativen Spannungswert — V aufweist, befinden sich die beiden MOS 186 und 190 des Schreibgatters 108 im leitenden Zustand. Damit werden alle Torbereiche 172, 176, 18t und 184 der MOS 170, 174, 178 und 182 auf etw; Massepotential vorgespannt, so daß alle diese MOS in der Bittreiberstufe 96 abgeschaltei sind. Wenn so mit kein Schreibbefehl an der Klemme 110 wirksan ist, leiten die MOS 188 und 192 des Schreibgatter 108 und verhindern, daß das Bitleitungspaar 26-2! von der Bittreiberstufe 96 beeinflußt wird.

Wenn in die Speicherzelle 25 eine binäre 0 einge schrieben werden soll, dann wird ein positiv vei laufendes Signal 68 als Schreibbefehl an die Klemm 110 des Schreibgatters 108 angelegt, wogegen di Datenlcitung 116 auf einer negativen Spannung fes geha'ten wird. Unter diesen Bedingungen leitet d« MOS 200. während der MOS 212 nicht leitend is Das Potential an den Anschlüssen 204 und 214 dt Umkehrstufen 114 und 112 steuert daher den MO 174 in den leitenden und den MOS 182 in den nich leitenden Zustand, wodurch die zuvor beschrieben« Potentialverhältnisse auf dem Bitleitungspaar 26-i

509 631Ί

ίο

umgekehrt werden. Damit wird die Bitleitung 28 über den MOS 178 an die negative Senkenspannung — V₁₁₀ angelegt. Das nunmehr auf den Bitleitungen 26 und 28 herrschende Potential veranlaßt eine Änderung des Leitfähigkeitszustandes der Speicherzelle 25 und schaltet den MOS 156 ab, wogegen der MOS 154 eingeschaltet wird, wenn zuvor in der Speicherzelle 25 eine binäre 1 gespeichert war. Der MOS 154 wird durch das negativ verlaufende Potential, das über den MOS 164 an den Torbereich des MOS 154 angelegt wird, eingeschaltet.

Wenn der binäre Schaltzustand der Speicherzelle 25 abgetastet, d. h. deren Speicherinhalt abgefragt werden soll, ist es erforderlich, daß gleichzeitig das Signal 72 für den Lesebefehl und das Vorbereitungssignal 80 (F i g. 2) angelegt werden. Für die weitere Betrachtung wird angenommen, daß in der Speicherzelle 25 eine binäre 1 gespeichert ist, und daß auf der Datenleitung 116 eine entsprechende Anzeige als Datenausgangssignal erscheinen soll.

Für den Fall, daß eine binäre 1 in der Speicherzelle 25 gespeichert ist, befindet sich einerseits die Bitleitung 28 etwa auf Massepotential und der MOS 220 des Lesegatters 118 im nichtleitenden Zustand. Bevor das den Lesebefehl darstellende Signal 72 an den Torbereich 226 des MOS 224 angelegt wird, befindet sich dieser auf Grund einer am Torbereich wirkenden negativen Spannung im leitenden Zustand. Der Torbereich 218 des MOS 216 der Pufferstufe 122 liegt daher ebenfalls auf ungefähr Massepotential, so daß dieser nicht leitend ist. Wenn jedoch das dem Lesebefehl entsprechende Signal 72 an den Torbereich 226 des MOS 224 angelegt wird, schaltet dieser ab, so daß sich die Spannung am Torbereich 218 des MOS 216 gegen die negative Versorgungsspannung — Vpp verschiebt, die an dem als Last wirksame MOS 228 anliegt. Damit wird der MOS 216 leitend und hebt die Datenleitung 116 auf Massepotential an, d. h. erzeugt den in F i g. 2 dargestellten Impuls 62, der eine ausgelesene binäre 1 auf der Datenausgangsleitung kennzeichnet.

Wenn sich die Speicherzelle 25 im Zustand einer binären 0 befindet und somit an der Bitleitung 26 etwa Massepotential und an der Bitleitung etwa die Spannung — V liegt, dann wird der MOS 220 in den leitenden Zustand geschaltet, während der Befehlsimpuls 74 zum Lesen einer binären 0 an den MOS 224 angelegt wird. Unter diesen Bedingungen bleibt der MOS 216 in der Pufferstufe 122 im abge-

S schalteten Zustand, so daß das Niveau der Spannung — V auf der Datenleitung 116 unverändert bleibt. Die vorausstehend beschriebene, eine Ausführungsform der Erfindung darstellende Schaltung kann auch die Veränderung erfahren, daß die als Last wirksamen

ίο MOS, wie die MOS 194 und 206, durch Widerstände ersetzt werden.

Zusammenfassend ist hervorzuheben, daß die vorliegende Erfindung auf ein aus Metalloxydhalbleitern (MOS) aufgebautes Speichersystem gerichtet ist, das Gegentakt-Treiber umfaßt, die jeweils zwischen Bitleitungspaare und zwischen eine Dateneingangsbzw. Datenausgangsleitung geschaltet sind. Diese Bitleitungspaare sind mit einer Speicherzelle verbunden, die als bistabiler Flip-Flop aus MOS aufgebaut ist.

ao Die Gegeniakt-Treiber sind ferner über Lese- und Schreibgatter ansteuerbar, so daß die Gegentakt-Treiber auf entspiechende Befehlssignale ansprechen und den Leitfähigkeitszustand der Speicherzelle steuern. Das Einspeisen einer binären Größe in die

as Speicherzelle wird durch das Anlegen eines Dateneingangssignals über die Umkehrstufen an die Gegentakt-Treiber während des gleichzeitigen Anlegens des Schreibbefehls an das Schreibgatter bewirkt. Das Schreibgatter ist zwischen die eine Eingangsleitung der Bittreiberstufe und die Dateneingangs- sowie Datenausgangsleitung geschaltet. Eine binäre Anzeige des Leitfähigkeitszustands der Speicherzelle erscheint an der Dateneingangs- bzw. Datenausgangsleitung, wenn die Speicherzelle durch das Anlegen eines Lesebefehls an das I esegatter abgefragt wird. Sowohl das Lesegatter als auch die Gegentakt-Treiber entkoppeln die Bitleitungen und die Speicherzelle von der Dateneingangs- bzw. Datenausgangsleitung. Daher können sowohl von außen wirksame und an der Dateneingangs- bzw. Datenausgangsleitung in Erscheinung tretende große kapazitive Belastungen oder ein einwirkendes Störgeräusch nicht auf den Bitleitungen wirksam werden, da diese nur über hohe Impedanzen mit der Dateneingangs- bzw. Datenausgangsleitung in Verbindung stehen.

Hierzu 2 Blatt Zeichnungen

Claims (1)

224) umfaßt, von denen der eine MOS-Transisto Patentansprüche: (224) an der Eingangslsirung (121) für den Lese befehl liegt und der andere MOS-Transistor (220

1. Einspeicherungs- und Ausspeicherungs- mit einer Bitleitung (28) verbunden ist, und dal schaltungsanordnung für eine binäre, als Flip- 5 der gemeinsame Verbindungspunkt der parallel

Flop aufgebaute Halbleiter-Speicherzelle, bei wel- geschalteten MOS-Transistoren der Ausgang de

eher komplementäre, mit einer ersten und einer Lesegatters ist.
zweiten Eingangsleitung versehene Bittreiberstufen ausgangsseitig an ein Bitleitungspaar angeschlossen sind, die komplementäre Binärsignale io