DE1474388B2

DE1474388B2 - Schieberegisterspeicherstufe mit feldeffekttransistoren

Info

Publication number: DE1474388B2
Application number: DE1965J0029160
Authority: DE
Inventors: Arnold Stanley Yorktown Heights; Ruoff Carl Edward Vestal; N.Y. Farber (V.St.A.)
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1964-10-13
Filing date: 1965-10-12
Publication date: 1977-10-20
Also published as: CH442427A; GB1122411A; SE329041B; NL6512729A; DE1474388C3; DE1474388A1; NL145086B; US3461312A

Description

Die Erfindung betrifft eine Schieberegisterspeicherstufe mit Feldeffekttransistoren für binär codierte Daten.

Hierzu dienen bisher bistabile Kippstufen, die aus aktiven und passiven Schaltelementen aufgebaut sind und z. B. nach Art eines bistabilen Multivibrators zusammengeschaltet sein können. Die Tendenz in der Herstellung von Schaltungseinheiten geht nun mehr und mehr dahin, im Zuge einer Mikrominiaturisierung kompakte Baugruppen bereitzustellen, die bei geringerer Leistungsaufnahme eine größere Packungsdichte erlauben. Hierbei ist es von besonderem Vorteil, wenn eine solche Baugruppe lediglich aus aktiven Schaltelementen besteht, da dann die Verlustleistung, die in Form von Wärme abgestrahlt wird, auf ein Minimum beschränkt wird. Bei der üblichen Anwendung von einer Vielzahl von solchen Speicherelementen in einer modernen Rechenanlage ist die Auswirkung der sich so vervielfältigenden Verlustleistung äußerst störend. Es ist daher bereits eine bistabile Kippschaltung vorgeschlagen worden, die lediglich aus aktiven Schaltelementen besteht, und zwar aus Feldeffekttransistoren (siehe Digest of Technical Papers for the Solid State Circuits Conferenze, Februar 1963, Seite 33, F i g. 8).

Abgesehen davon, daß die bekannte Schaltung die bei bistabilen Multivibratoren auftretenden und bei den heutzutage mehr und mehr angestrebten kurzen Impulszeiten verhältnismäßig langen Umschaltzeiten aufweist, ist die eigentliche Schaltung auch relativ aufwendig und kompliziert

Zur Vermeidung der obengenannten Nachteile besteht die Aufgabe der Erfindung darin, eine Schieberegisterspeicherstufe mit Feldeffekttransistoren zu schaffen, die nicht als bistabile Kippschaltung aufgebaut ist, bei gegenüber bisher geringerem Aufwand und möglichst einfachem Schaltungsaufbau, so daß eine Massenherstellung rationell durchgeführt werden kann.

Bei einer Schieberegisterspeicherstufe mit Feldeffekttransistoren wird demnach die Aufgabe gelöst durch einen ersten Daten-Feldeffekttransistor, dessen Gatekapazität sowohl über den Kanal eines durch Ladesynchronisierimpulse gesteuerten Lade-Feldeffekttransistor an einen Ladepfad als auch über einen durch Entladesynchronisierimpulse gesteuerten Puffer-Feldeffekttransistor an einen Entladepfad anschließbar ist, dessen Kanal in Serie zu einem Kanal eines durch Datenimpulse gesteuerten zweiten Daten-Feldeffekt- ; transistors liegt, der mit dem Lade-Feldeffekttransistor und dem Puffer-Feldeffekttransistor die erste Halbstufe einer Schieberegisterstufe bildet, wobei der erste Daten-Feldeffekttransistor gleichzeitig den zweiten Daten-Feldeffekttransistor der zweiten Halbstufe dieser Schieberegisterstufe darstellt.

Der jeweilige Schaltzustand läßt sich dann unter entsprechender Steuerung einer mit dem Daten-Feldeffekttransistor in Verbindung stehenden Schaltvorrichtung abfragen.

Da bei der Schieberegisterspeicherstufe gemäß der Erfindung einmal gegenüber dem obengenannten bekannten Stand der Technik eine geringere Anzahl von Bauelementen erforderlich ist und zum anderen der Ladezustand der jeweiligen Gatekapazität für den entsprechenden Speicherzustand maßgeblich ist, ergibt sich in vorteilhafter Weise ein äußerst geringer Leistungsbedarf, so daß die Schaltung gemäß der Erfindung vorzüglich zur Verwendung als Grundbaustein in einer Rechenanlage Verwendung finden kann.

Außerdem ergibt sich noch der Vorteil, daß bei monolithisch integrierter Bauweise die erfindungsgemäße Schaltungsanordnung eine äußerst einfache Struktur zuläßt, da sich überkreuzende Leitungszüge ohne weiteres vermeiden lassen und so das Vorsehen von Leitungszügen in mehreren Ebenen erspart werden kann.

Vorteilhafte Weiterbildungen und Ausgestaltungen der Erfindung lassen sich den Unteransprüchen entnehmen.

Es sind zwar bereits Schieberegister bekanntgeworden, bei denen die Stufen aus Kondensatoren bestehen, jedoch besteht auch hier der Nachteil, daß sowohl aktive als auch passive Bauelemente verwendet werden müssen. Die Art dieser Bauelemente läßt dabei ohne weiteres nicht die integrierte Schaltungstechnik zu ihrer Herstellung zu, und außerdem ist ebenfalls bedingt durch den Schaltungsaufbau der zum Betrieb erforderliche Leistungsbedarf relativ hoch, so daß eine Anwendung in vielfacher Ausfertigung ohne zusätzlichen

Aufwand nicht durchführbar ist

Weitere Einzelheiten der Erfindung ergeben sich aus der nachfolgenden Beschreibung, die anhand von Ausführungsbeispielen mit Hilfe der Zeichnungen die Erfindung näher erläutert Es zeigt

Fig. I ein Prinzipschaltbild der erfindungsgemäßen Schieberegisterspeicherstufe,

F i g. 2 ein erstes Ausführungsbeispiel eines Schieberegisters, das sich aus erfindungsgemäßen Schieberegisterspeicherstufen zusammensetzt,

Fig.3 Ipulsdiagramme zur Erläuterung der Wirkungsweise der erfindungsgemäßen Schieberegisterspeicherstufe,

Fig.4 ein zweites Ausführungsbeispiel für ein Schieberegister, in dem erfindungsgemäße Schieberegisterspeicherstufen verwendet werden.

Die Schieberegisterspeicherstufe gemäß der Erfindung besteht ganz allgemein aus einer Schaltung zum Speichern elektrischer Signale, die drei kaskadenförmig in Serie geschaltete Feldeffekttransistoren aufweist. Ein vierter Feldeffekttransistor ist mit seinem Gate direkt an die Verbindungsstelle D zwischen dem zweiten und dem dritten Feldeffekttransistor angeschlossen. Durch eine weiterhin vorgesehene Schaltvorrichtung kann der vierte Feldeffekttransistor wahlweise an eine geeignete Vorspannungsquelle angeschlossen werden, um seinen Leitfähigkeitszustand feststellen zu können. Ein erster Taktimpulsgeber läßt den dritten Feldeffekttransistor periodisch leitend werden, und darauf wird jeweils ein Datensignal dem Gate des ersten Feldeffekttransistors zugeführt. Ein zweiter Taktimpulsgeber gibt einen mit dem Impuls des ersten Taktimpulsgebers nicht koinzidierenden Impuls ab, so daß der zweite Feldeffekttransistor gleichzeitig mit Anlegen des Datensignals an das Gate des ersten Feldeffekttransistors in den Leitfähigkeitszustand gebracht wird.

Bei der erfindungsgemäßen Schieberegisterspeicherstufe wird die Kapazität am Verbindungspunkt D zum Speichern eines Signals während eines längeren Zeitabschnittes ausgenutzt. Diese Kapazität ergibt sich in erster Linie aus der Kapazität zwischen Gate und Source des vierten Feldeffekttransistors. Der dritte Feldeffekttransistor wird unter Steuerung eines Taktimpulses wirksam, um die Speicherschaltung in den Anfangszustand zu versetzen, d. h, eine erste elektrische Ladung aus der Vorspannungsquelle der Schaltung wird gespeichert während der erste Feldeffekttransistor zur Dateneingabe dient und je nach dem Zustand des Eingangsdatensignals in den Leitfähigkeitszustand bzw. nichtleitenden Zustand gebracht wird. Der zweite Feldeffekttransistor wirkt im Ansprechen auf den zweiten Taktimpuls im wesentlichen als Abtast- und Trennschalter, der es ermöglicht, daß das unter Wirkung der Kapazität zwischen Gate und Source des vierten Feldeffekttransistors gespeicherte Signal zur Erde abgeleitet werden kann, falls ein Datensignal den ersten Feldeffekttransistor leitend gemacht hat Der zweite Feldeffekttransistor könnte dann natürlich fortfallen, falls es nicht erforderlich wäre, das im vierten Feldeffekttransistor gespeicherte Signal unbeeinflußt zu lassen. In dem in F i g. 2 gezeigten, als Schieberegister ausgebildeten Ausführungsbeispiel wird der zweite Feldeffekttransistor deshalb benötigt damit Schiebeoperationen durchgeführt werden können, wie es nachstehend im einzelnen noch beschrieben wird.

Der Feldeffekttransistor selbst und seine Herstellung fallen nicht in den Rahmen der Erfindung, da hierüber bereits zahlreiche Veröffentlichungenn vorliegen. Siehe hier z. B. Digest of Technical Papers for the Solid State Circuits Conference, Februar 1963, »Nanowatt Logic Using Field-Effect Metal-Oxide Semiconductor Triodes« von Wanlas und Sah, Seiten 32 und 33. Allgemein kann gesagt werden, daß Source, Gate und Drain des Feldeffekttransistors in der Wirkungsweise der Emitterelektrode, der Basiselektrode und der Kollektorelektrode eines normalen Transistors entsprechen. Das Hauptmerkmal des Feldeffekttransistors, welches zum Aufbau von Speicherschaltungen ohne Anwendung sekundärer Speichereinrichtungen anregt ist die Kapazität zwischen Gate und Source, die einen Durchschnittswert von ca. 3 pF einnimmt. Aufgrund dieser Tatsache in Verbindung mit der Möglichkeit, den Feldeffekttransistor in Planartechnik zu erstellen, also als Massenfabrikat bzw. als Bestandteil integrierter Schaltungen, sind vorliegende, solche Transistoren verwendende Schaltungen ganz besonders vorteilhaft.

Zum Aufbau der erfindungsgemäßen Schieberegisterspeicherstufe ist kein passives Schaltelement, wie z. B. Widerstand, Kondensator, Induktionsspule usw. erforderlich, sondern es sind lediglich Feldeffekttransistoren allein als aktive Schaltelemente und direkte Verbindungsleitungen zwischen Elektroden und Betriebsstromquellen nötig. Die Schieberegisterspeicherstufe gemäß der Erfindung kann natürlich in einer Anzahl verschiedener Anwendungen benutzt werden, die zur Speicherung binärer Signalinformation dienen soll.

Sie eignet sich aber ganz besonders zur Verwendung in der in F i g. 2 dargestellten Schieberegisteranordnung. Ein solches Schieberegister besteht aus mehreren Schieberegisterspeicherstufen. Jede Kaskade aus drei in Serie geschalteten Feldeffekttransistoren bildet dabei eine halbe Stufe des Schieberegisters. In diesem Ausführungsbeispiel stellt aber der in der obenerwähnten Schieberegisterspeicherstufe beschriebene vierte Feldeffekttransistor gleichzeitig den ersten Feldeffekttransistor der nachfolgenden halben Stufe bzw. Kaskade dar. Der ersten Kaskade wird demnach ein Datensignal aus einer externen Signalquelle zugeführt, während alle nachfolgenden Kaskaden ihr jeweiliges Eingangssignal vom Verbindungspunkt zwischen dem zweiten und dem dritien Feldeffekttransistor der jeweils vorhergehenden Kaskade erhalten.

Alle Kaskaden des Schieberegisters gemäß Fig.2 sind paarweise angeordnet, wobei ein Paar jeweils aus einer geradzahlig und einer ungeradzahlig bezifferten Kaskade besteht. Für jede Bitstelle sind also zwei Kaskaden vorgesehen, eine gerad- und eine ungeradzahlige. Wie noch im einzelnen erläutert wird, erhalten die ungeradzahligen Kaskaden jeweils einen Rückstell- und Abtastimpuls aus einem ersten Taktgeber, während allen geradzahligen Kaskaden ein Rückstell- und Abtastimpuls aus einem zweiten Taktgeber zugeführt wird. Eine Stufe des Schieberegisters dient hierbei zur Speicherung oder zur Bildung einer einzelnen Registerbitstelle und besteht aus zwei als Halbstufen wirksamen Kaskaden, denen jeweils besondere und unterschiedliche Taktimpulse zugeführt werden.

Das Schieberegister weist, wie sich aus der Darstellung in F i g. 2 ergibt, keine passiven Schaltelemente und nur ein Minimum an aktiven Schaltelementen zum Aufbau einer vollständigen Schieberegisterspeicherstufe auf. Demgegenüber benötigen bekannte Schieberegisterspeicherstufen zur Durchführung derselben logischen Funktionen wie im vorliegenden Fall bis zu sechzehn Transistoren. Daraus folgt, daß für den Aufbau eines Schieberegisters gemäß der vorteilhaften Weiter-

bildung der Erfindung bei einer extrem großen Speicherkapazität der Raumbedarf gegenüber bisher wesentlich verringert wird. Gleichzeitig wird damit der Leistungsbedarf herabgesetzt Dies letztere trifft insbesondere angesichts der Tatsache zu, daß in einer Schieberegisterspeicherstufe jeweils nur soviel Gleichstrom fließt, wie für das Auf- und Entladen der Kapazität zwischen Gate und Source des Speicher-Feldeffekttransistors benötigt wird.

Vielleicht noch wichtiger ist aber die Tatsache, daß der Feldeffekttransistor im wesentlichen eine Planarvorrichtung ist, die sich in idealer Weise sowohl für die Miniaturisierung als auch für die Massenherstellung eignet, worunter natürlich in gewisser Weise auch die integrierte Schaltungstechnologie fällt, bei der eine große Anzahl von Vorrichtungen in einem einzigen Arbeitsgang hergestellt werden kann. Obwohl Einzelheiten betreffend die Herstellung eines Feldeffekttransistors nicht zur Erfindung gehören, sei dennoch darauf hingewiesen, daß ein vollständiges, aus Schieberegisterspeicherstufen gemäß der Erfindung aufgebautes Schieberegister auf einem einzigen Substrat sowohl mittels verschiedener Markierungs- und Dotierungsarbeitsgänge als auch durch Aufbringen von Isolierschichten und Bandleitungen hergestellt werden kann.

Die erfindungsgemäße Schieberegisterspeicherstufe ist nicht nur bei Schieberegistern verwendbar, sondern ist auch mit Erfolg bereits als Ersatz für viel umfangreichere und aufwendige magnetostriktive Verzögerungsleitungen zur Kurzzeitspeicherung eingesetzt worden. Die mit einer solchen Vorrichtung zu erzielende Verzögerung ist sehr groß, da, wie gesagt, jede Stufe eine Ladung während eines längeren Zeitabschnitts speichern kann. Für die Praxis ist dabei zu beachten, daß die Begrenzung im Betrag der Bitverzögerung zwischen einzelnen Schaltschritten hauptsächlich durch die Signalfrequenz oder die Abtastfrequenz bedingt ist, was bedeutet, daß die Bits im Schieberegister schrittweise weitergeschaltet werden müssen, damit neue Bits richtig zugeführt und entsprechend eingegeben werden können.

Die ersten beiden Feldeffekttransistoren jeder Kaskade bilden gewissermaßen ein UND-Glied und können aus einem Block bestehen, der eine geteilte Steuerelektrode besitzt wie es z. B. im IBM Technical Disclosure Bulletin, Bd. 7, Nr. 1, Seite 7 beschrieben ist. Die logische Funktion der beiden ersten, also der jeweils unteren Feldeffekttransistoren in F i g. 1 und 2 stellt insofern im wesentlichen eine UND-Verknüpfung dar, als beide in den leitenden Zustand geschaltet werden müssen, um den am Verbindungspunkt zwischen zweiten und dritten Feldeffekttransistoren herrschenden Ladungszustand zu ändern, wie es im einzelnen noch ausführlich beschrieben wird.

Nach diesem allgemeinen Überblick folgt nun die nähere Erläuterung der Schaltungen anhand der Zeichnungen.

F i g. 1 stellt eine Schieberegisterspeicherstufe dar, in der eine binäre »1« oder »0« durch das Vorhandensein oder Fehlen einer Ladung an der Kapazität, gebildet aus Gate und Source des vierten Feldeffekttransistors, angezeigt wird. Der jeweilige Ladungszustand wird dabei durch eine Prüfung des Leitfähigkeitszustandes des vierten Feldeffekttransistors mit Hilfe einer geeigneten Schalteinrichtung festgestellt Dabei kann es sich um eine beliebige, als Abtastschalter wirkende Schaltvorrichtung handeln, die die Aufgabe hat, den als Speichertransistor wirkenden vierten Feldeffekttransistor periodisch an eine Vorspannungsquelle zu legen. In F i g. 1 wird der Speichertransistor aus dem vierten Feldeffekttransistor 7b gebildet, der eine Gateelektrode 10, eine Sourceelektrode 12 und eine Drainelektrode 14 besitzt Der Abtastschalter 16 ist so angelegt, daß der Feldeffekttransistor Td an eine - 10-V-Spannungsquel-Ie angeschlossen wird, wenn sein Leitfähigkeitszustand abgetastet werden solL Beim Anliegen eines negativen Signals an der Gateelektrode 10 dieses PNP-Feldeffekttransistors Td ergibt sich beim Schließen des Abtastschalters 16 ein Stromfluß durch den Speichertransistor. Natürlich können viele verschiedene Arten von Abtastschaltungen bzw. Schaltvorrichtungen zum Abtasten des Leitfähigkeitszustandes des Transistors Td ohne Hervorrufen eines besonderen Stromflusses in der Vorspannungsschaltung verwendet werden. Eine solche Möglichkeit ergibt sich aus dem in F i g. 2 dargestellten Schieberegister.

Die Ladungsspeicherung an der Gateelektrode 10 des Feldeffekttransistors Td geschieht im einzelnen wie folgt: Die Gateelektrode ist am zwischen zweiten und dritten Feldeffekttransistor Tb und Tc liegenden Verbindungspunkt D angeschlossen. Der erste und zweite Feldeffekttransistor T_A und T_B sind jeweils als PNP-Typ ,;■

dargestellt, während der dritte Feldeffekttransistor Tc vom NPN-Typ ist Wird nun angenommen, daß im Anfangszustand der erste und der zweite Feldeffekttransistor Ta und Tb jeweils in den Abschaltzustand vorgespannt sind, dann wird durch Anlegen eines positiven Impulses über die Leitung S an die Gateelektrode des dritten Feldeffekttransistors Tc dieser leitend gemacht Infolgedessen nimmt der Verbindungspunkt D ein Potential von —10 Volt an. Nach Beendigung des positiven Impulses an der Gateelektrode des Feldeffekttransistors Tc wird die der — 10-V-Spannung entsprechende Ladung am Verbindungspunkt D gespeichert, und zwar, wie bereits gesagt, in erster Linie infolge der Wirkung der Gate/Source-Kapazität des Feldeffekttransistors Td. Diese Ladung bleibt dank des sehr hohen äquivalenten Parallelwiderstandes über einen sehr langen Zeitabschnitt an der am Verbindungspunkt D liegenden, entsprechenden Stelle in der Schieberegisterspeicherstufe gespeichert
Nun sei angenommen, daß das Datensignal am Eingang Dd zur Gateelektrode des ersten Feldeffekttransistors Ta geprüft werden soll und daß ein negativer ^l Impuls an den Eingang X der Gateelektrode des zweiten Feldeffekttransistors Tb angelegt wird. Durch Anlegen eines solchen negativen Impulses an den PNP-Feldeffekttransistor Tb wird dieser leitend oder — genauer gesagt — zum Leitendwerden vorbereitet Ist zu diesem Zeitpunkt das Dateneingangssignal ebenfalls negativ, dann wird auch der erste Feldeffekttransistor Ta leitend, und die am Verbindungspunkt Dgespeicherte negative Ladung wird über die beiden Feldeffekttransistoren Ta und T_B infolge des nun wirksamen Nebenschlusses direkt zur Erde abgeleitet Zu einem Zeitpunkt nach Beendigung des negativen Impulses an der Gateelektrode des zweiten Feldeffekttransistors T_B zeigt daher eine Prüfung des Leitfähigkeitszustandes des vierten Feldeffekttransistors Tb an, ob ein negatives Potential oder Erdpotential am Verbindungspunkt D und damit an seiner Gateelektrode vorhanden ist Wie schon erwähnt, wird, wenn eine negative Ladung gespeichert ist, der vierte Feldeffekttransistor Td beim Anlegen einer Vorspannung zwischen Source- und Drainelektrode leitend. Liegt dagegen keine negative Ladung am Verbindungspunkt D vor, dann wird der

vierte Feldeffekttransistor To nicht leitend. Es ergibt sich also ohne weiteres, daß nach Auftreten des an Leitung 5 des dritten Feldeffekttransistors Tc angelegten Rückstellimpulses und des an den Eingang X der Gateelektrode des zweiten Feldeffekttransistors Tb angelegten Abtastimpulses die Tatsache, daß der vierte Feldeffekttransistor Td leitend ist, bedeutet, daß kein negativer Impuls an den Dateneingang Dd der Gateelektrode des ersten Feldeffekttransistors T_A angelegt worden ist. Umgekehrt zeigt der nichtleitende Zustand des vierten Feldeffekttransistors To an, daß ein negativer Eingangsimpuls an den Dateneingang Do der Gateelektrode des ersten Feldeffekttransistors Ta angelegt worden ist.

Der zweite Feldeffekttransistor Tb könnte entfallen, wenn das Datensignal periodisch durch eine andere Schaltvorrichtung abgetastet wird, bei der nur gewährleistet sein muß, daß der erste Feldeffekttransistor T_A beim Nichtanliegen einer Abtastperiode nichtleitend gehalten wird. Wird die letztgenannte Bedingung erfüllt, dann ist also der Trenn-Abtast-Feldeffekttranssistor Tb nicht erforderlich. Ist hingegen eine kontinuierliche Dateneingabe vorgesehen, wie im Ausführungsbeispiel nach F i g. 2, wo die Schieberegisterspeicherstufe in einem Schieberegister verwendet wird, dann ist dieser Trenntransistor erforderlich, um das Signal während verschiedener Schiebevorgänge abtrennen zu können.

Das in F i g. 2 als Schieberegister dargestellte Ausführungsbeispiel enthält vier Kaskaden, wobei jede Kaskade aus drei hintereinandergeschalteten Feldeffekttransistoren besteht, die ebenso wie die Feldeffekttransistoren Ta, Tb und Tc in F i g. 1 wirksam sind. Die Feldeffekttransistoren Γι — T₆ bilden dabei die erste Bitstelle, während die Feldeffekttransistoren Ti-Tn eine zweite Bitstelle darstellen. Es dürfte klar sein, daß für weitere Bitspeicherstellen jeweils weitere Stufen aus je sechs Feldeffekttransistoren vorgesehen werden müssen. In jeder dieser zusätzlichen Stufen würden natürlich jeweils der ersten Kaskade die Rückstell- und Abtastimpulse S\ und X\ und der zweiten Kaskade die Rückstell- und Abtastimpulse S₂ und Xi zugeführt werden.

In bezug auf die Wirkungsweise jeder aus einer Kaskade gebildeten Halbstufe, arbeitet das Schieberegister gemäß F i g. 2 ähnlich wie übliche Serienschieberegister. Die erste Halbstufe der ersten Bitstelle tastet die Daten ab, während jeweils die erste Halbstufe nachfolgender Bitstellen die Daten aus der jeweils unmittelbar vorhergehenden Bitstelle erhält. Die zweiten Halbstufen sind jeweils als Halte- bzw. Speicherschaltungen für das zur ersten Halbstufe der betreffenden Bitstelle geschobene elektrische Signal wirksam.

Das Schieberegister gemäß dem Ausführungsbeispiel nach Fig.2 benötigt zum Betrieb grundsätzlich vier besondere zeitlich gegeneinander versetzte Impulszüge. Die beiden ersten Impulszüge bestehen aus den den Eingängen S\ und X\ zugeführten Signalen. Die Si-Impulse bilden, wie im Zusammenhang mit der Speicher-Grundschaltung nach F i g. 1 ausgeführt, Rückstellimpulse für die eigentlichen Verbindungspunkte D₂ und D₄. Der am Eingang Xi anliegende Impuls ist ein Abtastimpuls, der dem Abtastimpuls X in der Anordnung nach F i g. 1 entspricht. Die den Gateelektroden der Feldeffekttransistoren Te und Tn zugeführten Abtastimpulse S₂ sind gegenüber den Impulsen Si und Xt verzögert. Ein Impuls S₂ hat die Aufgabe, die zweiten Kaskaden jeder Bitstelle jeweils vor dem Abtasten der ersten Kaskade rückzustellen, und zwar wird dieses Signal an den Verbindungspunkten Dz, D₄ usw. gespeichert. Durch Anlegen eines Srlmpulses werden die Verbindungspunkte D3 und Ds durch Leitendwerden der Feldeffekttransistoren Tb und Tn rückgestellt. Diese Aufgabe gleicht der Aufgabe eines Si-lmpulses.

Als nächstes wird der X2-Impuls den Gateelektroden der Feldeffekttransistoren Γ5, TIi usw. zugeführt. Dieser Impuls tastet die Verbindungspunkte Di und D₄ der ersten Kaskaden ab, so daß dieses Signal in invertierter Form auf die Verbindungspunkte Dj und Ds gelangt. Durch Anlegen der 52- und X2-Impulse an die geradzahlig numerierten Kaskaden des Schieberegisters werden also die an den Verbindungspunkten Di, D4 usw. der ungeradzahlig numerierten Kaskaden gespeicherten Signale nach vorn zu den zweiten geradzahlig numerierten Kaskaden-Verbindungspunkten Dj, D₅ usw. geschoben.

In den ersten vier Impulsdiagrammen nach Fig.3 sind typische Impulsformen für die Impulse Si, S2, Xi und X2 dargestellt. Aus der Zeitachse der Impulsdiagramme geht hervor, daß alle vier Impulszüge gegeneinander versetzt sind. Der Si-Impuls ist der erste, Xi der zweite, Si der dritte und X2 der vierte Impuls. Weiterhin ist ersichtlich, daß der X₂-Impuls innerhalb des vorgegebenen Zyklusses vor dem Auftreten des nächsten Si-lmpulses erscheint. Dies ist notwendig, da das in der ersten Kaskade gespeicherte Signal zur zweiten Kaskade übertragen werden muß, bevor die erste Kaskade rückgestellt werden kann. Andernfalls würde das Signal zerstört.

Wie sich ohne weiteres ergibt, ist ein gegebener Zykluszeitabschnitt, in dem alle vier Impulse Si, Xi, S2 und X2 auftreten, in vier Teile eingeteilt, die im Impulsdiagramm nach F i g. 3 zu den Zeitpunkten a, b, c, d; a', ti, d, d' usw. erscheinen. Das Rückstellen und Abtasten der jeweils ersten oder ungeradzahligen Halbstufe erfolgt also zu den Zeitpunkten a, b; si, ti; a", ti' usw., während das Rückstellen und Abtasten der jeweils zweiten oder geradzahligen Halbstufen mit den Impulsen S₂ und X₂ zu den Zeitpunkten c, d; d, d'\ c", d" usw. stattfindet. Es sind im unteren Teil der F i g. 3 nur die an den Verbindungspunkten Di, D₂ und Ds (F i g. 2) auftretenden Impulse dargestellt, da die an D» und D5 erscheinenden Impulse denen an D₂ und Di gleichen, abgesehen davon natürlich, daß sie um eine Systemzykluszeit verzögert sind. Zur Kennzeichnung der an den Verbindungspunkten Di bis Di gespeicherten Informationen sind an entsprechenden Stellen des Impulsdiagramms binäre Nullen und Einsen angegeben. Aus dem Impulsdiagramm ist weiterhin zu ersehen, daß beim Auftreten einer Spannung von —10 Volt auf der Dateneingangsleitung (Di) eine binäre »0« und beim Erscheinen einer Spannung von 0 Volt auf der Leitung eine binäre »1« vorliegt. Aus dem Diagramm D₂ ergibt sich, daß eine Inversion gegenüber Di vorliegt, die bei Speicherung des Signals in einer Halbstufe stattfindet. Das Diagramm D₃ läßt aber erkennen, daß das invertierte Verbindungssignal in der zweiten Halbstufe erneut invertiert wird, so daß das Signal am Verbindungspunkt Di mit dem Signal auf der Eingangsleitung Di die gleiche Polarität besitzt, aber demgegenüber verzögert auftritt.
Aus allen Diagrammen geht hervor, daß die an verschiedenen Stellen in der Schaltung auftretenden Spannungspegel 0 Volt oder 10 Volt betragen. Bei den hier gezeigten PN P-Feldeffekttransistoren hat ein - 10-V-Impuls einen Stromfluß zur Folge, während ein

709 542/4

Impuls von 0 Volt ein Abschalten der Feldeffekttransistoren bewirkt. Bei NPN-Feldeffekttransistoren ist es natürlich umgekehrt. Selbstverständlich können auch andere Vorspannungen und Impulsamplituden angelegt werden, insbesondere dann, wenn ausschließlich NPN-, PNP-Feldeffekttransistoren oder irgendwelche Kombinationen beider Arten verwendet werden sollen.

Nun sei die Wirkungsweise der Schaltung nach F i g. 2 anhand der Impulsdiagramme im einzelnen beschrieben. Daraus ergibt sich, daß unmittelbar vor dem Zeitpunkt a ein Signal von - 10 Volt sowohl an der Dateneingangsleitung D\ anliegt, als auch am Verbindungspunkt D₂ auftritt und daß etwa 0 Volt am Verbindungspunkt D) vorhanden ist. Zum Zeitpunkt a macht der Si-Impuls den Feldeffekttransistor T₃ leitend, so daß der Verbindungspunkt D₂ direkt mit der -10-Volt-Vorspannungsquelle verbunden wird. Da jedoch am Verbindungspunkt Di bereits eine Spannung von —10 Volt vorhanden ist, wird diese Spannung nicht geändert. Beim Auftreten des Zeitimpulses X\ zum Zeitpunkt b wird der Feldeffekttransistor T₂ leitend, und da dem Verbindungspunkt 'D\ ein negatives Signal zugeführt wird, wird ebenfalls der Feldeffekttransistor 71 leitend, so daß die am Verbindungspunkt D₂ gespeicherte Ladung bei —10 Volt nun zur Erde abgeleitet wird. Daher steigt zum Zeitpunkt b im Diagramm D₂ die Spannung auf 0 Volt an. Zum Zeitpunkt c wird der •Srlmpuls dem Feldeffekttransistor Tt, zugeführt, so daß daher der Verbindungspunkt Dj auf eine Spannung von — 10 Volt gebracht wird, und nach Beendigung des ^-Impulses ein - 10-V-Signal am Verbindungspunkt D₃ aufgespeichert wird. Dies ist in F i g. 3 zum Zeitpunkt c dargestellt, wo das Diagramm D) auf —10 Volt abfällt. Zum Zeitpunkt D wird der Arlmpuls dem Feldeffekttransistor Ts zugeführt, so daß dieser leitend wird. Zu diesem Zeitpunkt beträgt aber die Spannung am Verbindungspunkt Dt 0 Volt, so daß der Feldeffekttransistor T₄ nicht leitend ist. Daher bleibt das -10-V-Signal, das beim Auftreten des Srlmpulses zum Zeitpunkt c am Verbindungspunkt D) eingegeben worden ist, am Verbindungspunkt D₃ gespeichert. Beim Auftreten des Si-Impulses zum Zeitpunkt ä gelangt der Verbindungspunkt Di wieder in seinen -10-V-Zustand, indem der Feldeffekttransistor T₃ leitend gemacht wird.

Zum Zeitpunkt ti hat das Auftreten des ΛΊ-Impulses keine Wirkung auf den Verbindungspunkt D₂, da auf der Eingangsleitung D\ 0 Volt wirksam ist und daher der Feldeffekttransistor 71 nichtleitend ist.

Die Folge dieser Vorgänge kann beliebig fortgesetzt werden, wenn ein aus einer Serie binärer Einsen und Nullen bestehendes Eingangssignal angenommen wird. So sind z. B. zum Zeitpunkt ti' beim Auftreten des ΛΓι-Impulses die Feldeffekttransistoren T₂ und 71 leitend, so daß daher zum Zeitpunkt ti' das Diagramm D₂ wieder auf den Spannungspegel 0 zurückfällt. Ebenso wird zum Zeitpunkt d'" der ^-Impuls mit dem Signal am Verbindungspunkt D₂ in einer UND-Funktion verknüpft, und dadurch der Feldeffekttransistor 7*5 leitend, während der Feldeffekttransistor 7} nichtleitend bleibt, so daß am Verbindungspunkt D₃ die im Diagramm D₃ dargestellte Spannung von —10 Volt bestehenbleibt. Aus F i g. 3 und der vorstehenden Beschreibung geht also hervor, daß die Daten jeweils um eine Zeitperiode des vierphasigen Taktgebers, der die Impulse Si, Xu S₂ und X₂ abgibt, von Stufe zu Stufe des Schieberegisters verschoben werden. Weiterhin ergibt sich ohne weiteres, daß beliebig viele Schieberegisterspeicherstufen verwendet werden können. Die Verwendung zusätzlicher Stufen wird lediglich durch die Leistung des Taktgebers insofern beschränkt, als er genügend starke Impulse für die gleichzeitige Steuerung aller Stufen des Schieberegisters zu liefern im Stande

ίο sein muß.

Weiter kann jeweils anstelle der geradzahligen Halbstufen irgendeine herkömmliche Gleichstrom-Halteschaltung verwendet werden, wenn die Informationen unbegrenzt lange im Schieberegister gespeichert werden sollen. Ein Prinzipschaltbild hierfür ist in F i g. 4 dargestellt. In dieser Darstellung sind einige Bezugsziffern in Übereinstimmung mit der nach F i g. 2 verwendet, um so gleiche Schaltungselemente anzuzeigen. Diese Halteschaltung weist eine Eingangsleitung m, eine Ausgangsleitung π und eine Taktimpulseingangsleitung 52 auf. Die Eingangsleitung m ist jeweils mit den Verbindungspunkten D₂, Da usw. und die Ausgangsleitung η jeweils mit den Gateelektroden der Feldeffekt- transistoren Ti usw. anschließender, ungeradzahliger Halbstufen verbunden.

Es kann eine beliebige, herkömmliche Halteschaltung Anwendung finden, wie z. B. eine Flip-Flop-Schaltung. Obwohl es zwar von großem Vorteil wäre, eine aus ' Feldeffekttransistoren bestehende Halteschaltung zu verwenden, wenn die erfindungsgemäße Anordnung in Massenfabrikation hergestellt werden soll, ist dies aber nicht unbedingt erforderlich.

Zusammenfassend läßt sich sagen, daß das Schieberegister-Ausführungsbeispiel gemäß F i g. 2 nur aus aktiven Bauelementen, d. h. Feldeffekttransistoren relativ geringer Anzahl aufgebaut ist. Aufgrund der sehr kleinen Anzahl von Bauelementen pro Schieberegisterspeicherstufe werden sowohl das Gesamtvolumen, als auch die Produktionskosten eines damit aufgebauten Schieberegisters stark reduziert. Infolge der Speichereigenschaften kann das Schieberegister verhältnismäßig langsam betrieben werden, ohne daß ein Verlust an Information droht, so daß eine sehr große Verzögerung mit einer relativ kleinen und nicht aufwendigen Schaltungsanordnung erzielt werden kann. Verzögerungsleitungen, die eine vergleichbare Verzögerung herbeiführen könnten, sind sehr viel größer und außerdem aufwendiger. Wird berücksichtigt, daß kein nennenswerter Strom direkt von der Betriebsspannungsquelle zur Erde abfließt, dann ist damit auch der Leistungsbedarf vorliegender Anordnung gering. Kosten und Aufwand der für den Betrieb dieser Anordnung erforderlichen, peripheren Schaltungsanordnungen sind damit aber ebenfalls auf ein Mindestmaß herabgesetzt.

Der letzte und vielleicht wichtigste Vorteil besteht aber darin, daß die vorliegende Anordnung in hervorragendem Maße für eine Massenherstellung geeignet ist, da alle Bauelemente gleich sind und hohe Packungsdichten zu erzielen sind. Dieser Vorteil ist insofern äußerst bedeutsam, als gegenwärtige Herstellungsverfahren für Rechner mehr und mehr zum Aufbau in integrierter Schaltungsweise tendieren.

Hierzu 2 Dlatt Zciciuniimcn

Claims

Patentansprüche:

1. Schieberegisterspeicherstufe mit Feldeffekttransistoren, gekennzeichnet durch einen einen ersten Daten-Feldeffekttransistor (T*), dessen Gatekapazität (10) sowohl über den Kanal eines durch Ladesynchronisierimpulse (S) gesteuerten Lade-Feldeffekttransistor (T3) an einen Ladepfad als auch über einen durch Entladesynchronisierimpulse (X) gesteuerten Puffer-Feldeffekttransistor (T₂) an einen Entladepfad anschließbar ist, dessen Kanal in Serie zu einem Kanal eines durch Datenimpulse gesteuerten zweiten Daten-Feldeffekttransistors (Tt) liegt, der mit dem Lade-Feldeffekttransistor (Γ3) und dem Puffer-Feldeffekttransistor (T₂) die erste Halbstufe einer Schieberegisterstufe (1. Bit) bildet, wobei der erste Daten-Feldeffekttransistor (T4) gleichzeitig den zweiten Daten-Feldeffekttransistor der zweiten Halbstufe dieser Schieberegisterstufe (1. Bit) darstellt

2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß dem Gate des Daten-Feldeffekttransistors (T\) die Datenimpulse (D) und dem Gate des Puffer-Feldeffekttransistors (Ti) die Entladesynchronisierimpulse (X) mit gegenüber den Ladesynchronisierimpulsen (S) jeweils geringfügiger zeitlicher Verzögerung jedoch mindestens etwa gleicher Impulsdauer zuführbar sind.

3. Anordnung mindestens nach Anspruch 1, dadurch gekennzeichnet, daß der erste Daten-Feldeffekttransistor (T₄) vom gleichen Leitfähigkeitstyp wie der zweite Daten-Feldeffekttransistor (T\) ist.

4. Anordnung mindestens nach Anspruch 1, dadurch gekennzeichnet, daß ein zweiter Lade-Feldeffekttransistor (Te) mit dem zweiten Puffer-Feldeffekttransistor ^T₅) und dem ersten Daten-Feldeffekttransistor (T₄) in Kaskade geschaltet ist, wobei die Ausgangsspannung am Puffer-Feldeffekttransistor (Ts) abgreifbar ist, und das Gate des zweiten Lade-Feldeffekttransistors (Te) zur Aufnahme eines zweiten (S₂) gegenüber dem ersten (S\) geringfügig verzögerten Ladesynchronisierimpulses dient.

45