DE1959870B2 - Kapazitive speicherschaltung - Google Patents

Description

Die Erfindung bezieht sich auf eine kapazitive Speicherschaltung zur Speicherung binärer lnforma

i; tion, mit mindestens einer Speicherzelle, die einen mi einem Ladetrar?sistor verbundenen Speicherkondensa tor enthält zum Laden des Kondensators während eine; ersten Zeitintervalls auf einen Spannungswert entspre chend einem zu speichernden binären Wert, und einer zweiten Transistor mit einer mit dem Kondensatoi verbundenen Steuerelektrode zur Anzeige des gespei cherten binären Zustandes.

In der US-PS 35 91 836 sind konditional geschaltete Kondensatoren vorgeschlagen, deren Kapazität zwisehen einem Substrat und einer Eingangselektrode al; Funktion der Spannung ihrer fest angebrachter (fixierten) Platte geschaltet ist. Eine Platte mit derr unter der fest angebrachten Platte liegenden Substrai wird auf die Eingangselektrode geschaltet, wenn die angelegte Spannung die Schwellspannung des Elementes überschreitet. Wenn die angelegte Spannung unter der Schwellspannung bleibt, wird die Pliatte auf da; Potential des Substrats geschaltet.
Dieses Element läßt sich in einer teilerlosen Speicher- oder Gedächtnisschaltung als Speicherkondensator verwenden, was außerdem den Vorteil bietet, daß die Spannung, die einer Steuerelektrode eines Feldeffektelementes zugeführt wird, um ein Ausgangssignal zu erzeugen, das den Schaltzustand entsprechend der gespeicherten Information anzeigt, erhöht wird. Infolge dieser Erhöhung der Steuerspannung läßt sich die Ausgangselektrode des Feldeffektelementes auf einen höheren Spannungswert aussteuern, als dies normalerweise der Fall ist.

Andere teilerlose Speicherschaltungen, die Kondensatoren zur Speicherung von Spannungswerten entsprechend den binären Zuständen vorsehen, werden in den DT-PS 19 57 935 und DT-PS 19 59 956 vorgeschlagen Der Speicherkondensator gemäß der Speicherschaltung nach der DT-PS 19 57 935 muß auf ein Mindestpotential von mindestens dem Dreifachen des Schwellwertpotentials der Feldeffektelemente aufgeladen werden, um die Schaltung rückkoppelnd wirken zu lassen. Mittels geringfügiger Änderungen ist es möglich, das Erfordernis eines Mindestpotentials auf nur das Zweifache des Schwellwertpotentials der Feldeffektelemente zu reduzieren. Die Speicherschaltung gemäß der DT-PS 19 59 956 ermöglicht es, das Mindestpotential des Speicherkondensators auf den einfachen Wert des Schwellwertpotentials der Feldeffektelemente zu reduzieren.

Durch die Erfindung soll eine Schaltung geschaffen werden, die mit weniger Bauteilen ausführbar ist und die mit sinusförmigen Signalen als Lese- und Schreibtakt-

^G5 signaien arbeiten kann, da sinusförmige Signale einfacher zu erzeugen und zu erhalten sind, als Signale mit sehr steilem Anstieg und Abfall, insbesondere wenn die die Taktsignale führenden Leiter relativ hohe

•ineeprägte Kapazitäten aufweisen.

Die Aufgabe wird entsprechend dem Kennzeichen les Anspruchs 1 gelöst.

Die teilerlose Speicherschaltung arbeitet mit einem . _ncj_ensator als Speicherelement, dessen Kapazität fischen einer Eingangselektrode urd einem Substrat • haltbar ist, und zwar als Funktion der Spannung, die \ _zu speichernden Schaltzustand repräsentiert. In einer teilerlosen Schaltung hängt ein Ausgangsspan-

nßspegel nicht von dem Widerstandsverhältnis ι ο zwischen Feldeffekttransistoren ab, die beispielsweise in einem Etrienschaltkreis geschaltet sind. Wenn in einer solchen Logikschaltung eine binäre »Eins« gespeichert wird indem der fest angebrachten Platte des Kondensators eine Spannung zugeführt wird, die die Inversions-

chwelle des Substrates überschreitet, so wird die zweite Kondensatorplatte durch Oberflächeninversion vom Substrat isoliert und mit der Eingangselektrode verbunden. Die Kapazität wird dadurch auf die Eingangselektrode geschaltet. Bei Speicherung einer binären »Null«, d. h. also, wenn die der festgemachten Platte zugeführte Spannung kleiner ist als die Inversionsschwellspannung des Substrates, findet keine Oberflächeninversion statt, und die Kapazität bleibt mit dem Substrat, normalerweise auf Massepotential, verbunden.

Während der Leseperiode wird der Eingangselektrode des Kondensators ein Lesetaktsignal zugeführt. Wenn während der vorhergehenden Schreibperiode eine binäre »Eins« gespeichert wurde, so wird die Spannung an der festgemachten Platte x.'urch das Lesesignal erhöht und dient als Steuerspannung für einen Feldeffekttransistor. Außerdem gelangt das Lesesignal auf eine Elektrode des Feldeffekttransistors. Die Spannung an der festgemachten Platte ist um mindestens einen Schwellwert (absoluter Wert) höher als die Lesesignalspannung, so daß die andere Elektrode des Transistors auf den Wert des Lesesignals ausgesteuert wird, das den Schaltzustand der gespeicherten Information wiedergibt.

Bei Speicherung einer binaren »Null« ist die zweite Kondensatorplatte nicht mit der Eingangselektrode des Kondensators verbunden, so daß ein der Eingangselektrode zugeführtes Lesesignal von der festgemachten Platte des Kondensators isoliert ist und das Feldeffektelement nicht eingeschaltet wird.

An den gemeinsamen Eingangs-Ausgangs-Anschluli der Speicherschaltung kann ein zweiter Kondensator angeschlossen werden zum Speichern einer Ladung in Funktion der Ladung, die vor dem konditional geschalteten Kondensator gespeichert wird. Die Ladung des Kondensators wird bei jeder L.eseperiode des Speicherzyklus regeneriert, so daß bei jeder Schreibperiode wenn die Schaltung nicht adressiert wird, die regenerierte Ladung zur Wiederherstellung der Ladung am konditional geschalteten Kondensator dient, sowie auch der Ladung der mit dem konditional geschalteten Kondensator verbundenen Leitung der eingeprägten Kapazität. Die Speicherschaltung ist somit regenerativ.

Zur Steuerung der den Speicher bildenden Schaltungen können sinusförmige Taktsignale verwendet werden. . .. ,

Die in Form eines Spannungspotentials vorliegende Information wird in lesbarer Form geschrieben und in der Speicherschaltung regeneriert, ohne daß ein wiHfirstands-SpannunRSteiler erforderlich ist.

Ziir ausführlicheren"Erläuterung der Erfindung wird auf die Zeichnung Bezug genommen. Es zeigt Fig. 1 ein Schaltschema einer Ausführungsform einer teilerfreien, nicht löschenden Speicherschaltung mit einem konditional geschalteten Kondensator als Speicher- und Spannungsboosterelement,

F i g. 2 eine weitere Ausführungsform der Schaltung nach Fig. 1,

F i g. 3 eine detaillierte Darstellung der in den F i g. 1 und 2 gezeigten Kombination eines schaltbaren Kondensators und eines Standardfeldeffekttransistors,

Fig.4 ein Diagramm der Tektsignale bzw. anderer Signale, die bei den Speicherschaltungen nach den verschiedenen Figuren während eines Speicherzyklus verwendet werden,

F i g. 5 eine Diagramm sinusförmiger Taktsignale und anderer Signale für die Speicherschaltungen und

Fig.6 ein Teil einer Adressenmatrix eines Speichersystems unter Verwendung einer Vielzahl teilerloser Speicherschaltungen mit einem konditional geschalteten Kondensator.

F i g. 1 zeigt eine schematische Darstellung einer Ausführungsform der teilerlosen Schaltung 1. Fig.3 zeigt die äquivalente Schaltung des in Fig. 1 mit der Bezugsziffer 30 versehenen Teiles, der einen konditional geschalteten Kondensator 2 aufweist, dessen fest angebrachte Platte 3 mit der Steuerelektrode 4 des MOS-Elementes 5 verbunden ist. In Fig.2 sind der Kondensator 2 und das MOS-Element 5 mit der Bezugsziffer 35 versehen. Das Symbol mit zwei parallelen Linie dient zur Darstellung der Kombination. Vor der weiteren Beschreibung der Fig. 1 soll zunächst Fig.3 beschrieben werden. Der Kondensator 2 enthält eine Platte 6, die konditional mit der Eingangselektrode 7 verbunden wird, in Funktion des Spannungspotentials an der fest angebrachten Platte 3. Die Art und Weise, auf die die Kapazität des Kondensators 2 zwischen einem Bezugspotential, etwa dem Potential eines nicht gezeigten Substrates und einer Eingangselektrode geschaltet wird, wurde im vorhergehenden erläutert. Anders ausgedrückt, ist die Platte 6 des Kondensators 2 eine Inversionszone (nicht diffundiert) im Substratbreich unter und benachbart der fest angebrachten Platte 3. Die Inversionszone bildet sich und ist elektrisch mit dem Eingangsanschluß 7 verbunden. Bevor der bestimmte Spannungspegel angelegt wird, existiert die Inversionszone noch nicht, und die verhältnismäßig unbedeutende Kapazität zwischen der fest angebrachten Platte 3 und dem Substratbereich wird im Normalfall an Erde gelegt. Es kann ausdrückt werden, daß eine Platte 6 als eine Inversionszone ausgebildet ist, welche mit dem Eingangsanschluß 7 verbunden ist, oder daß die Kapazitanz des Kondensators 2 vergrößert ist und zwischen Eingangsanschluß 7 und Erde geschaltet ist.

Die Elektrode 8 des Feldeffektelementes 5 ist ebenfalls mit dem Eingangsanschluß 7 verbunden. Die Elektrode 9 des Elementes 5 (Fig.3) steht mit der Elektrode 10 des Feldeffektelementes 11 in Verbindung wie in F i g. 1 gezeigt.

Wie Fig. 1 ferner zeigt, ist die Elektrode 13 de: MOS-Elementes 11 mit einer gemeinsamen Eingangs Ausgangsleitung 14 verbunden, die durch eine in F i g. ( teilweise gezeigte Adressenmatrix zum Ausgangsan Schluß eines Speichersystems führt. Die Steuerelektrodi 12 des MOS-Elementes 11 erhält ein Lesesignal zun ; Aussteuern der Elektrode 13 des Elementes.

Der Kondensator 15 ist zwischen die gemeinsam* Eingangs-Ausgangsleiiung 14 und das Substrat de Kristallplättchens (chip), in dem das Speicherelemen

geformt ist, zur Wiederherstellung der Spannung am konditional geschalteten Kondensator 2 geschaltet. Das Substrat ist als Masseanschluß dargestellt, kann aber auch in anderen Ausführungsformen mit einem von Massepotential abweichenden Bezugspotential vorgespannt sein.

Die Schaltung nach F i g. 1 enthält auch ein MOS-Element 16, das mit einer Elektrode 17 an die gemeinsame Eingangs-Ausgangsleitung 14 angeschlossen ist, sowie eine weitere Elektrode 18, die mit der festgemachten Platte 3 des Kondensators 2 und mit der Steuerelektrode 4 des MOS-Elementes 5 (F i g. 3) in Verbindung steht. Die den Elektroden 4 und 18 sowie den Leitungen zwischen den zwei Elektroden zugeordnete eingeprägte Elektrodenkapazität ist durch den gestrichelten Kondensator 20 zwischen den Elektroden 4, 18 und Masse angedeutet. Die eingeprägte Kapazität wird gleichzeitig mit dem Kondensator 2 aufgeladen. Der Masseanschluß dient, wie oben erwähnt, zur Anzeige des Potentials des Substrats. Das MOS-Element 16 weist außerdem eine Steuerelektrode 19 auf, die ein Schreibtaktsignal zur Aussteuerung der Elektroden 18 auf das an der Elektrode 17 auftretende Potential enthält.

Zur Erläuterung der Wirkungsweise der Schaltung wird auf die Fig.4 und 5 Bezug genommen. Zur Steuerung der Schaltung können die beiden dort gezeigten Signalarten dienen. Bevorzugt werden jedoch sinusförmige Taktsignale nach Fig.5, da sie sich einfacher herstellen lassen, als die in F i g. 4 gezeigten Signale mit steilem Anstieg und Abfall.

Die Schaltung 1 wird bei einem Adressensignal 22 gleich »Eins« adressiert. Während der Adressierzeit der Schaltung kann die Information in die Schaltung eingeschrieben oder aus ihr abgelesen werden. Ein Speicherzyklus setzt sich zusammen aus einer Leseperiöde, einer Schreibperiode und einer Rückstellperiode. Die Rückstellperiode des Speicherzyklus wird bei F i g. 6 beschrieben.

Während der Schreibperiode des Speicherzyklus wird das Schreibtaktsignal 24 gleich »Eins«, so daß das auf der gemeinsamen Eingang-Ausgangsleitung 14 auftretende Potential auf die Platte 3 des Kondensators 2 gegeben wird. Wenn das Potential die Inversionsschwellspannung überschreitet, erfolgt die Inversion in dem Substratbereich unter der Platte 3 zur Bildung der mit dem Eingangsanschluß 7 verbundenen Platte 6. Zur Erläuterung sei angenommen, daß eine über der Inversionsschwelle liegende Spannung eine binäre »Eins« darstellt. Eine unter dem Schwellwert liegende Spannung, gewöhnlich Massepotential, stellt eine binäre »Null« dar. Dadurch wird bei Speicherung einer binären »Eins« die Kapazität des Kondensators 2 auf die Eingangselektrode 7 geschaltet, während bei Speicherung einer binären »Null« die Kapazität mit dem Substrat verbunden bleibt, das von der Eingangselektrode isoliert ist. Der Kondensator 15 wird ebenfalls während der Schreibperiode in Funktion der gespeicherten Information aufgeladen.

Während des Leseintervalls im Speicherzyklus wird das Lesetaktsignal 23 gleich »Eins« und eine negative Spannung auf die Eingangselektrode 7 gegeben, die auch mit der Elektrode 8 des MOS-Elementes 5 und der Steuerelektrode 12 des MOS-Elementes 11 verbunden ist. Wenn man voraussetzt, daß eine Spannung gleich einer binären »Eins« vom Kondensator 2 der Schaltung zuvor gespeichert wurde, so wird bei einem Lesetaktsignal »Eins« die Spannung an der Steuerelektrode 4 etwa um den Betrag des Lesesignals erhöht. Da die Elektrode 8 mit dem Lesetaktsignal in Verbindung steht und da die Steuerspannung um den Betrag über dem Lesetaktsignal liegt, den die anfangs während der Schreibperiode der Platte 3 zugeführte Spannung aufwies, geht die Elektrode 9 des MOS-Elementes 5 auf das negative Potential 21 des Lesesignals 23. Gleichzeitig wird das MOS-Element 11 durch das Lesesignal eingeschaltet und die Ausgangselektrode 13 auf die Lesesignalspannung abzüglich eines Schwellwertes

ίο ausgesteuert Diese Spannung erscheint auf der gemeinsamen Eingangs-Ausgangsleitung 14 und stellt die binäre »Eins« der gespeicherten Information dar. Wenn diese Spannung die vom Kondensator 15 während des Schreibens gespeicherte Spannung überschreitet, so wird die Spannung erhöht

Bei der Speicherung einer binären »Null« ist die gemeinsame Eingangs-Ausgangsleitung mit Massepotential verbunden und die Kapazität des Kondensators 15 entsprechend geladen. Wenn vorher eine binäre »Eins« gespeichert wurde, so wird der Kondensator 15 wie auch die Kondensatoren 2 und 20 nach Masse entladen, während bei vorheriger Speicherung einer binären »Null« die Kondensatorlage gleichbleibt. Wenn das Schreibsignal 24 gleich »Eins« wird, so gelangt das Massepotential auf der Leitung 14 an die Platte 3 und die Steuerelektrode 4. Da das Potential unter einem Schwellwert liegt, bleibt die Kapazität des Kondensators 2 mit dem Substrat verbunden bzw. wird mit diesem verbunden, wodurch die Eingangselektrode 7 von der Steuerelektrode 4 isoliert wird. Während der Leseperiode bleibt das MOS-Element 5 abgeschaltet, wodurch die gemeinsame Eingangs-Ausgangsleitung an Masse bleibt und dadurch anzeigt, daß eine binäre »Null« von der Speicherschaltung gespeichert wurde.

In jedem Speicherzyklus, in dem die Schaltung nicht adressiert wird, wird das MOS-Element 16 vom Schreibtaktsignal 24 eingeschaltet und ermöglicht es dem Kondensator 15, Ladung auf die Kondensatoren 2 und 20 zu geben und eine eventuell von diesen Kondensatoren abgeflossene Ladung zu ersetzen. Der Kondensator 15 wird, wie oben erwähnt, während jeder Leseperiode durch das Lesetaktsignal regeneriert, da die Elemente 5 und 11 eingeschaltet sind.

Wenn nach einer binären »Eins« eine binäre »Null« gespeichert wird, so werden die Kondensatoren 2, 15 und 20 während der Schreibperiode entladen. Darauf bleibt der Kondensator 15 in jedem Speicherzykius, in dem die Schaltung nicht adressiert wird, entladen und das Element 5 bleibt abgeschaltet Dadurch bleiben auch die Kondensatoren 2 und 20 entladen, auch wenn das Element 16 durch das Schreibtaktsignal 24 periodisch eingeschaltet wird.

Wenn auch die Arbeitsweise der Schaltung sich nicht ändert, wenn das Schreibiaktsignal 26 und das Lesetaktsignal 27 Sinusform besitzen, so wird doch das ganze mit dieser Schaltung arbeitende System verbessert. Die sinusförmigen Signale sind in F i g. 5 gezeigt. In Schaltungen, die nicht exakt arbeiten, wenn sich Lesc- und Schreibtaktsignale überlappen, ist die Anstiegs- und

Abfallzeit der Taktsignale ein kennzeichnender Faktor bezüglich der Gesamtgeschwindigkeit der Speicherschaltung. Die Schaltung nach F i g. 1 arbeitet mit den in Fig.5 gezeigten sinusförmigen Signalen einwandfrei. Die Schaltung nach F i g. 2 arbeitet ebenfalls einwand-

(>.s frei, wenn das Signal dem Element 67 in F i g. 6 zeitlich richtig zugeführt wird. Das Hauptmerkmal der Schaltung nach F i g. 2 besteht darin, daß nur ein Element 11 im Weg des Stromes zwischen dem Anschluß 7 und der

gemeinsamen Eingangs-Ausgangsleitiing 14 liegt. Infolgedessen ist eine geringere Impedanz zwischen dem Anschluß 7 und der gemeinsamen Eingangs-Ausgangsleitung 14 vorhanden. Deshalb kann die Schaltung nach F i g. 2 unter Umständen schneller arbeiten als diejenige nach Fig. 1.

Die in den F i g. 4 und 5 gezeigten Rückstellsignale 25 und 25' werden bei Fig.6 beschrieben. Zur Andeutung der Dauer eines Zyklus sind die Markierungen 28 und 28' eingetragen.

Die Ausführungsform nach Fig. 2 stimmt mit derjenigen nach F i g. 1 überein, mit der Ausnahme, daß die Elektrode 9 des MOS-Elementes 5 mit der Steuerelektrode 12 des MOS-Elementes 11 und die Elektrode 10 des MOS-Elementes 11 mit der Eingangselektrode 7 verbunden ist und nicht mit der Elektrode 9 des MOS-Elementes 5. Die übrigen Schaltungsteile und Verbindungen sind gegenüber F i g. 1 ungeändert.

Zur Erläuterung der Wirkungsweise der Schallung nach F i g. 2 werden die Taktsignale nach den F i g. 4 und 5 betrachtet. Es wird auf die in Fig.5 gezeigten Taktsignale Bezug genommen, obgleich sich, wie erwähnt, auch andere Signalarlen verwenden lassen. Die Signale nach Fig.5 sind für die Schaltung nach Fi g. 1 vorteilhaft und lassen sich in beiden Schaltungen bei genauer Taktfolge des Schreibintervalls verwenden. Bei sinusförmigen Signalen vermeidet man die Schwierigkeiten, die oft bei Signalen mit steilem Anstieg und Abfall nach F i g. 4 auftreten. Das Problem wäre nicht vorhanden, wenn die Signale von einem zum anderen Potential, z. B. von Masse- auf negatives Potential, ohne Verzögerung geschaltet werden könnten. In der Praxis erfordert jedoch das Schalten von einem Potential zum anderen ein gewisses Zeitintervall, das von der Stcuerbarkeit und dem Kapazitätswert der Leitung abhängt. In Schaltungen, die bei sich überlappenden Lese- und Schreibtaktsignalen nicht einwandfrei arbeiten, muß die Zeitfolge dieser Signale zur Erzielung einer Übergangszeit gedehnt werden.

Die Information einer binären »Eins« wird von der Schaltung 1 aufgezeichnet, indem eine negative Spannung auf die Platte 3 des Kondensators 2 gegeben wird, wodurch die Elektrode 9 des MOS-Elementes 5 auf das negative Potential des Lesetaktsignals 27 während des Leseintervalls im Speicherzyklus gesteuert wird. Gleichzeitig erhält die Steuerelektrode 12 das Lcsetaktsignal 27 von der Elektrode 9. Die Elektrode 13 des MOS-Elementes 11 geht auf den Wert des Lesetaktsignals 27 an seiner Elektrode 10 abzüglich der Schwcllspannung des Elementes 11. Die an der Elektrode 13 auftretende Spannung repräsentiert die in der Schallung gespeicherte Information einer binären »Eins«.

Der Kondensator 15 wird in jedem Lcse/.yklus regeneriert und teilt seine Ladung mit den Kondcnsatorcn 20 und 2 während der Schrcibintervalle, in denen die Schaltung 1 nicht adressiert wird, so wie dies bei Fi g. 1 beschrieben wurde.

Nach der Speicherung einer binären »Null« bleiben das MOS-Elcmcnt 5 und das MOS-Elcmcnt 11 abgeschaltet und die Eingangs-Ausgangslcitung 14 ist während der Schreibperiode an Masse.

Wenn nach einer binären »Eins« eine binäre »Null« gespeichert wird, so wird der Kondensator 2 über die gemeinsame Eingangs-Ausgangslcitung 14 auf das Massepotential der Platte 3 entladen. Sobald die Spannung an der Platte 3 die Schwcllspannung unierschrcitct, schaltet die Kapazität zum Substrat

zurück und trennt die Steuerelektrode 4 vom Eingangsanschluß 7. Gleichzeitig schaltet auch das MOS-Element 5 ab, wodurch das MOS-Element 11 ebenfalls abgeschaltet wird.

Infolge der Verbindung der Elektrode 9 mit der Steuerelektrode 12 des MOS-Elementes 11 ist es wesentlich, daß die der Elektrode 12 zugeordnete eingeprägte Kapazität während der Periode nach Masse entladen wird, in der die Information »Null« die Information »Eins« ersetzt. Andernfalls würde nach dem Abschalten des MOS-Elementes 5 eine Ladung an der Elektrode 12 verbleiben, wodurch das MOS-Element 11 etwas eingeschaltet wäre und die Elektrode 13 während des Leseintervalles auf ein von »Null« abweichendes Potential käme. Zur Vermeidung eines solchen »Einfangens« der Ladung muß darauf geachtet werden, daß die Schreibinformation der Schaltung über die Leitung 14 während der Periode zugeführt wird, in der das Lesesignal einen zwischen dem Schwellwert des MOS-Elemente liegenden Wert aufweist. Das bedeutet mit anden Worten, daß die Informationen einer binären »Null« (Masse) erst dann auf der Leitung 14 auftreten darf, wenn das Lesetaktsignal bewirkt hat, daß die (nicht gezeigte) der Steuerelektrode 12 des MOS-Elementes 11 zugeordnete eingeprägte Kapazität auf eine unter einer Schwellspannung liegende Spannung entladen ist. Wenn beispielsweise die Punkte A und B die Schwellspannungen der Elemente darstellen, darf die Schreibinformation erst dann auf der Leitung 14 auftreten, wenn das Lcsesignal zwischen den Punkten C und D liegt.

Es wird noch darauf hingewiesen, daß auch die auf der Leitung 14 als Potential auftretenden Information über das MOS-Element 16 direkt in der Schaltung aufgezeichnet wird. Ebenso wird die von der Schaltung abgelesene Information direkt über das MOS-Element 11 abgelesen. In keinem Fall ist zur Erzielung der gewünschten Ausgangsspannung eine Spannungsteilerwirkung zwischen zwei oder mehreren MOS-Elementen erforderlich.

Wie F i g. 5 zeigt, ist jedoch während der Zeit, in der das Schreibsignal 26 seinen maximalen negativen Wert besitzt, das Lesesignal auf seinem maximalen Massewert, so daß in der Zeit, in der sich der Kondensator 2 von seiner negativen Spannung auf eine unter einem Schwcllwcrt des nicht gezeigten Substrats liegende Spannung entlädt, die den Elektroden 9 und 12 zugeordnete Kapazität auf weniger als einen Schwellwert entladen wird.

F i g. 6 zeigt eine schematische Darstellung der Speicherschaltung 50 mit einem Teil der Adressenmatrix 51. Die Adressenmatrix umfaßt eine Vielzahl von MOS-Elementen 52 bis 53 mit dem Stand A der Matrix, MOS-Elemcnte 54 bis 55 mit dem Stand B und MOS-Elemcnte 56 bis 57 mit dem Stand C. Die weggelassenen Elemente sind nur gestrichelt angedeutet. Die MOS-Elemcnte werden in jedem Stand durch Signale SA 0... SA 7 ... SB 0 ... SB 7 und SCO... SC7 adressiert, die den Stcucrclcklroden zugeführt werden, wenn die Elemente in Abhängigkeit von den Speicher· Schaltungen 58 bis 59 adressiert werden.

Die als Blöcke gezeigten Spcichcrschaltungen stim men mit den in den F i g. 1 bis 3 gezeigten Schaltungen übercin. An den Eingängen der Schaltung stehen die beschriebenen Lese- und Schrcibtaktsignale an. Außerdem gehören zu den Ständen der Adressenmatrix die Rückstcllclcmcntc 60,61 und 62 für die Stände A, Buna C. Die Rückstcllelcmentc werden nach jeder Schreibpc-

riode des Speicherzyklus durch die in den F i g. 4 und 5 gezeigten Rückstellsignalen 25 und 25' eingeschaltet und schalten die eingeprägte Kapazität der Elektroden und Leiter des Systems vor der Leseperiode an Masse.

Die Adressenmatrix 51 steht mit dem Dateneingangsanschluß 63 in Verbindung, wenn eine Information in eine adressierte Speicherschaltung geschrieben wird. Die Adressenmatrix 51 ist mit einem Element 69 verbunden, das den Datenausgangsanschluß 64 aussteuert, wenn eine Information von einer adressierten Speicherschaltung abgelesen wird. Die MOS-Elemente

66 und 67 steuern das Schreiben einer Information in die Speicherschaltung eines bestimmten Kristallplättchens (chip). Ein bestimmtes Kristallplättchen (chip) kann beispielsweise 512 Speicherschaltungen aufweisen, und ein Computersystem kann mehrere Kristallplättchen enthalten. Sowohl das Kristallplättchen als auch die Speicherschaltung müssen während einer Lese- oder Schreibperiode adressiert werden. Die Signale an den Steuerelektroden der MOS-Elemente 66 und 67 werden gleich »Eins« zur Verbindung des Potentials am Eingangsanschluß 63 Masse für eine binäre »Null« oder ein negatives Potential bei einer der Speicherschaltung adressierten binären »Eins«.

Während des Lesevorganges wird das MOS-Element

67 abgeschaltet und das MOS-Element 68 eingeschaltet, damit Massepotential über das MOS-Element 69 zum Ausgangsanschluß 64 gelangt, wenn die adressierte Speicherschaltung eine binäre »Eins« enthält und damit der Ausgangsanschluß auf einem vorher geladenen Spannungsniveau bleibt, wenn in der adressierten Schaltung eine binäre »Null« gespeichert wird. Das MOS-Element 68 wählt jeweils das Kristallplättchen aus, das während der Leseperiode adressiert wird.

Zur weiteren Illustration sei noch angenommen, daß eine binäre »Eins« in der Speicherschaltung 58 gespeichert wird. Während des Lesens erscheint die negative Spannung, praktisch das Potential des Lesetaktsignals, an der Steuerelektrode des MOS-EIementes 69 und schaltet das Element ein. Nach Einschaltung des Elementes ist der Ausgangsanschluß 64 über das MOS-Element 68 mit Masse verbunden. Bei Speicherung einer binären »Null« bleibt das MOS-Element 69 abgeschaltet.

Die gezeigte Realisierung der Ausgänge erlaubt es, einen schaltschnellen, bipolaren Stromdetektor zur Erhöhung der Gesamtarbeitsgeschwindigkeit des Speichersystems zu verwenden.

Anstelle der beschriebenen P-Ieitenden Elemente können auch N-Ieitende Elemente verwendet werden. Die Polarität der Spannungen ist in diesem Fall entsprechend zu ändern. Ebenso können anstelle der MOS-Transistoren MNOS-, MNS- oder andere Feldeffektelemente als Verstärker eingesetzt werden.

Hierzu 2 Blatt Zeichnungen

Claims (5)

Patentansprüche:

1. Kapazitive Speicherschaltung zur Speicherung binärer Information, mit mindestens einer Speicherzelle, die einen mit einem Ladetransistor verbundenen Speicherkondensator enthält zum Laden des Kondensators während eines ersten Zeitintervalls auf einen Spannungswert entsprechend einem zu speichernden binären Wert und einen zweiten Transistor mit einer mit dem Kondensator verbundenen Steuerelektrode zur Anzeige des gespeicherten binären Zustandes, dadurch gekennzeichnet, daß der Kondensator (2) eine mit dem Ladetransistor (16) verbundene fest angebrachte Platte (3), eine zweite Platte (6) und eine Eingangselektrode (7) aufweist, daß die zweite Platte

(6) eine in einen Substratbereich unter der fest angebrachten Platte (3) gebildete Inversionszone enthält, daß die Jnversionszone als Funktion der Spannung entsprechend dem zu speichernden binären Wert gebildet ist zur elektrischen Verknüpfung der zweiten Platte (6) an die Eingangselektrode (7), daß die Steuerelektrode (12) eines dritten Transistors (11) mit einem Lesetaktsignal verbunden ist, welches an die Eingangselektrode (7) gelegt wird, daß eine Leitungsbahnelektrode (10) mit einer Elektrode (9) des zweiten Transistors (5) und einer Ausgangselektrode (13) verbunden ist, und daß die Ausgangselektrode (13) des dritten Transistors (11) auf ein Ausgangspotential ausgesteuert wird, das den gespeicherten binären Zustand während eines Leseintervalls des Speicherzyklus wiedergibt.

2. Kapazitive Speicherschaltung räch Anspruch 1, dadurch gekennzeichnet, daß die Kapazität auf die Eingangselektrode (7) geschaltet wird, wenn die zu speichernde Information eine binäre »Eins« darstellt, und daß die Kapazität auf ein Bezugspotential geschaltet wird, wenn die zu speichernde Information eine binäre »Null« ist.

3. Kapazitive Speicherschaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Lesetaktsignal an der Eingangselektrode (7) das Potential an der fest angebrachten Platte (3) vergrößert, wenn eine Information einer binären »Eins« vom Kondensator (2) gespeichert wird und ferner, daß die Steuerelektrode (4) des zweiten Transistors (5) mit der fest angebrachten Platte (3) verbunden ist, eine Elektrode (8) mit der Eingangselektrode (7) verbunden ist und die andere Elektrode (9) dieses Transistors (5) durch das Potential an der fest angebrachten Platte (3) nach dem Erhöhen auf den Wert des Lesetaktsignals ausgesteuert wird.

4. Kapazitive Speicherschaltung nach Anspruch 3, dadurch gekennzeichnet, daß die Eingangselektrode

(7) von der Ausgangselektrode (9) isoliert ist, wenn eine binäre »Null« vom Kondensator (2) gespeichert wird und daß die Ausgangselektrode (9) nicht auf das Lesetaktsignal ansprechen kann.

5. Kapazitive Speicherschaltung nach einem der vorhergehenden Ansprüche, gekennzeichnet durch einen Adressenanschluß (14) zum Adressieren der Schaltung und einen Kondensator (15), der zwischen die andere Elektrode (13) des dritten Transistors (11) und ein Bezugspotential geschaltet ist und auf ein Potential aufgeladen wird, das den binären Schaltzustand der gespeicherten Information während des Schreibintervalls des Speicherzyklus wiedergibt, wenn die Schaltung adressiert wird; der durch das Potential regeneriert wird, das auf der anderer Elektrode (13) des dritten Transistors (11) wahrem des Leseintervalls des Speicherzyklus auftritt, wenr die Schaltung nicht adressiert wird, wobei dei Kondensator (15) während des Schreibintervalls mi der fest angebrachten Platte (3) verbunden ist, wenr die Schaltung nicht adressiert wird und die Ladung des Kondensators (2) regeneriert.