DE2727419A1 - Matrixspeicher - Google Patents

Matrixspeicher

Info

Publication number
DE2727419A1
DE2727419A1 DE19772727419 DE2727419A DE2727419A1 DE 2727419 A1 DE2727419 A1 DE 2727419A1 DE 19772727419 DE19772727419 DE 19772727419 DE 2727419 A DE2727419 A DE 2727419A DE 2727419 A1 DE2727419 A1 DE 2727419A1
Authority
DE
Germany
Prior art keywords
source
memory
line
gate
common
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19772727419
Other languages
English (en)
Other versions
DE2727419C3 (de
DE2727419B2 (de
Inventor
Nicholas Edward Aneshansley
George Corbin Lockwood
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NCR Voyix Corp
Original Assignee
NCR Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NCR Corp filed Critical NCR Corp
Publication of DE2727419A1 publication Critical patent/DE2727419A1/de
Publication of DE2727419B2 publication Critical patent/DE2727419B2/de
Application granted granted Critical
Publication of DE2727419C3 publication Critical patent/DE2727419C3/de
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/24—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Read Only Memory (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)

Description

Die Erfindung betrifft einen Matrixspeicher aus Halbleiterspeicherelementen mit veränderbarem Schwellenwert, die jeweils eine Quellenelektrode und eine Torelektrode aufweisen und mit einer Leseschaltung zum Anlegen eines Lesesignals an die Torelektrode eines ausgewählten Speicherelementes ausgestattet sind.
Es sind bereits Matrixspeicher der eingangs genannten Art bekannt, in denen Feldeffekttransistoren mit veränderbarem Schwellenwert als Speicherelemente verwendet werden, die in Zeilen und Spalten angeordnet sind. Die Schwellenwerte der Speicherelemente können auf einen ersten oder auf einen zweiten Pegel eingestellt werden, wodurch die Speicherung von Daten möglich ist. Mit Hilfe von Leseschaltungen wird der zwischen der Quellenelektrode und der Senkenelektrode eines ausgewählten Transistors fließende Strom gemessen, um eine Feststellung des Schwellenwertpegels, auf den der ausgewählte Transistor eingestellt 1st, zu ermöglichen.
Bei dem Entwurf von Speicherelementen aus integrierten Kreisen 1st es wesentlich, daß auf einem Halbleiterchip von vorgegebener Größe die höchstmögliche Speicherkapazität erreicht werden kann. Bei den vorgenannten bekannten Matrixspeichern ist die Anzahl von Bits, die in einem vorgegebenen Chip gespeichert werden können, begrenzt, da die verwendeten Speichertransistoren Tor-, Quellen- und Senkenverbindungen benötigen.
Es 1st demnach eine Aufgabe der vorliegenden Erfindung, einen Speicher aus Integrierten Kreisen aufzuzeigen, in dem eine Anzahl von Halbleiterspeicherelementen mit veränderbarem Schwellenwert vorgesehen 1st, der eine höhere Packungsdichte auf einem Chip vorgegebener Größe In Vergleich zu den bereits bekannten Speichern ermöglicht, wobei gleichzeitig bezüglich der Leseoperationen eine hohe SicherneUn9^w,ä t h51/J?1 tÄk se1n soll.
15. Juni 1977
Diese Aufgabe wird gemäß der Erfindung dadurch gelöst, daß jedes Speicherelement während des Betriebes als veränderbarer Kondensator wirkt« der selektiv auf einen ersten oder einen zweiten Zustand eingestellt werden kann, wobei an der Quellenelektrode eines ausgewählten Speicherelementes beim Anlegen eines Lesesignals an dessen Torelektrode ein Spannungssignal entsteht, das einem Eingang eines Leseverstärkers zugeführt wird, in dem ein Vergleich des Spannungssignals mit einer an dessen zweiten Eingang angelegten Referenzspannung stattfindet und daß als Vergleichsergebnis ein Ausgangssignal erzeugt wird, das den Zustand eines ausgewählten Speicherelementes anzeigt.
Es ist ersichtlich, daß in einem Matrixspeicher gemäß der vorliegenden Erfindung Speicherelemente eingesetzt werden, die keine Senke benötigen, wodurch der ansonsten hierfür erforderliche Platz für die Speicherung von Daten verwendet werden kann. Des weiteren wurde festgestellt, daß durch den Einsatz der Spannungsvergleichstechnik die Auslesefunktion mit hoher Sicherheit ermöglicht wird.
Im folgenden wird die Erfindung anhand eines Ausführungsbeispiels unter Bezugnahme auf die beiliegende Zeichnung beschrieben. Diese Zeichnung stellt ein Blockschaltbild des erfindungsgemäßen Matrixspeichers dar.
Der in der Zeichnung dargestellte Matrixspeicher enthält eine Anordnung 10 aus Speicherzellen, die durch Halbleiterspeicherelemente 10.10 bis 10.32 mit veränderbarem Schwellenwert gebildet werden. Die Speicherelemente sind in Zeilen 10.10, 10.20 ... 10.30; 10.11, 10.21 ... 10.31 und 10.12, 10.22 ... 10.32 und in Spalten 10.10, 10.11 ... 10.12; 10.20, 10.21 ... 10.22 und 10.30, 10.31 ... 10.32 auf einem einzigen Halbleiterchip angeordnet.
709852/1072
15. Juni 1977
Jedes dieser Speicherelemente enthält einen Quellenbereich, der in das Halbleitersubstrat eindiffundiert ist und einen Nitridoxid-Torbereich, der einen Teil des Quellenbereichs und einen Teil des neben dem Quellenbereich liegenden Substrats bedeckt. Ein Zeilenselektionskreis 12, der durch einen Zeilenadressendecodierkreis 18 gesteuert wird, liefert die Befähigungssignale für die Torelektroden der Speicherelemente lO.lObis 10.32 über jeweils gemeinsame Leitungen 42, die in entsprechender Weise mit den zellenförmig angeordneten Speicherelementen verbunden sind. Ein Spaltenselektionskreis 16, der durch einen Spaitenadressendecodierkreis 24 gesteuert wird, ist mit den Quellenelektroden der Speicherelemente 10.10 bis 10.32 über gemeinsame Quellenleitungen 44 verbunden, die in entsprechender Weise mit den Elementen der Spalten verbunden sind. Ein Signal von einem ausgewählten Speicherelement wird an einen Eingang eines Leseverstärkers 30 angelegt, der aus einem monostabilen Multivibrator (one-shot) besteht und an dessen zweiten Eingang eine Referenzspannung von einem Referenzspaltenkreis 14 angelegt wird.
Da die Speicherelemente 10.10 bis 10.32 auf dem gleichen Substrat angeordnet sind, ist es auf einfache Weise möglich, die in der Anordnung 10 gespeicherten Daten zu löschen und danach jedes der einzelnen Speicherelemente auf einen vorbestimmten Zustand, d. h. auf "0M oder auf "1" zu setzen. Bei der hier beschriebenen speziellen Ausführungsform wird die "0" durch einen -3 Volt Schwellenwert eines Speicherelementes (dies entspricht einem ersten Kapazitätszustand) und die "1" durch einen -10 Volt Schwellenwert (dies entspricht einem zweiten
u. Juni 1977 709852/1072
Kapazitätszustand) dargestellt. Der Ausdruck Schwellenwert gibt die Spannung an, die an die Torelektrode angelegt werden muß, um eine Kanal Inversion und ein Ansteigen der Kapazität zwischen Tor und Quelle zu bewirken. Beispielsweise werden zur Löschung der gesamten in dem Chip gespeicherten Informationen und zum Setzen einer jeden Speicherzelle auf "0" -20 Volt an das Substrat angelegt, während gleichzeitig "0" Volt an die Torelektroden der Zellen 10.10 bis 10.32 angelegt werden.
Zum Einschreiben bzw. Speichern einer "1" (was durch einen -10 Volt Schwellenwert dargestellt wird) in eine ausgewählte Zelle der Anordnung 10 wird ein -20 Volt-Signal an einen -V-Eingang 38 des Zellenselektionskreises 12 angelegt, während geeignete binärcodierte Signale an die Eingangsleitungen 20 des Zeiienadressendecodierkreises 18 und an die Eingangsleitungen 26 des Spaltenadressendecodierkreises 24 angelegt werden. Der Zeilenselektionskreis 12 enthält Serien von Feldeffekttransistoren 12.0, 12.1 ... 12.2, von denen die Quellen-Senkenpfade zwischen den Anschluß 38 und einer entsprechenden gemeinsamen Torleitung 42 geschaltet sind. Da eine "1H hier flir Erläuterungszwecke in die Speicherzelle 10.21 eingeschrieben werden soll, bewirkt der binärcodierte Eingang an den Eingangsleitungen 22, daß auf der Leitung 22.1, die mit der Torelektrode des Transistors 12.1 verbunden 1st, ein Befähigungssignal entsteht. Dieses Befähigungsausgangssignal bewirkt, daß der Transistor 12.1 leitend wird und dadurch die -V-Spannung (-20 Volt) vom Anschluß 38 an die Gateelektroden der entsprechenden Zeile von Speicherzellen 10.11, 10.21 ... 10.31 Über die Quellen-Senkenstrecke des Transistors 12.1 und die entsprechende
709852/1072
15. Juni 1977
Torleitung 42 anlegt. Der Spaltenselektionskreis 16 enthält eine Serie aus Feldeffekttransistoren 16.1, 16.2 ... 16.3, deren Quellen-Senkenpfad jeweils zwischen eine der gemeinsamen Quellenleitungen 44 und eine Leitung 34» die mit der Senkenelektrode eines Schreibfeldeffekttransistors 32 verbunden ist, geschaltet. Die Transistoren 16.1, 16.2 ... 16.3 dienen als Schalter, die in entsprechender Weise den Spalten der Anordnung 10 zugeordnet sind. Gleichzeitig «1t de* Anlegen von -10 Volt an den Anschluß 38 für die Torelektroden der Speicherzellen in einer ausgewählten Zelle wird ein binärcodierter Eingang an die Leitungen 26 des Spaitenadressendecodierkreises 24 angelegt, so daß ein Befähigungsausgang auf der Leitung 28.1 entsteht, der der Torelektrode des Transistors 16.2 in dem Spaltenselektionskreis 16 zugeführt wird, so daß dadurch bewirkt wird, daß der Transistor 16.2 leitet. Ein Schreibsignal mit ebenfalls ähnlicher Polarität wird zeitlich in abgestimmter Welse als -V-Signal an die Torelektrode des Schreibtransistors 32 über den Anschluß 45 angelegt, wodurch bewirkt wird, daß dieser Transistor leitend wird. Oa gewünscht wird, daß eine "1" 1n die Speicherzelle 10.21 eingeschrieben wird, bleibt die Quellenelektrode des Schreibtransistors 32 an Massepotential, indem ein geeignetes Signal an den Anschluß 46 angelegt wird und somit 0 Volt der Quellenelektrode der Speicherzelle 10.21 Über die Quellen-Senkenstrecke des Transistors 16.2 und der entsprechenden Leitung 44 zugeführt wird. Da -20 Volt an die Torelektrode der Zelle 10.21 angelegt werden, während 0 Volt an ihrer Quellenelektrode anliegen, erfolgt eine Einstellung des Schwellenwertes dieser Speicherzelle auf -10 Volt infolge der physikalischen
709852/1072
15. Juni 1977
Dimensionen der Zelle und des Ladungsdurchtunnelungsphänomens bei MNOS-Vorrichtungen.
Es wird darauf hingewiesen, daß die -20 Volt am Anschluß 38 nur der Zeile der Zellen 10.11, 10.21 ... 10.31 infolge des Befähigungssignals auf der Leitung 22.1 zugeführt werden, wodurch bewirkt wird, daß der zugeordnete Transistor 12.1 der einzige Transistor ist, der in dem ausgewählten Zeilenselektionskreis 12 leitend ist. In ähnlicher Weise wird infolge des an der Leitung 28.1 anliegenden Befähigungssignals der Transistor 16.2 der einzige leitende Transistor im Spaltenselektionskreis 16 sein. Somit wird lediglich die Speicherzelle 10.21 auf einen -10 Volt Schwellenwertpegel gesetzt, wodurch eine "1" repräsentiert wird, da sie die einzige Zelle in der Anordnung 10 ist, die ein 0 Volt-Signal an der Quellenelektrode und ein -20 Volt-Signal an der Gateelektrode erhält. Die Signale können, nachdem eine "1" in der Zelle 10.21 gespeichert ist, wieder entfernt werden.
Wenn die in einer bestimmten Speicherzelle gespeicherte Binärinformation gelesen werden soll, so werden -10 Volt an den -V-Anschluß 38 des Zeilenselektionskreises 12 angelegt. Wenn beispielsweise die in der Zelle 10.32 gespeicherte Information gelesen werden soll, so muß ein entsprechendes binärcodiertes Zeilenselektionssignal als Eingang an die Leitungen des Zeilenadressendecodierkreises 18 angelegt werden, um auf der Leitung 22.2 ein Befähigungssignal zu erzeugen. Auf allen anderen Ausgangsleitungen des Kreises 18 entstehen keine Signale. Dieses Befähigungssignal bewirkt, daß lediglich der Transistor 12.2 von den Transistoren des Zeilenselektionskreises 12 leitend wird und somit -10 Volt am Anschluß 38 für die Torelektroden der in den Speicherzellen 10.12, 10.22 ... 10.32
709852/1072 15. Juni 1977
erscheinen. Das binärcodierte Zeilenselektionssignal dient zur Auswahl der Leitung 22.2, während gleichzeitig ein geeignetes binärcodiertes Spaltenselektionssignal an die Eingangsleitungen 26 des Spaltenadressendecodierkreises angelegt wird, um auf der Leitung 28.2 ein Spaltenbefähigungssignal zu erzeugen, so daß lediglich der Transistor 16.3 von den Transistoren des Spaltenselektionskreises 16 leitend wird. Da somit lediglich der Transistor 12.2 in dem Zeilenselektionskreis 12 und der Transistor 16.3 in dem Spaltenselektionskreis 16 leitend sind, wird bewirkt, daß die Speicherzelle 10.32 gelesen wird. Die Schwellenwertspannung der Zelle 10.32 bestimmt ihre Tor-Quellenkapazität und die Spannung, die an der Quellenelektrode der Speicherzelle 10.32 auftritt. Die zuletzt genannte Spannung wird über den Senken-Quellenpfad des Transistors 16.3 und die Leitung 34 an einen Eingang des Verstärkers 30 angelegt.
Die in der Zeichnung dargestellte Speichermatrix enthält ebenfalls einen Referenzspaltenkreis 14, in dem eine Serie von Feldeffekttransistoren 14.1,
14.2 ... 14.3 angeordnet sind. Die Torelektroden dieser Transistoren sind in entsprechender Weise mit den gemeinsamen Torle.itungen 42 verbunden und die Quellenelektroden dieser Transistoren liegen an einer weiteren gemeinsamen Leitung 36, die als zweiter Eingang für den Leseverstärker 30 dient. Es wird darauf hingewiesen, daß beim Erscheinen eines Befähigungssignals auf der Leitung 22.2 zur Einschaltung des Treibertransistors 12.2 -10 Volt an dem Anschluß 38 des Zeilenselektionskreises erscheinen, die ebenfalls der Torelektrode des Transistors
14.3 in dem Referenzspaltenkreis 14 zugeführt werden. Eine feste Tor-zu-Quellenkapazität liegt im Transistor 14.3 vor und ein -2 Volt-Signal erscheint auf der Leitung 36 als
709852/1072
l5. Juni 1977
Reaktion auf die aufrechterhaltene Leitfähigkeit des Transistors 12.2. Dieses Signal wird dem zweiten Eingang des Leseverstärkers 30 zugeführt. Jeder der Transistoren 14.1, 14.2 ... 14.3 des Referenzspaltenkreises 14 kann -2 Volt als Referenzspannung flir den zweiten Eingang des Verstärkers 30 erzeugen, wenn ein entsprechender Transistor des Zeilenselektionskreises 12 leitend ist. Es wird darauf hingewiesen, daß die -2 Volt-Referenzspannung in der Mitte zwischen den Spannungssignalen liegt, die an der Quellenelektrode der ausgewählten Speicherzelle entsteht, wenn sich in dieser ein erster Kapazitätszustand ergibt,und der Spannung an der Quellenelektrode dieser Speicherzelle, wenn ein zweiter Kapazitätswert vorhanden 1st.
Wenn der Schwellenwert der zu lesenden Speicherzelle 10.32 auf seine positive Grenze (-3 Volt bedeutet eine binäre "0") gesetzt wird, so wird eine größere Quellenkapazität in dieser Zelle vorhanden sein und eine größere negative Spannung wird somit an der gemeinsamen Quellenleitung 34 erscheinen, wenn die Transistoren 12.2 und 16.3 leitend sind. Das auf der Leitung 34 auftretende Signal wird dem Leseverstärker 30 zugeführt, wobei es an dessen ersten Eingang angelegt wird. Dieses Signal wird dann 1n dem Verstärker 30 mit dem -2 Volt-Signal von der Leitung 36 verglichen, so daß der Verstärker (one-shot multivibrator) auf seinen ersten Zustand gesetzt wird und wobei dadurch am Ausgang an dem Anschluß 40 des Verstärkers 30 ein negatives Signal entsteht. Ein solcher negativer Ausgang stellt eine binäre "0" dar. Wenn der veränderbare Schwellenwert der Speicherzelle 10.32 auf den negativen Grenzwert (-10 Volt bedeutet eine binäre "1") gesetzt wird,
16. 1..1 »77 709852/1072
so wird eine niedrigere negative Spannung auf der Leitung 34 auftreten und der Verstärker 30 wird auf seinen zweiten Zustand gesetzt, so daß an seinem Ausgang am Anschluß 40 ein positiver Wert auftritt, wodurch angezeigt wird, daß In der Zelle 10.32 eine "1" gespeichert ist. Die in den Speicherzellen 10.10 bis 10.32 gespeicherten Informationen können in ähnlicher Weise gelesen werden, indem die jeweils korrespondierenden Transistoren in dem Zeilenselektionskreis 12 und dem Spaltenselektionskreis 16 leitend gemacht werden.
Es wurde festgestellt, daß die vorangehend beschriebene Speichermatrix, in der der Ausgang des Leseverstärkers durch den Vergleich einer Referenzspannung mit dem an der Quellenelektrode einer ausgewählten Speicherzelle erzeugten Signal bestimmt ist, eine hohe Betriebssicherheit erreicht.
Es versteht sich, daß Modifikationen der erfindungsgemäßen Speichermatrix in der Weise möglich sind, daß eine Vielzahl von Leseverstärkern vorgesehen werden können, die mit den entsprechenden Spalten der Speichermatrix zusammenwirken und daß der Ausgang der Verstärker mit einer gemeinsamen Ausgangsleitung verbunden werden kann. In solchen modifizierten Ausführungsformen kann jede gemeinsame Quellenleitung ■1t einem ersten Eingang eines entsprechenden Leseverstärkers verbunden werden, wobei entsprechende Mittel vorgesehen sind, mit denen eine selektive Zuführung einer Referenzspannung an den zweiten Eingang eines jeden Verstärkers möglich ist. Die Anordnung kann so ausgestaltet sein, daß während einer Leseoperation ein Ausgangssignal von einem ausgewählten Verstärker erzeugt
I5. Juni 1977 709852/1072
werden kann, das von einem Vergleich der in der ausgewählten Speicherzelle erzeugten Spannung in der entsprechenden gemeinsamen Quellenleitung mit der Referenzspannung herrührt.
15-Jun11977 709852/1072

Claims (9)

2727A19 NCR CORPORATION Dayton, Ohio (V.St.A.) Patentanmeldung Unser Az.: Case 2331/GER MATRIXSPEICHER Patentansprüche:
1. Matrixspeicher aus Halbleiterspeicherelementen ■It veränderbarem Schwellenwert, die jeweils eine Quellenelektrode und eine Torelektrode aufweisen und mit einer Leseschaltung zum Anlegen eines Lesesignals an die Torelektrode eines ausgewählten Speicherelementes ausgestattet sind, dadurch gekennzeichnet, daß jedes Speicherelement (10.10 bis 10.32) während des Betriebes als veränderbarer Kondensator wirkt, der selektiv auf einen ersten oder einen zweiten Zustand eingestellt werden kann, wobei an der Quellenelektrode eines ausgewählten Speicherelementes beim Anlegen eines Lesesignals an dessen Torelektrode ein Spannungssignal entsteht, das einem Eingang eines Leseverstärkers (30) zugeführt wird, in dem ein Vergleich des Spannungssignals mit einer an dessen zweiten Eingang angelegten Referenzspannung stattfindet und daß als Vergleichsergebnis ein Ausgangssignal erzeugt wird, das den Zustand eines ausgewählten Speicherelementes anzeigt.
2. Matrixspeicher nach Anspruch 1, dadurch gekennzeichnet, daß jedes Speicherelement (10.10 bis 10.32) aus einen Quellenelektrodenbereich besteht, der in ein Halbleitersubstrat eindiffundiert 1st und daß ein Nitridoxid-
709852/1072 15. Juni 1977
ORIGINAL INSPECTED
torbereich einen Tell des Quellenbereiches und einen Teil des Substrats neben dem Quellenbereich überdeckt.
3. Matrixspeicher nach Anspruch 2, dadurch gekennzeichnet, daß alle Speicherelemente der Anordnung 10 ein gemeinsames Substrat aufweisen, an das ein geeignetes Signal zum Löschen der in der Anordnung gespeicherten Information angelegt werden kann.
4. Matrixspeicher nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Referenzspannung einen Wert aufweist, der zwischen der an der Quellenelektrode eines ausgewählten Speichereiementes entstehenden Spannung ist, wenn sich das Element in
seinem ersten Zustand befindet, und der an der Sourceeiektrode entstehenden Spannung, wenn sich das ausgewählte Element in seinem zweiten Zustand befindet.
5. Matrixspeicher nach Anspruch 4, dadurch gekennzeichnet, daß der Verstärker (30) ein Multivibrator ist, der während einer Leseoperation auf einen ersten oder zweiten Zustand gesetzt wird, in Abhängigkeit davon, ob die an der Quellenelektrode eines ausgewählten Elements entstehende Spannung größer oder kleiner als die
Referenzspannung ist.
6. Matrixspeicher nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Speicherelemente (10.10 bis 10.32) in Teilen und Spalten
angeordnet sind und daß der Speicher eine Vielzahl
von gemeinsamen Torleitungen (42) und eine Vielzahl
von gemeinsamen Quellenleitungen (44) enthält, wobei
jede Torleitung mit den Torelektroden der Speicher-
709852/1072
15. Juni 1977
elemente in einer entsprechenden Zeile und jede gemeinsame Quellenleitung mit den Quellenelektroden der Speicherelemente einer entsprechenden Spalte verbunden 1st und daß Zeilen-und Spaitenadressierschaltungen (12, 18; 16, 24) zum Anlegen von geeigneten Signalen zur Auswahl einer der gemeinsamen Tor- und Quellenleitungen vorgesehen sind, wobei das dadurch ausgewählte Speicherelement mit der ausgewählten Torleitung und der ausgewählten Quellenleitung verbunden wird, so daß es auf einen ausgewählten Zustand gesetzt werden kann.
7. Matrixspeicher nach Anspruch 6, gekennzeichnet durch eine Vielzahl von Schaltern (16.1, 16.2 ... 16.3), die in entsprechender Weise mit den Spalten aus Speicherelementen (10.10 bis 10.32) korrespondieren und Mittel (24) zur Wirksammachung eines ausgewählten Schalters vorgesehen sind, wodurch das in der entsprechenden gemeinsamen Quellenleitung (44) erzeugte Signal, das beim Anlegen eines Lesesignals an die Torelektrode eines ausgewählten Speicherelements entsteht, in der Lage ist, den zugeordneten Leseverstärker (30) wirksam zu machen, so daß ein Ausgangssignal entsteht, das den Zustand des ausgewählten Speicherelementes anzeigt.
8. Matrixspeicher nach Anspruch 7, gekennzeichnet durch einen einzelnen Leseverstärker (30), wobei jede gemeinsame Quellenleitung (44) mit einem Eingang des Verstärkers Über einen entsprechenden Schalter (16.1, 16.2 ... 16.3) verbunden ist.
15. Juni 1977
709852/10 72
9. Matrixspeicher nach Anspruch 8, gekennzeichnet durch eine Spalte aus Feldeffekttransistoren (14.1, 14.2 ... 14.3), die in entsprechender Weise den Zeilen aus Speicherelementen (10.10 bis 10.32) zugeordnet ist, wobei die Torelektroden der genannten Transistoren in entsprechender Weise mit den gemeinsamen Torleitungen (42) verbunden sind und die Quellenelektroden der genannten Transistoren über eine weitere gemeinsame Leitung (36) mit dem zweiten Eingang des Leseverstärkers (30) verbunden sind, so daß die in der weiteren gemeinsamen Leitung erzeugte Referenzspannung beim Anlegen eines Lesesignals an eine ausgewählte gemeinsame Torleitung angelegt wird.
709852/1072
15. Juni 1977
DE2727419A 1976-06-18 1977-06-18 Halbleiterspeichersystem Granted DE2727419B2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/697,602 US4094008A (en) 1976-06-18 1976-06-18 Alterable capacitor memory array

Publications (3)

Publication Number Publication Date
DE2727419A1 true DE2727419A1 (de) 1977-12-29
DE2727419B2 DE2727419B2 (de) 1979-11-15
DE2727419C3 DE2727419C3 (de) 1988-07-28

Family

ID=24801772

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2727419A Granted DE2727419B2 (de) 1976-06-18 1977-06-18 Halbleiterspeichersystem

Country Status (5)

Country Link
US (1) US4094008A (de)
JP (1) JPS6032918B2 (de)
DE (1) DE2727419B2 (de)
FR (1) FR2394868A1 (de)
GB (1) GB1530113A (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3144001A1 (de) * 1980-11-07 1982-08-26 Hitachi, Ltd., Tokyo Integrierte halbleiterschaltung
US4703453A (en) * 1982-02-15 1987-10-27 Hitachi, Ltd. Semiconductor memory with an improved dummy cell arrangement and with a built-in error correcting code circuit

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4233526A (en) * 1977-04-08 1980-11-11 Nippon Electric Co., Ltd. Semiconductor memory device having multi-gate transistors
US4170741A (en) * 1978-03-13 1979-10-09 Westinghouse Electric Corp. High speed CMOS sense circuit for semiconductor memories
US4198694A (en) * 1978-03-27 1980-04-15 Hewlett-Packard Company X-Y Addressable memory
JPS54148363A (en) * 1978-05-12 1979-11-20 Nec Corp Tri-state circuit
US4179626A (en) * 1978-06-29 1979-12-18 Westinghouse Electric Corp. Sense circuit for use in variable threshold transistor memory arrays
JPS56500109A (de) * 1979-03-13 1981-02-05
EP0019987A1 (de) * 1979-06-01 1980-12-10 Motorola, Inc. Schnell-Lese-Pufferverstärker mit FET-Transistoren
US4318014A (en) * 1979-07-27 1982-03-02 Motorola, Inc. Selective precharge circuit for read-only-memory
JPS5627960A (en) * 1979-08-16 1981-03-18 Nec Corp Rom cell
JPS5627959A (en) * 1979-08-16 1981-03-18 Nec Corp Rom cell
US4301518A (en) * 1979-11-01 1981-11-17 Texas Instruments Incorporated Differential sensing of single ended memory array
JPS5693363A (en) * 1979-12-04 1981-07-28 Fujitsu Ltd Semiconductor memory
DE3153700C2 (de) 1980-02-04 1993-01-28 Texas Instruments Inc., Dallas, Tex., Us
US4453235A (en) * 1980-05-27 1984-06-05 Supertex, Inc. Integrated memory circuits
US4342102A (en) * 1980-06-18 1982-07-27 Signetics Corporation Semiconductor memory array
US4376987A (en) * 1980-08-18 1983-03-15 Mcdonnell Douglas Corporation Threshold referenced MNOS sense amplifier
JPS5856198B2 (ja) * 1980-09-25 1983-12-13 株式会社東芝 半導体記憶装置
JPS5856199B2 (ja) * 1980-09-25 1983-12-13 株式会社東芝 半導体記憶装置
US4449203A (en) * 1981-02-25 1984-05-15 Motorola, Inc. Memory with reference voltage generator
US4415992A (en) * 1981-02-25 1983-11-15 Motorola, Inc. Memory system having memory cells capable of storing more than two states
FR2528613B1 (fr) * 1982-06-09 1991-09-20 Hitachi Ltd Memoire a semi-conducteurs
JPH0612619B2 (ja) * 1982-09-22 1994-02-16 株式会社日立製作所 半導体メモリ装置
US4615020A (en) * 1983-12-06 1986-09-30 Advanced Micro Devices, Inc. Nonvolatile dynamic ram circuit
US4725984A (en) * 1984-02-21 1988-02-16 Seeq Technology, Inc. CMOS eprom sense amplifier
US4636979A (en) * 1984-11-02 1987-01-13 Motorola, Inc. Orientation of reference cells in a memory
US4703455A (en) * 1985-12-23 1987-10-27 Motorola, Inc. Bipolar programmable memory and method
JPH0642318B2 (ja) * 1988-01-18 1994-06-01 株式会社東芝 半導体メモリ
JPH0715952B2 (ja) * 1988-04-13 1995-02-22 株式会社東芝 半導体記憶装置
US7180782B2 (en) * 2005-06-10 2007-02-20 Macronix International Co., Ltd. Read source line compensation in a non-volatile memory
US7292485B1 (en) * 2006-07-31 2007-11-06 Freescale Semiconductor, Inc. SRAM having variable power supply and method therefor
US8416609B2 (en) * 2010-02-15 2013-04-09 Micron Technology, Inc. Cross-point memory cells, non-volatile memory arrays, methods of reading a memory cell, methods of programming a memory cell, methods of writing to and reading from a memory cell, and computer systems
US8437174B2 (en) * 2010-02-15 2013-05-07 Micron Technology, Inc. Memcapacitor devices, field effect transistor devices, non-volatile memory arrays, and methods of programming
US8634224B2 (en) 2010-08-12 2014-01-21 Micron Technology, Inc. Memory cells, non-volatile memory arrays, methods of operating memory cells, methods of writing to and reading from a memory cell, and methods of programming a memory cell

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3590337A (en) * 1968-10-14 1971-06-29 Sperry Rand Corp Plural dielectric layered electrically alterable non-destructive readout memory element
LU72605A1 (de) * 1974-09-20 1975-08-21
US3911464A (en) * 1973-05-29 1975-10-07 Ibm Nonvolatile semiconductor memory

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3771148A (en) * 1972-03-31 1973-11-06 Ncr Nonvolatile capacitive memory cell
US3916390A (en) * 1974-12-31 1975-10-28 Ibm Dynamic memory with non-volatile back-up mode

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3590337A (en) * 1968-10-14 1971-06-29 Sperry Rand Corp Plural dielectric layered electrically alterable non-destructive readout memory element
US3911464A (en) * 1973-05-29 1975-10-07 Ibm Nonvolatile semiconductor memory
LU72605A1 (de) * 1974-09-20 1975-08-21

Non-Patent Citations (6)

* Cited by examiner, † Cited by third party
Title
1972 IEEE International Solid-State Circuits Conference, S. 56,57 *
1973 IEEE International Solid-State Circuits Conference, S. 28,29 *
1974 IEEE International Soild-State Circuits Conference, S. 204,205 *
Electronics, 13. Sept. 1973, S. 116-121 *
Proceedings of the IEEE, Vol. 58, No. 8, August 1970, S. 1207-1219 *
Siemens Forschungs- und Entwicklungsberichte, Bd. 4(1975) Nr. 6, S. 345-351 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3144001A1 (de) * 1980-11-07 1982-08-26 Hitachi, Ltd., Tokyo Integrierte halbleiterschaltung
US4703453A (en) * 1982-02-15 1987-10-27 Hitachi, Ltd. Semiconductor memory with an improved dummy cell arrangement and with a built-in error correcting code circuit

Also Published As

Publication number Publication date
JPS6032918B2 (ja) 1985-07-31
US4094008A (en) 1978-06-06
DE2727419C3 (de) 1988-07-28
DE2727419B2 (de) 1979-11-15
JPS52155930A (en) 1977-12-24
FR2394868A1 (de) 1979-01-12
GB1530113A (en) 1978-10-25

Similar Documents

Publication Publication Date Title
DE2727419A1 (de) Matrixspeicher
DE2313917C3 (de) Speicher mit redundanten Speicherstellen
DE4036091C2 (de) Dynamischer Halbleiterspeicher mit wahlfreiem Zugriff
DE2803989A1 (de) Wahlfreie zugriffsspeichervorrichtung fuer digitale daten
DE3932442A1 (de) Halbleiterspeicheranordnung
DE3041176A1 (de) Halbleiterspeichervorrichtung
DE2556832B2 (de) Speicheranordnung und Verfahren zum Betrieb einer derartigen Speicheranordnung
DE2432684C3 (de) Schaltungsanordnung zur Zwischenspeicherung der in einer Matrix aus Feldeffekt-Transistoren gespeicherten binären Informationen
DE2527486B2 (de) Verfahren zur Prüfung bistabiler Speicherzellen
DE2635028A1 (de) Auf einem halbleiterplaettchen integriertes speichersystem
DE2129687C3 (de) Digitale Speicherschaltung
DE10307272A1 (de) Speichervorrichtung zur Aktivierung einer Zelle durch Spezifizieren eines Blocks und einer Speicherzelle in dem Block
DE1959870B2 (de) Kapazitive speicherschaltung
DE2545168A1 (de) Inhaltsadressierbarer speicher
DE10038228A1 (de) Zellenblockstruktur eines nichtflüchtigen ferroelektrischen Speichers
EP0224887A1 (de) Gate Array Anordnung in CMOS-Technik
DE3032333A1 (de) Monolithische statische speicherzelle und verfahren zu ihrem betrieb
DE2724646C2 (de)
DE1966852A1 (de) Speichereinheit mit einer kapazitiven speichereinrichtung
DE1524900A1 (de) Bistabile Schaltungsanordnung mit zwei Transistoren
DE69833326T2 (de) Speicher mit verarbeitungsfunktion
DE2609714A1 (de) Speicherzellenanordnung
DE1295656B (de) Assoziativer Speicher
DE102019201830A1 (de) Integrierter Pegelumsetzer
DE2702830C2 (de)

Legal Events

Date Code Title Description
OD Request for examination
8220 Willingness to grant licences (paragraph 23)
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee