-
Speichereinheit mit einer kapazitiven Speichereinrichtung Die Erfindung
betrifft eine Speichereinheit mit einer kasazitiven Speichereinrichtung gemäß dem
Oberbegriff des Anspruchs 1.
-
Ein Speicher enthält im allgemeinen eine Anzahl von in einer Matrix
angeordneten Speicherelementen, die durch einander schneidende Zeilen und Spalten
bestimmt ist. Die Adresse für jede Speichereinheit wird hierbei durch den Schnittpunkt-einer
gegebenen Zeile und einer gegebenen Spalte bestimmt. Entsprechend einem vorgegebenen
Programm, das die logische Operation eines oder Rechners festlegt, wird entweder
ein Wort ein Bit ans einer vorgewählten Adresse ausgelesen oder es wird ein neues
Wort oder Bit in die gewählte Adresse eingelesen. Die jeweilige Operationsart sowie
die gewählte Datenadresse wird durch eine logische Schaltung bestimmt, die von der
Programmeingabe Eingabedaten
erhält.
-
Für eine optimale Wirksamkeit sollte der Speicher eines Rechners eine
möglichst große Wortzahl in einem minimalen Volumen speichern können, so daß der
Platzbedarf für den Speicher ohne Verlust an gespeicherter Datenmenge verhaltnismäßig
klein gehalten werden kann. Ferner sollte die Zugriffszeit des Speichers so niedrig
wie möglich gehalten sein, um eine möglichst hohe Arbeitsgeschwindigkeit des Rechners
zu ermöglichen; auch sollte der Speicher so wenig Leistung wie nur möglich verbrauchen.
Darüber hinaus sollte der Speicher bei der erstellung und bei der anschließenden
Benutzung möglichst wenig Kosten verursachen. Schließlich sollte beim Datenauslesen
aus einer gewählten Adresse der Speicher nicht gelöscht werden, das heißt die Ueseoperation
eines Wortes aus einer gewählten Adresse sollte das auf dieser Adresse liegende
Wort nicht zerstören.
-
Bei bekannten Speichern werden verschiedene Arten von Speicherelementen
verwendet, beispielsweise in einer Matrix angeordnete Elagnetkerne, Nagnettrommeln
und Magnetscheiben, auf denen die wörter auf vorgewählten Stellen gespeichert sind.
Andere ein Rechnerspeichern weniger gebräuchliche Speicherelemente sind Flip-Flops,
Schieberegister, Verzögerungsleitungen und Kathodenstrahlröhren. Diese bekannten
Speicherelemente sind im allgemeinen schnell zugänglich, sind å jedoch im Hinblick
auf die Kosten, ihren komplizierten Aufbau, die Zugriffsseit und/ oder den Leistungsverbrauch
nachteilig; überdies sind sie schwierig herzustellen.
-
Es ist daher eine technologie entwickelt worden, bei der mehrere Speichereinrichtungen
in integrierter Schaltungsbauweise hergestellt erden. Hierbei handelt es sich um
Schaltungen1 die auf einem sehr kleinem Körper, beispielsweiseeinem Halbleiterplättchen
vollständig hergestellt werden können. Bei der Herstellung dieser integrierten Schaltungen
ist es besonders
zweckmäßig, Feldeffekttransistoren (im folgenden
wird von iST gesprochen) zu verwenden, die mit hoher Geschwindigkeit schalten. Beldeffekttransistoren
besitzen einen Steueranschluß und ein Paar Ausgangsanschlüsse die im allgemeinen
als Quellen- bzw. Senkenelektrode bezeichnet werden. Wird an den SteUeranschluß
ein geeignetes negatives Signal angelegt, so wird die Schaltung zwischen den Ausgangsanschlüssen
gesperrt. Wird ein auf Erdpotential liegendes Signal oder ein positives Signal an
den Steueranschluß angelegt, so ist die Schaltung zwischen den Quellen- und Senkenelektroden
offen. Bei Halbleiterplättchen, die mehrere derartige Beldeffekttransistoren aufweisen,
kann die Plättchenunterlage auf ein bestimmtes Bezugspotential gelegt werden. Wird
an das Unterlagenmaterial eine positive Spannung und entweder an die Senken- oder
an die Quellenelektrode des Feldeffekttransistors eine positive Spannung angelegt,
so ist ein an den Steueranschluß angelegtes Signal mit Erdpotenti&l gegenüber
dem Unterlagenpotential ausreichend negativ, so daß der Wransistor eingeschaltet
wird. Der Xeldeffekttra-nsistor kann also als Schalter arbeiten, der durch das Signalpotential
an seinem Steueranschluß gesteuert wird.
-
Bei Verwendung deraritger Feldeffekttransistoren in Digitalspeichern
haben sich jedoch Schwierigkeiten ergeben, durch welche die Verwendung dieser Transistoren
als Speicherelemente in Speichern begrenzt ist. In früheren Ausführungen von Speicherzellen
mit Feldeffeitbransistoren waren für jede Zelle acht Transistoren notwendig, wobei
vier als Flip-Flops geschaltet waren und die anderen vier für die Adressenlogik
verwendet wurden. Diese acht Transistoren waren für die Durchführung von Datiklogikoperationen
mit Hilfe von Speicherzellen erforderlich; gleichzeitig mußte eine ausreichende
Trennung zwischen den Transistoren eingehalten werden, damit die Speicherzelle mit
einem bestimmten Störabstand arbeiten
konnte. Diese verhältnismäßig
große Anzahl an Transistoren für jede Speicherzelle in einem Speicher mit vielen
Adressen vermindert jedoch die Datenspeicherdichte des Speichers und erhöht die
Kosten die Komplexivität und den Leistungsverbrauch des Speichers. Ganz abgesehen
von der Anzahl der verwendeten Transitoren werden die Daten in einer Speicherzelle
der vorbeschriebenen Art im allgemeinen in einem Kondensatorelement gespeichert,
das entweder aus einem diskreten Kondensator oder aus der durch die Kapazität zwischen
dem Steuer-und dem Ausgangsanschluß gebildeten Eigenkapaztät bestehen kann. Das
in diesem Kondensator gespeicherte Datensignal neigt jedoch dazu, von diesem wieder
zu verschwinden, so daß nach einer gewissen Zeit nach der Dateneingabe ein falscher
Datensignalpegel an der Zelle entsteht. Auch ist festgestellt worden, daß die Verlustgeschwindigkeit
des Datensignals aus dem Speicherelement in der Zelle unmittelbar proportional unter
anderem der Umgebungstemperatur des Speichers ist. Demzufolge muß bei Speicherzellen
dieser Art eine Einrichtung zur periodischen Regeneration der in den Speichereinheiten
gespeicherten Datensignale vorgesehen sein, damit der Datensignalpegel in jeder
Speichereinheit zuverlässig und beliebig lange aufrecht erhalten wird. Wegen der
großen Vorzüge von Feldeffekttransistoren in Speichereinheiten, wie beispielsweise
der leichten Herstellbarkeit, der großen Datenspeicherdichte in einem verhältnismäßig
geringen Volumen und dem verringertO beistungsverbrauch, ist die Tatsache, daß die
Daten periodisch regeneriert werden müssen, nicht so ausschlaggebend.
-
Aufgabe der Erfindung ist es daher, unter Benutzung von Feldeffekttransistoren
eine Speichereinheit zu schaffen, bei welcher die Anzahl der benötigten Schaltereinrichtungen,
ohne daß eine Fun-ktionsverschlechterung eintritt, vermindert ist und welche aus
Einrichtungen beseht, die leicht in Form von integrierten Schaltungen hergestellt
werden können. Diese Aufgabe wird gemäß der Erfindung bei einer Speichereinheit
mit
einer kapazitiven Speichereinrichtung gemäß dem Oberbegriff des Anspruchs 1 durch
die Merkmale im kennzeichnenden Teil des Anspruchs 1 gelöst.
-
Gemäß der Erfindung weist die Speichereinheit drei SchalU-einrichtungen
auf, wobei das Datenspeicherelement zwischen einer Bezugsspannungsquelle und dem
Steueranschluß einer der Schalteinrichtungen angeschlossen ist und der Ausgangskreis
derselben mit dem Ausgang einer zweiten der drei Schalteinrichtungen zwischen der
Bezugsspannungsquelle und einem Datenausgangsanschluß in Reihe geschaltet ist. Der
Ausgang der dritten Schalteinrichtung ist zwischen einer Dateneingangsleitung und
dem Steueranschluß der ersten Schalteinrichtung angeschlossen. Die Eingangssignale
zur Steuerung der Speichereinheit werden den Steueranschlüssen der zweiten und dritten
Schalteinrichtung zugeführt.
-
i;iachfolgend wird die Erfindung anhand einer bevorzugten Ausführungsform
unter Bezugnahme auf die anliegenden Zeichnungen im einzelnen erläutert. Es zeigen:
Fig. 1 das Schaltbild der erfindungsgemäßen Speichereinheit zusammen mit der letzten
Zeilen- und Spaltendekodierung sowie einem Regenerationsverstärker; und Fig. 2 ein
Ablaufaiagramm, in welchem die zeitlichen Beziehungen zwischen den Taktimpulen eines
Rechnersystems und den Zeilen- und paltenadressensignlen dargestellt sind.
-
Zur Bildung eines Speichers können die Speichereinheiten sowie die
Adressen-Dekodierelemente auf einzelnen Halbleiterplättchen oder Chips ausgebildet
sein. Gewünschtenfalls können mehrere dieser Plättchen mit einer entsprechenden
Auswahl
schaltung verbunden sein, um dadurch die Kapazität des Speichers
zu erhöhen. Jedes dieser Plättchen oder Chips weist mehrere Speichereinheiten auf,
die je einen Wortplatz bilden. Die Einheiten sind in vorbestimmter Weise angeordnet,
beispielsweise in einander schneidenden Zeilen und Spalten. Jeder Speicherplabz
oder jede Adresse eines Wortes oder eines Bits ist dann durch den Schnitt einer
Zeile mit einer Spalte eindeutig bestimmt. Zur eindeutigen Auswahl einer Zeile und
einer Spalte entsprechend den von liner externen Schaltung erhaltenen Ze3 len und
Spalten-Dateneingangssignalen ist eine entsprechende Schaltungsanordnung vorgesehen.
Besteht ein Speicher aus mehreren Plättchen mit mehreren Speichereinheiten, so ist
noch eine flekodierschaltung zur Auswahl des einzelnen Plättchens erforderlich,
auf dem die Adresse oder der Speicherplatz liegt. Die Daten werden in jeder Speicherzelle
in Form einer logischen "Eins" oder "ttull" gespeichert, wobei die Wörter oder Bits
durch einen von zwei Spannungspegeln dargestellt werden.
-
Die Speichereinheiten weisen jeweils drei Schalteinrichtungen mit
einem Datenspeicherelement auf, das mit einer der Schalteinrichtungen verbunden
ist. Jede der Schalteinrichtungen besteht ebenso wie die zugeordnete Adressen-Logikschaltung
aus Feldeffekttransistoren. Auf diese Weise kann die Anordnung leicht auf einzelnen
Halbleiterplättchen ausgebildet werden.
-
Das Speicherelement ist ein kapazitives Element, das entweder in Form
eines diskreten Kondensators oder eines im Halbleitermaterial gebildeten Kondensators
vorliegen kann.
-
Auf jedem Speicherplatz oder jeder Wortadresse eines Speichers ist
eine einzelne Speicherzelle 12 vorgesehen, die gemäß der Erfindung aus drei elektronischen
Schalteinrichtungen in Form von Peldeffekttransistoren Q4O, Q41 und Q42 besteht.
Jede Speicherzelle 12 weist auch ein kapazitives Datenspeicherelement 50 auf, das
aus einem diskreten Kondensator, einer
im Halbleitermaterial eines
Plättchens oder Chips ausgebildeten Kapazität oder der Eigenkapazitbt des FET'es
Q40 bestehen kann. Eine Signaleingangsleitung 52 zu der Speicherzelle 12 ist an
einem Anschluß der Ausgangsschaltung des FET' s Q 42 gelegt, wahrend der andere
Anschluß mit dem Steuer- oder Gateanschluß des Fet' s Q 40 und dem einen Anschluß
des Datenspeicherkondensators 50 verbunden ist. Der andere Anschluß des Kondensators
50 ist an eine Leitung für die Bezugsspannung, welche hier +12V beträgt, angeschlossen.
Die Ausgänge der FET'en Q 40 und Q41 sind in Reihe geschaltet, wobei ein Ausgang
des FET' s Q zu 41 mit einem Ausgangsanschluß 54 verbunden ist, während der andere
Ausgangsansshluß des RED's (O an die Bezugsspannung von +12V angeschlossen ist.
Die Steueranschlüsse der FET'en Q41 und Q42 erhalten Taktsteuersignale, die beispielsweise
bei einem in Form von Zeilen und Spalten aufgebauten Speicher von den an die letzte
Dekodierschaltung angelegten Zeilen7 Spalten- und Plattchenauswahlsignalen abgeleitet
sind.
-
In der folgenden Beschreibung der Arbeitsweise einer Speichereinheit
12 sei angenommen, daß die gewählte Wortadresse d.h.
-
der Speicherplatz z.B. in der ersten Zeile und der ersten Spalte des
Plattchens liegt, so daß die internen Signale a11 b1 und c1 negativ und damit eindeutig
sind (siehe Fig. 2).
-
Das eindeutige negative Spaltenwählsignal b1 ist an den Steueranschluß
des FET' s Q43 gelegt, während der Steueranschluß des FET' s Q44 das eindeutige
negative Zeilensignal a1 erhält. Damit sind die FET'en Q43 und Q44 leitend, so daß
das Signal c1 zur Auswahl der Plättchen über ihre in Serie geschalteten Ausgänge
und über die Ausgänge des FET' s Q45 übertragen wird. Der FET Q45 ist leitend, wenn
sein Steueranschluß den ins Negative gehende Teil eines nicht näher dargestellten
Abfragekommandosignals erhält. Dadurch wird an den Steueranschluß der Fetzen Q41
und Q42 ein negatives Signal angelegt, die dadurch leitend werden.
-
Der Spannungspegel am 1)£tenspeicherkondensator 50 ist für einen logischen
Zustand "1" negativ und liegt für einen logischen Zustand "0" auf Erdpotential.
Für eine logische Operation 't1" wird der FET Q40 der Speicherzelle 12 leitend,
so daß über seine Ausgänge und die Ausgänge des ZEG's Q41 das Signal mit einer Spannung
von +12V an den Ausgangsanschluß 54 der Speicherzelle 12 gelangt. Liegt andererseits
für einen logischen Zustand "O" am Kondensator 50 ein Signalpegel mit Erdpotential
an, so wird der iET Q40 angeschaltet und der Ausgangsanschluß 54, der während der
Taktzeit 1 über die Ausgang des EErl"s Q46 negativ ist, bleibt negativ, da der Entladungsweg
vom positiven Anschluß der Spannungsquelle über die Ausgänge der FET'en Q 40 und
Q41 dann offen ist.
-
Damit wird bei einem logischen Zustand "1" oder einem negativem Signal
am Kondensator 50 an dem Ausgangsanschluß 54 ein positives Signal erzeugt; umgekehrt
wird bei einem logischen Zustand "O" oder einem Signal mit Erdpotential am Kondensator
50 an dem Anschluß 54 ein negatives Signal erzeugt. Somit wirkt die Speicherzelle
12 als Datensignalinverter oder -verstärker, da der Signalpegel an dem Auschluß
54 proportional der Spannung von -12V und +12V und damit unabhangig von dem Datensignalpegel
am Kondensator 50 ist. Die Signaleingangsleitung 52 kann entweder neue Daten oder
Regenerationsdaten zuführen, die über die Ausgänge des FEt' s Q42 an dem Kondensator
50 gelegt werden, wenn der FET Q42 an einem Steueranschluß ein negatives Adressenwählsignal
erhält, was der Fall ist, wenn die Signale a1, b1, c1 und das Abfragekommandesignal
gleichzeitig negativ sind.
-
Mittels eines Re generation sverstärkers 14 werden die Speicherelemente
jeder Speiche reinheit 12 nach Empfang eines externen Regenerationssignals an einem
Plättchen periodisch regeneriert, mit welchem beispielsweise jede Spalte in dem
Plättchen angesteuert wird. Während eines Regenerationszyklus wird der Signalpegel
in jedem Datenspeicherkondensator 50 in einer gewählten
Zeile
regeneriert. Dazu werden die invertierten Daten an dem Ausgangsanschluß 54 jeder
Speichereinheit Während der Taktphase 2 über den IiErU O55 zum Eingang des Regencrationsverstärkers
14 übertragen. Der Regenerationsverstärker 14 ist zwischen dem Ausgang jeder Speichereinheit
12 und dem Eingang der Speichereinheit in einer Rückkopplungsschaltung angeschlossen.
Hierbei ist der Ausgangs anschluß 56 des Regenerationsverstärkers 14 an die Signaleingangsleitung
52 und damit an den Eingang der Speichereinheit 12 angeschlossen. Der Ausgangsanschluß
56 ist über den FET Q48 während der Taktphase 2 negativ vorgespannt und wird während
der Taktphase über den FET Q49 negativ gehalten. Der Regenerationsverstärker-14
besitzt einen Eingangsschalter in Form des FET' s Q47, der das invertierte Datensignal
über den FET Q53 vom Ausgang der Einheit 12 erhält. Der Regenerationsverstärker
14 wird mit zwei Spannungen versorgt, die Signale mit zwei Pegeln erzeugen, die
dem nominellen optimalen Signalpegeln für einen logischen Zustand "1" und einen
logischen Zustand "O" des Signals auf dem Datenspeicherkondensator 50 entsprechen.
-
Die beiden Spannungspegel werden mittels einerSpannung von -12V einer
Spannungsquelle und die Taktphase #2, welche während der Arbeitszeit des Verstärkers
14 auf einer Spannung von +12V liegt, erzeugt. Der als Eingangsschalter dienende
FET Q47 wird durch den Signalpegel an dem Ausgangsanschluß 57 der Speichereinheit
12 durchgeschaltet, so daß wenn dieses Signal negativ ist, entsprechend dem Erdpotential
oder einem logischen Zustand "O" am Kondensator 50, der FET Q47 leitend wird und
der Anschluß 57 auf eine Spannung von +12V gehen kann, welche durch die Taktphase
2 während des positivenils derselben und während der Taktphase '2 zugeführt werden.
Ist das von dem Anschluß 54 an den Steueranschluß des FET' s Q47 angelegte Signal
negativ, entsprechend einem negativem Signal oder einem logischen Zustand "1" am
Kondensator 50, so wird der FET Q47 ausgeschaltet und der Entladungsweg zum Anschluß
56 ist geschlossen, so daß dieser negativ bleibt.
-
Während einer Regenerationsoperation wird also der Signalpegel auf
einem Datenspeicherkondensator 50 von der Speichereinheit 12 auf den Eingangsschalter
aus dem FET 47 des RegenerationsversterLers 14 übertragen. Entsprechend dem lögischen
Pegel dieses übertragenen Signals wird an dem AusgangsanschlulS 56 des Verstärkers
14 ein zweites Signal erzeugt. Dieses besitzt die invertierte Form des Ausgangssignals
der Speichereinheit. Das zweite Signal, das wegen der doppelten Invers ion mit dem
gespeicherten Datensignal in Phase liegt, wird darauf zum Eingang der Speichereinheit
12 und damit zum Datenspeicherkondensator 50 zurückübertragen. Das übertragene Datensignal
liegt auf einem Pegel, der dem nominellen Datensignalpegel entspricht, d.h. dem
Signalpegel vor dessen Verminderung auf dem Kondensator 50. Somit wird also während
jeder Regenerationsoperation der Signalpegel auf dem Datenspeicherkondensator regeneriert
oder auf einen nominellen oder optimalen Pegel rückgespeichert und damit zwischen
aufeinanderfolgenden Regenerations.
-
zyklen auf seinem Betriebspegel gehalten.
-
- Patentansprüche -