DE2422136A1 - Speicherschaltung mit einzeltransistorspeicherzellen - Google Patents

Speicherschaltung mit einzeltransistorspeicherzellen

Info

Publication number
DE2422136A1
DE2422136A1 DE19742422136 DE2422136A DE2422136A1 DE 2422136 A1 DE2422136 A1 DE 2422136A1 DE 19742422136 DE19742422136 DE 19742422136 DE 2422136 A DE2422136 A DE 2422136A DE 2422136 A1 DE2422136 A1 DE 2422136A1
Authority
DE
Germany
Prior art keywords
auxiliary
memory
line
multiple line
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19742422136
Other languages
English (en)
Inventor
Neeray Khurana
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Semiconductor Corp
Original Assignee
National Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Semiconductor Corp filed Critical National Semiconductor Corp
Publication of DE2422136A1 publication Critical patent/DE2422136A1/de
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4099—Dummy cell treatment; Reference voltage generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Description

Adresse eb 18. Dez. 73
dipping. Franz werdermann 2COO Hamburg 36 L7 5 74
Patentanwalt Neuer Wall 1O* HAMBURG 13 >-<· 3· '* Telefon 34 00 5eMNOCENriASTRASSE30
TELEFON 4521 39
N. 74 028
National Semiconductor Corp. Santa Clara, Kalif.,V.St.A,
Speicherschaltung mit Einzeltransistorspeicher eil en.
Für die vorliegende Anmeldung wird die Priorität der entsprechenden US-Anmeldung --Serial-No 385,4 vom 3, A LLj u tf 1973 in Anspruch genommen
Die vorliegende Erfindung betrifft eine Speicherschaltung mit Einzeltransistor-Speicherzellen.
Bisher wurden Speicheranordnungen gebaut, bei denen der Speicher eine Matrix elektrischer Vielfachleitungen für die Zeilen und Spalten mit einer Vielzahl von Einzeltransistor-Speicherzellen umfaßte, die mit jeder der Vielfachleitungen der Speicherzeilen verbunden waren. Jede Speicherzeile umfaßte eine Reihenschaltung aus einem MOS-Transistor und einem Speicherkondensator. Die Gate-Elektrode des MOS-Transistors war an die entsprechende Vielfachleitung für die Spalte der Adressierraatrix angeschlossen, und die Source- und die Drain-Elektrode waren zwischen einem Belag des Speicherkondensators und der Vielfachleitung der Speicherzeile angeschlossen. Eine bistabile Ausleseschaltung war in
1
509808/0968
der Mitte der Vielfachleitung , zwischen den einander gegenüberliegenden Hälften, angeschlossen. Eine HilfsSpeicherzelle war an die einander entsprechenden Hälften einer jeden der Vielfachleitungen der Speicherzeilen angeschlossen. Eine derartige vorbekannte Schaltung ist beschrieben in einem Artikel mit dem Titel " Storage Array and Sense/Refresh Circuit for Single Transistor· Memory Cells", der in der Zusammenfassung von Fachartikeln anläßlich der Internationalen Konf eren».'.über Festkörperschaltkreise , I.E.E.E. , Mittwoch, den 16. Februar 1972, auf den Seiten 56 und 57 erschienen ist.
Bie Speicherkondensatoren der HilfsSpeicherzellen hatten einen Kapazitätswert, der gleich dem Kapazitätswert der Speicherzellen war, und die HilfsSpeicherzellen wurden anfangs auf ein Potential aufgeladen, das in der Mitte zwischen den logischen Spannungswerten "1" und 11O" lag, die zur Speicherung der logischen Zustände "1",bzw. "0" in jeder Speicherzelle verwendet wurden.
Um eine Speicherzelle auszulesen, wurden beide Hälften der Vielfachleitung der Speicherzeile anfangs bis zu einem vorbestimmten Spannungswert aufgeladen. Zu der HilfsSpeicherzelle auf dem der auszulesenden Speicherzelle gegenüberliegenden Zweig der Vielfachleitung der Speicherzeile erfolgte ein Zugriff, um zu bewirken, daß diese ihre Ladung mit der verteilten Kapazität auf dem Zweig der Vielfachleitung der Hilfsspeicherzeile teilt, und ihr Potential sich somit um einen Wert/^V1 ändert, der gleich der Hälfte der maximalen Spannungsdifferenz ist, die beim Auslesen einer Speicherzelle erzeugt werden
2 -
509808/0968
soll, die auf den logischen Spannungswert "1" oder "0" auf der gegenüberliegenden Seite der Vielfachleitung des Speichers aufgeladen worden ist. Die auszulesende Speicherzelle wurde ebenfalls angesteuert, um zu bewirken, daß der Speicherkondensator seine Ladung mit der verteilten Kapazität auf der Seite der betreffenden Vielfachleitung der Speicherzeile teilt und sein Potential um einen Wert ändert, der anzeigt, ob der logische Spannungswert 1M*1 oder "0" in der angesteuerten Speicherzelle gespeichert worden ist. Die bistabile Auslesestufe wurde angeschaltet, um den logischen Zustand der angesteuerten Speicherzelle abzutasten und durch die Feststellung auszulesen, ob die Speicherzellenseite der Vielfachleitung ein Potential aufwies, das höher oder niedriger war als das Potential auf der Hilfsspeicherzellenseite der Vielfachleitung.
Das Problem der vorbekannten Speicherschaltung lag darin, daß ein drittes Bezugspotential erzeugt werden mußte, um in der HilfsSpeicherzelle gespeichert zu werden. Spannungen werden vorzugsweise auf dem Halbleiterplättchen der integrierten Schaltung, die die Speichervorrichtung bildet, erzeugt. Daher war die vorbekannte Speichervorrichtung kompliziert wegen der Forderung nach Erzeugung einer dritten Bezugsspannung zwischen den Bezugsspannungen für "1" und M0M. Diese dritte Bezugsspannung ändert sich mit Schwankungen beim Herstellungsverfahren, d.h. Streuungen der Kenndaten der Transistoren, die in der integrierten Schaltung ausgebildet sind, und die zur Erzeugung der dritten Bezugsspannung verwendete Schaltungsanordnung beansprucht zusätzliche Leistung.
- 3 -509808/0968
Daher wird gewünscht, eine Speicherschaltung mit Einzeltransistor-Speicherzellen zu erhalten, wo die Forderung nach einer dritten Bezugsspannung entfällt.
Grundsätzliche Aufgabe der vorliegenden Erfindung ist es, eine verbesserte Speicherschaltung zu schaffen, die Speicherzellen mit Einzeltransistoren aufweist.
Zur Lösung der gestellten Aufgabe ist die erfindungsgemäße Speicherschaltung dadurch gekennzeichnet, daß die Vielfachleitung einer Speicherzeile eine Anordnung von Einzeltransistor-Speicherzellen aufweist, die mit der Vielfachleitung verbunden sind, daß jeweils einzelne dieser Speicherzellen einen Speicherkondensator zur Speicherung der Bezugspotentiale umfassen, die die zu speichernden Daten darstellen, ferner ein Einzeltransistor, der in Reihe mit dem Speicherkondensator und der Vielfachleitung der Speicherzeilen geschaltet ist und die Auf- und Entladung des Speicherkondensators steuert, und zwar in Abhängigkeit von dem auf die Transistoren erfolgenden Zugriff, daß eine Adressiervorrichtung zum Zugriff zu den ausgewählten Transistoren der vorgenannten Speicherzellenanordnung die Auslesung des elektrischen Zustandes der unter Zugriff Steheenden Speicherzellen gestattet, die mit der Vielfachleitung der Speicherzeile verbunden sind, daß eine Vielfachleitung der Hilfsspeicherzeile vorgesehen ist, die zumindest eine mit ihr verbundene Hilsspeicherzelle aufweist, daß die HilfsSpeicherzelle einen Hilfsspeicherkondensator zur Speicherung einer Hilfsbezugsspannung und einen Hilfs-Auslesetransistor aufweist, der mit dem
4-
509808/0968
Hilfsspeicherkondensator und der Vielfachleitung der Hilfsspeicherzeile elektrisch verbunden ist und die Auf- und Entladung des Hilf ssp eich erkonjdensators an der Vielfachleitung der HilfsSpeicherzelle in Abhängigkeit von dem Zugriff auf den Hilfsauslesetransistor steuert, .daß ein Ausleseverstärker zwischen der Vielfachleitung der Hilfsspeicherzeile und der Vielfachleitung der Speicherzeile angeschlossen ist und den elektrischen Zustand der unter Zugriff stehenden Speicherzellen feststellt, und daß die entsprechenden Hilfsspeicherkondensatoren einen Kapazitätswert aufweisen, der wesentlich niedriger als der Kapazitätswert der entsprechenden Speicherkondensatoren der Speicherzellen ist.
Nach einem weiteren Merkmal der vorliegenden Erfindung ist der Kapazitätswert des Hilfsspeicherkondensators der Hilfsspeicherzelle annähernd gleich der Hälfte des Kapazitätswertes des Speicherkondensators der Speicherzelle. Die HilfsSpeicherzelle wird bis auf ein Potential aufgeladen, das dem logischen Spannungswert 1MM- oder 11O" des Speichers entspricht, dadurch wird das Potential der unter Zugriff stehenden HilfsSpeicherzelle auf der Seite der Vielfachleitung der letzteren Speicherzeile auf einen Wert festgelegt, der annähernd in der Mitte zwischen den Potentialen der logischen Zustände H0" und "1H. liegt, wie sie auf der Speicherseite der Vielfachleitung der Speicherzeile abgegriffen werden.
Die vorliegende Erfindung wird im folgenden beispielsweise und anhand der beigefügten Zeichnungen im einzelnen beschrieben. Es zeigen ι
■ - 5 -
509808/0968
-α-
Fig. 1 ein vereinfachtes Schaltbild einer Speicherzelle mit Einzeltransistor nach der vorliegenden Erfindung,
Fig. 2 ein Diagramm des zeitlichen Spannungsverlaufs
zur Veranschaulichung der Potentialänderungen auf der Seite· des Hilfsspeichers und auf der Seite des Speichers der Vielfachleitung nach
Fig. 1,
Fig. 5 ein dem Schaltbild nach Fig. 1 ähnliches
Schaltbild, zur Darstellung einer anderen Ausführungsform des erfindungsgemäßen Auslese- und Regenerierkreises,
Fig. 4- ein Diagram» zur Darstellung, des zeitlichen
Spannungsverlaufs der Schaltung.nach Fig. 3,
Fig. 5 ein Schaltbild, das dem Schaltbild nach
Fig. 3 ähnelt und eine weitere Ausführungsform des erfindungsgemäßen Auslese- und Regenerierkreises darstellt, und
. 6 ein Diagramm zur Darstellung des zeitliehen Spannungsverlaufs der Schaltung nach Fig. 5.
Ks wird auf Fig. 1 bezuggenommen, wo ein Speicher mit direktem Zugriff dargestellt ist, der weitgehend vereinfacht
509808/09S8
worden ist zum Zweck der Erläuterung und der die Merkmale der vorliegenden Erfindung umfaßt. Die Schaltung schließt
eine Speicherzeller mit Einzeltransistor 12 ein, die an eine Speicherzellen-Vielfachleitung 13 angeschlossen ist, sowie eine HilfsSpeicherzelle 14, die an eine Hilfsspeicher-Vieifaehleitung 15 angeschlossen ist. Ein Ausleseverstärker 16, beispieleweise ein bistabil arbeitender Verstärker ist zwischen der Speicherzellen-Vielfachleitung 13 und der Hilfsspeicherzellen-Vielfachleitung 15 zur feststellung des Vorzeichens der Spannungsdifferenz zwischen beiden angeschlossen· Die Speicherzellen-Vielfachleitung 13 und di· Hilfespeicherzellen-Vielfachleitung 15 umfassen jeweils verteilte Kapazitäten 0D, die ersatzweise als Kondensatoren 17 dargestellt sind.
Die Speicherzelle 12 schließt einen Speioherkondensator mit einem Kapazitätswert Og ■ 0,18 pF «in, der in Reih« mit der Drain- und der Source-Blektrod· eines MOS-Transistors 19 geschaltet ist, der mittels der Si-Gate-Elektrode 21 gesteuert wird, die an ein· entsprechend· Leitung aus den Adressierleitungen 22 einer Adreesiermatrix angeschlossen ist. Ein Belag des Speicherkondensators 18 ist an eine Spannungsquell· angeschlossen, die Spannungsimpulse oder eine feste Spannung abgibt, entsprechend der Bauweise des Kondensators, von der Versorgungsspannung V*_ oder Massepotential aus (Stromversorgung des Substrats), und der andere Belag des Kondensators 18 ist über den MOS-Transistor 19 an die Speicherzellen-Vielfachleitung 13 angeschlossen.
509808/0968
Die HilfsSpeicherzelle 14· umfaßt einen Hilfsspeicherkondensator 23, der einen Kapazitätswert aufweist, der wesentlich geringer als der Kapazitätswert des Speicherkondensators 18 ist, nämlich Cg/2 » 0,09 pP. Der Hilfsspeicherkondensator 23 liegt in Reihe mit einem MOS-Transistor desselben Typs und derselben Formgebung wie Transistor 19. Ein Belag des Hilfsspeicherkondensators 23 ist an eine Spannungsquelle angeschlossen, die Spannungsimpulse oder eine feste Spannung abgibt, entsprechend der Bauweise des Kondensators, von der Versorgungsspannung Vp« oder vom Massepotential aus (Stromversorgung des Substrats), und der andere Belag ist über den Transistor 24- an die Hilfsspeicherzellen-Vielfachleitung 15 angeschlossen. Die Si-Gate-Elektrode 25 des Transistors 24- ist mit einer Hilfsspeicher-Ädressierleitung 26 verbunden. Ein Hilfsspeicher-Aufladetransistor 27 ist zwischen einem Belag des Hilfsspeicherkondensators 23 und einer Bezugsspannungsquelle VßS angeschlossen. Die Gate-Elektrode zur Steuerung des Hilfsspeicher^Aufladetransistors 2? ist an eine Adressierleitung 29 zur Aufladung der HilfsSpeicherzelle angeschlossen.
MOS-Transistoren 31 verbinden die Speicherzellen-Vielfachleitung 13 und die Hilfsspeicherzellen-Vielfachleitung 15 mit einer Spannungsquelle für das Potential V^ der Drainelektroden. Die Gate-Elektroden 32 der entsprechenden Transistoren 31 sind mit den Adressierleitungen 33, bzw. 34-, verbunden. Ein anderer MOS-Transistor 35 ist in der Schaltung zwischen der Spannungsquelle für die Source-Elektroden Vaa
SS
und der Speicherzellen-Vielfachleitung 13 eingeschaltet. Die Gate-Elektrode 36 des letztgenannten Transistors 35
8
509808/0968
ist mit einer Adressier!eiturig 37 verbunden. Ein Äusleseimjbüis 38 Üegt aiii Eingang des Äusleseverstärkers 16, um denselben auszulesen. Der ÄüsieseVerstärker 16 weist eine Änschiüßkiemme 39 zur Ausiesurig des elektrischen Signals entsprechend dem logischen Zustand der in der unter Zügriff stehenden SpeichereeÜe" 12 gespeicherten Information auf·
im Betrieb wird der elektrische Wert für 11I" oder "Ö11 in dem Speicherköridenäätor 18 der Speicherzelle'12 dadurch gespeichertj daß entweder der Transistor 31 oder der Transistor 35 adressiert werdenj um die Speicherzellen-Vielfach leitung 13 an die entsprechende Spannungsquelle, VOD^ bziii. VSS zu schalten, wobei gleichzeitig der Speioherzeiieh-Steüertränsistör 19 derart adressiert wird, daß exile Bezugsspanriurig deö Wertes ul M oder 11O" in dem Kondensator 18 der Speicherzelle 12 gespeichert wird, äie Spannung V^ stelle den logischen Zustand 11IM, und die Spannung Veä dien logischen Zustand "0" dar.
tier Hilfsspeicher-jÄuflädetränsistor 2? wird in ähnlicher Weise zwecks Aufladung des Hilfsspeicherkondensators 23 auf dii Bezugsspähhung Vgg der Drain-Elektroden aufgeladen, dieser Spannungswert stellt den elektrischen Wert für 11O* dar. Sowohl die Speicherzellen-Vielfachleitung 13, als auch die Hilfsspeicherzellen-Vielfäohleitung 15 werden vorher gleichermaßen auf den elektrischen Wert für "5" dadurch aufgeladen, daß beide Transistoren 31 aufgesteuert werden. Somit sind beide Vielfachleitungen, 13
509808/0968 ORKSfNAt INSPECTED
und 15, auf dasselbe Potential, nämlich. V^ - "V5,, wie in Fig. 2 gezeigt, aufgeladen.
Der Zugriff auf die Speicherzelle 12 und die Hilfsspeicherzeile 14 erfolgt durch Spannungszuführung auf den Adressierlei tuhgen 22, bzw. 26, um zu bewirken, daß die auf dem Speicherkondensator 18 und dem Hilfsspeicherkondensator gespeicherten Ladungen sich über die verteilten Kapazitäten der entsprechenden Speicherzellen-und Hilfsspeicherzellen-Vielfachleitungen 13, bzw. 15, verteilen. Wenn die Speicherzelle 12 den elektrischen Wert für "1M speichert, bleibt das Potential auf der Speicherzellen-Vielfachleitung 13 etwa gleich dem Wert Vtj-q - V™, wie durch Kürvenverlauf 41 in Fig. 2 dargestellt ist. Wenn die Speicherzelle 12 den elektrischen Wert für "0" speichert, sinkt das Potential an der Speicherzeilen-Vielfachleitung 13 auf einen geringfügig niedrigeren Wert ab, wie Kurvenverlauf 42 in Fig. 2 zeigt, und zwar infolge-der Eädungsaufteilung zwischen der verteilten Kapazität C*, der Speicherzellen-Vielfächleitung 13 und des Kapazitätswertes Cg der Speicherzelle.
Auf der Hilfsspeicherzellen-Vielfaohleitung 15 war der Hilfsspeicherkondensator 23 anfangs auf den elektrischen Wert für "O* aufgeladen worden, und da der Kapazitätswert des Hilfsspeicherkondensators 23 nur.di· Hälfte des Kapazitätswertes des Speicherkondensatore 18 beträgt, fällt die Spannung an der Hilfsspeicherzellen-Vielfachleitung 15 bei Zugriff auf die HilfsSpeicherzelle auf'einen Wert ab, wie er durch Kurvenverlauf 43 dargestellt ist, der in der Mitte zwischen den elektrischen Werten für "1H und
509808/0968 ORIQfNAL INSPECTED
für "O" liegt, wie sie an der Speicherz'elien-Vielfachleitung 13 abgeleitet werden. Dies ist eine Optimalbedingung zur Auslesung des elektrischen Wertes für M1" oder für "O" auf der Speich'erzellen-Vielfachleitung 13·
Der elektrische Zustand der Speicherzelle wird sodann ausgelesen durch Ansteuerung des Ausleseverstärkers 16 mit dem Ausleseimpuls über die Ausleseimpulsleitung 38, die dann dazu dient, festzustellen, ob das Potential auf der Speicherzellen-Vielfachleitung I3 oberhalb oder unterhalb des Potentials auf der Hilfsspeicherzellen-Vielfachleitung 15 liegt. Wenn der Ausleseverstärker 16 feststellt, daß das Potential auf der Speicherzellen-Vielfachleitung 13 oberhalb des Potentials der Hilfsspeicherzellen-Vielfachleitung 13 liegt, zeigt das Ausgangssignal an der Ausgangsklemme 39 öLes Ausleseverstärkers 16 den elektrischen Wert für "0Man.
Gegenüber dem vorbekannten Stand der Technik liegt der Vorteil der erfindungsgemäßen Einzeltransistor-Speicherschaltung mit Regenerierung nach der Auslesung darin, daß ein elektrisches Potential entsprechend dem logischen Zustand 11O" und als Potential der Source-Elektroden dienend, nämlich Vgs, als Bezugspotential für die Aufladung des Hilfsspeicherkondensators 23 der Hilfsspeichereell· 14 verwendet wird, wodurch die Notwendigkeit entfällt, eine Soannurigsquelle für einen mittleren Spannungswert für die Aufschaltung auf den Hilfsspeicherkondensator 23 der Hilfsspeicherzelle vorzusehen. Ein weiterer Vorteil, bedingt
50980 8/0968
durch den Wegfall einer dritten, getrennten Spannungsquelle, liegt darin darin, daß derartige Spannungsquellen verhältnismäßig kompliziert aufgebaut sind, zusätzliche Leistung verbrauchen, und daß die Daten derartiger Bezugsspannungsquellen schwierig bei herkömmlichen Herstellungsverfahren einzuhalten sind. Es wird festgestellt, .daß sich das Bezugspotential mit Streuungen des Verstärkungsfaktors der Transistoren, u.a., ändert. Die Einhaltung von Kapazitätswerten beim Herstellungsverfahren, wie erforderlich, um den Hilfsspeicherkondensator für die HilfsSpeicherzelle zu erhalten, wobei der Kapazitätswert die Hälfte des Wertes der Speicherkondensatoren der Speicherzelle beträgt, ist ein Parameter, der einfacher einzuhalten ist als die Einhaltung eines erzeugten, dritten Bezugsspannungswerts.
Es wird auf Fig. 5 bezuggenommen, wo eine der Schaltung nach Pig, 1 gleichwertige Schaltung dargestellt ist, jedoch mit weiteren Einzelheiten und für eine andere Ausführungsform des Ausleseverstärkers zu« Auslesen und Regenerieren mit weiteren Einzelheiten. Dieser Ausleseverstärker 161 verbindet gleichzeitig wirkende Auslese- und Regenerierfunktionen. Außerdem ist die Schaltung derart abgeändert worden, daß die Vielfachleitung für die Speicherzeile eine gemeinsame Zeilenvielfaehleitung 45 ait άβη Hilfs Speicherzeil en 14,14· auf gegenüberliegenden Seiten in bezug auf den Ausleseverstärker 16' geworden ist, und wobei eine Vielzahl von Speicherzellen 12,12·, mit der gemeinsamen Zeilenvielfachleitung 45 an den einander entgegengesetzten Enden derselben verbunden sind und außen liegen gegenüber den HilfsSpeicherzellen 14,14·. Bei einer
12
509808/0968
.ta. ' '■ ■■'
typischen Speicherausführung würde es beispielsweise 32 Speicherzellen geben, wobei eine Hälfte dieser Speicherzellen 12 auf der linken Seite der Vielfach leitung 45 und die andere Hälfte der Speicherzellen 12' auf der rechten Seite der Vielfachleitung 45 liegen würde.
Bei dem regenerierenden Ausleseverstärker 16' sind jeweils ein erster und ein zweiter Transistor 46, 47, als ein bistabil arbeitendes Differentialverstärker-Transistorpaar geschaltet, dabei ist die Gate-Elektrode des linken Transistors 46 an die rechte Seite der Vielfachleitung 45 angeschlossen, und die Gate-Elektrode des rechten Transistors 47 an die linke Seite der Vielfachleitung 45. Ein MOS-Transistor 48 überbrückt die Mitte der Vielfachleitung 45, um eine steuerbare Verbindung der linken.und der rechten Seite dieser letzteren zu schaffen· Einander, gegenüberliegende Seiten der Zeilen-Vielfachleitung können mit der Spannungsquelle für das Potential V-- der Drain-Elektroden über entsprechend· Transistoren 49 und 51 verbunden werden, deren Gate-Elektroden als Bingangsklemme 52 für den Ausieseimpuls miteinander verbunden sind. Außerdem ist der Punkt X an die Source-ELektroden der MOS-Transistoren 46 und angeschlossen, die zusammen an das Potential V^g der ßource-Elektroden über einen MOS-Transistor 33 angeschaltet sind, dessen Gate-Elektrode 54 an die Ausleseimpulsleitung ange schlossen ist* Außerdem ist die Taktimpuls-Leitung 55 mit der Gate-Elektrode des mittleren Transistors 48 verbunden. Der zeitliche Spannungsverlauf an der Schaltung nach fig. 3 ist in Fig. 4 dargestellt,
- 13 -509808/0968
Ira Betrieb, wenn beide Hälften der Vielfachleitung 45 vorher auf das Potential V-p-p-V^ durch Auf tastung der Transistoren 49 und 51 über die Anschlußklemme 52 angehoben worden sind, lädt sich der Knotenpunkt X auf den Wert VDD - 2VT über die Transistoren 46 und 47 auf· Wenn der Zugriff zu der auszulesenden Speicherzelle 12 und der HilfsSpeicherzelle 14 auf der anderen Seite erfolgt, nehmen beide Hälften der Zeile Spannungswerte an , wie sie zuvor in Pig· 2 angegeben worden waren. Da der Knotenpunkt X auf dem Wert "VjjD-2V« verbleibt, werden die Transistoren 46 und 47 gesperrt. Dann wird das Potential auf der Ausleseimpulsleitung langsam bis auf VDD angehoben. Während die Spannung auf der Ausleseiapulsleitung langsam steigt, werden die Transistoren 49 und 51 nicht leitend, und lediglich Transistor 53 wird leitend· Aa Knotenpunkt X findet eine langsame Entladung statt, bis entweder Transistor 46 oder Transistor 47 leitend wird, in Abhängigkeit davon, welcher der beiden die höhere Spannung an der Gate-XLektrode aufweist. Die jeweilige Spannung an der Gate-H ektrode dieser beiden Transistoren wird an den einander gegenüberliegenden Seiten der Zeilenviel* ach leitung gewonnen. Diese AnorijMÜif dient nur Verstärkung der flpannungsdifferens «wischen beiden Seiten der Zeilenvielfachleitung 45, weil der Transistor, 4er die niedrigere Spannung an der Gate-Ilektrode aufweist, niemals leitend wird, und die Seite der Zeienvielfachleittine 45 «it der niedrigeren Anfangsepannung wird von den leitenden Transistor entladen.
Wenn die Ausleseiapulsleitung eine ausreichend hohe Spannung erreicht, kippt der Aueleeeverstärker 16» um und verstärkt
- 14 -509308/0968
,-IS.
dadurch den Spannungsunterschied zwischen den einander gegenüberliegenden Hälften der Vielfachleitung 45 noch mehr. Durch das Pesthalten der Ausleseirapulsleitung auf dem Potential V^ für eine gewisse Zeitdauer regeneriert man den Inhalt der Speicherzelle infolge des Kippvorgangs des Ausleseverstärkers, so daß die Seite der Zeilenvielfachleitung 45, die mit unter Zugriff stehenden Speicherzellen verbunden ist, sich bis auf den ursprünglich im Kondensator Og gespeicherten, logischen Zustand auflädt .oder entlädt·
Wenn der Abfall des Spannung everlaufis am Knotenpunkt X langsam erfolgt, wird ter Ausles«verstärker 161 in den richtigen Endzustand kippen, unabhägig von größeren Streuungen in den Abmessungen und den Leitwerten der Transistoren 46,47,4-9 und 51· Insbesondere fällt die Spannung am Knotenpunkt X langsam genug, so daß der Spannungsunterschied zwischen der sich, entladenden Vielfachleitung 45 und dem Knotenpunkt X nie größer ist als der Spannungsschwellwert zum Leitendwerden der nicht leitenden Transistoren 46 oder 47» um zu vermeiden, daß diese leiten. Wenn die nicht leitenden Transistoren leitend werden, wird die Regenerierung entweder im Hinblick auf die Spannungshöhe oder die Zykluszeit verschlechtert, linfcige Anforderung iet, daß der Spannungsunterschied zwischen den einander gegenüberliegenden Hälften der Zeilenvielfachleitung 45 größer als der Unterschied in den Spannungsschwellwerten zu» Leitendwerden der Transistoren 46 und 47 ist.
- 15 -
509808/0968
Gegensatz zu dem vorbekannten Ausleseverstärker, wie er als Beispiel in dem eingangs zitierten Artikel aus der I.E.E.E.-Konferenz dargestellt ist, liegt der Vorteil des erfindungsgemäßen, regenerierenden Ausleseverstärkers 16' in der Schaltung nach Fig. 3 darin, daß durch einen langsamen Abfall des Verlaufs der Spannung am Knotenpunkt X die Fähigkeit des Ausleseverstärkers, geringe Spannungsunterschiede festzustellen und zu verstärken, verbessert wird und praktisch unempfindlich gemacht wird gegenüber allen größeren Fertigungsstreuungen, mit Ausnahme der Fehlanpassung der Spannungsschwellwerte für das Leitendwerden, wobei diese Fehler normalerweise sehr gering sind.
Es wird Jetzt auf Fig. 5 und Fig. 6 bezuggenominen, wo eine andere Ausführungsform der vorliegenden Erfindung dargestellt ist, wobei der regenerierende Ausleseverstärker 16' abgewandelt wurde, um eine geringere Leistungsaufnahme zu schaffen als bei Anordnungen mit dem Ausleseverstärker nach Fig. 3» und zwar durch Entfernen der Transistoren 4-9 und 51 und Hinzufügen der Transistoren 61 und 62O Besonders bei der Schaltung nach Fig. 3 tritt der Ausleseimpuls meist beim Fließen des Stroms zwischen Vgg und V^ über die Transistoren 49,46 und $3 oder 51, 47 und 53 auf. In der Schaltung nach Fig. 5 gibt es nie einen geschlossenen Strompfad zwischen V^ und ¥gg. Die Transistoren 61 und 62 werden nicht benötigt, um die Leistungseinsparungsfunktion zu verwirklichen, sondern sie werden hinzugefügt, um schneller auszulesen. Ganz speziell.gestatten die Transistoren 61,62 die Trennung der Lesevon der Regenerierfunktion und verringern dadurch die Abfallzeitbeschränkung am Knotenpunkt X.
xj5 -Patentansprüche -
509808/0968

Claims (6)

  1. PATENTANSPRÜCHE
    Speicherschaltung mit Einzeltransistor-Speicherzellen, dadurch gekennzeichnet, daß die Vielfaehleitung (13) einer Speicherzeile eine Anordnung von Einzeltransistor-Speicherzellen ( 12,12') aufweist, die mit der Vielfaehleitung (13) verbunden sind, daß jeweils einzelne dieser Speicherzellen (12,12') einen Speicherkondensator (18) zur Speicherung der Bezugspotentiale umfassen, die die zu speichernden Daten darstellen, ferner einen Einzeltransistor (19), der in Reihe mit dem Speicherkondensator (18) und der Vielfaehleitung (13) der Speicherzeilen geschaltet ist und die Auf- und Entladung des Speicherkondensators (18) steuert, und zwar in Abhängigkeit von dem auf die Transistoren (19) erfolgenden Zugriff, daß eine Adressiervorrichtung (22) zum Zugriff zu den ausgewählten Transistoren (19) der vorgenannten Speicherzellenanordnung die Auslesung des elektrischen Zustandes der unter Zugriff stehenden Speicherzellen (12,12') gestattet, die mit der Vielfaehleitung (13) der Speicherzeile verbunden sind, daß eine Vielfaehleitung (15) der Hilfsspeicherzeile vorgesehen ist, die zumindest «ine mit ihr verbundene Hilfsspeicherzelle (14) aufweist, daß die Hilfespeicherzelle (14,14·) einen Hilfsspeicherkqndensator (23),zur Speicherung einer Hilfsbeeugaspannung, und einen Hilfs-Auslesetransistor (24) aufweiet, der mit dem Hilfespeicherkondensator (23) und der Vielfaehleitung (15) der Hilfsspeicherzeile elektrisch verbunden ist und di· Auf- und Entladung des Hilfsspeicherkondensators (23) an der Vielfachleitung (15) der Hilfsspeicherreile in Abhängigkeit
    - 17 -
    B09808/0968
    von dem Zugriff auf den Hilfsauslesetransistor (24)
    steuert, daß ein Ausleseverstärker (16,16·) zwischen der
    Vielfachleitung (15) der Hilfsspeicherzeile und der Vielfachleitung (13) der Speicherzeile (13) angeschlossen ist und den
    elektrischen Zustand der unter Zugriff stehenden Speicherzellen (12,14,12* ,14*) feststellt, und daß die entsprechenden
    Hilfsspeicherkondensatoren (23) einen Kapazitätswert aufweisen, der wesentlich niedriger als der Kapazitätswert der entsprechenden Speicherkondensatoren (18) der Speicherzellen (12,12·) ist.
  2. 2. Speicherschaltung nach Anspruch 1, dadurch gekennzeichnet, daß sie eine Vorrichtung (27) zur Aufladung der Hilfsspeicherkondsnsatoren (23) auf die Hilfsbezugsspannung umfaßt, und
    daß der Kapazitätswert der Hilfsspeicherkortdensatoren (23)
    innerhalb eines Bereichs von 20 bis 80 % des Kapazitätswerts
    des entsprechenden Speicherkondensator» (18) der Speicherzelle (12,12·) liegt.
  3. 3. Speicherschaltung nach Anspruch 2, dadurch gekennzeichnet, daß die Hilfsbezugsspannung das Potential des elektrisch in
    dem SpeicherkondenBfttor (18) der Speicherzellen (12,12*)
    gespeicherten logischen Zustande« M1" oder M0M ist.
  4. 4. Speicherschaltung nach Anspruch 3» dadurch gekennzeichnet, daß di· Hilfsbezugsspannung das Potential des elektrisch in dem Sp tich «kondensator (18) der Speicherzellen (12,12*) gespeicherten logischen Zustandes "0" ist»
    - 18,-509808/0968
  5. 5. Speicherschaltung nach Anspruch 1, dadurch gekennzeichnet, daß der Ausleseverstärker (16s) ein Paar von Äuslesetransistoren (46,&7) umfaßt, die mit der Vielfachleitung (45> der Speicherund der Hilfsspeicherzeile verbunden sind, und daß die Auslesetransistoren (46,47) zusammen mit dem entsprechenden Zweig der Vielfachleitung (45) als bistabile Schaltung zur Verstärkung des Potentialunterschieds verbunden sind,, der sich zwischen den Zweigen der Vielfachleitung (45) der Speicher .(12,12·.) und der Hilfsspeicher (14,14') entwickelt.
  6. 6. Speicherschaltung nach Anspruch 2, dadurch gekennzeichnet, daß die Vorrichtung zur Aufladung der Hilfsspeicherkondensatoren (23) auf die Hilfsbezugsspannung einen Hilfsaufladetransistor (27) aufweist, der mit dem Belag des Hilfsspeicherkondensators (23), der, elektrisch gesehen, der Vielfachleitung (15) der Hilfsspeicherzeile am nächsten ist, und mit der Quelle (Vgq) der Hilfsbezugsspannung verbunden ist9 und daß eine Vorrichtung (29) zuTi Adressieren von entsprechenden Hilfsspeicherkondensatoren (23) vorgesehen ist, und eine elektrisch leitende Verbindung über den Hilfsaufladetransistor (27) zur Hilfsbezugs- · Spannungsquelle (Vgg) bildet.
    9e Speicherschaltung nach Anspruch 1, dadurch gekennzeichnet, daß sie eine.Transistorschaltvorrichtung (61,62) umfaßt, die . zwischen den Auslesetransistoren (46,47) und der Vielfachleitung (45) der Hilfsspeicher- und de"" Speicherzeile angeschlossen ist und die Trennung der Auslese- von der Regenerierungsfunktion der Sneicherschaltung ermöglicht»
    - 19 -
    509808/096 8 ORIGINAL INSPECTED
DE19742422136 1973-08-03 1974-05-08 Speicherschaltung mit einzeltransistorspeicherzellen Pending DE2422136A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US38548473A 1973-08-03 1973-08-03

Publications (1)

Publication Number Publication Date
DE2422136A1 true DE2422136A1 (de) 1975-02-20

Family

ID=23521563

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19742422136 Pending DE2422136A1 (de) 1973-08-03 1974-05-08 Speicherschaltung mit einzeltransistorspeicherzellen

Country Status (3)

Country Link
JP (1) JPS5040246A (de)
DE (1) DE2422136A1 (de)
FR (1) FR2239736A1 (de)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2634089A1 (de) * 1975-08-11 1977-02-24 Nippon Telegraph & Telephone Schaltungsanordnung zum erfassen schwacher signale
DE2659248A1 (de) * 1975-12-29 1977-07-14 Mostek Corp Dynamisches speichersystem mit wahlfreiem zugriff
DE2707456A1 (de) * 1976-02-24 1977-09-01 Tokyo Shibaura Electric Co Dynamischer ram-speicher/direktzugriffspeicher
DE2722757A1 (de) * 1976-05-21 1977-12-08 Western Electric Co Dynamischer lese-auffrischdetektor
DE2801255A1 (de) * 1978-01-12 1979-07-19 Siemens Ag Bewerterschaltung fuer halbleiterspeicher
DE2901233A1 (de) * 1978-01-16 1979-07-19 Western Electric Co Dynamischer lese-auffrischdetektor
DE2912320A1 (de) * 1978-04-03 1979-10-04 Rockwell International Corp Cmos-speicher-abfuehlverstaerker
US4949086A (en) * 1988-06-08 1990-08-14 Siemens Aktiengesellschaft Broadband signal switching equipment
US5043725A (en) * 1989-03-22 1991-08-27 Siemens Aktiengesellschaft Broadband signal switching equipment
USRE35483E (en) * 1989-07-27 1997-03-25 Sgs-Thomson Microelectronics, S.A. Switching matrix crosspoint

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51128236A (en) * 1975-04-30 1976-11-09 Nec Corp A memory circuit
DE2646245A1 (de) * 1975-10-28 1977-05-05 Motorola Inc Speicherschaltung
FR2376494A1 (en) * 1976-12-29 1978-07-28 Mostek Corp Random access dynamic memory - has pushpull amplifier for rapid action in triggering digit line potentials and uses transistors as input resistors
JPS53134337A (en) * 1977-03-25 1978-11-22 Hitachi Ltd Sense circuit
US4301518A (en) * 1979-11-01 1981-11-17 Texas Instruments Incorporated Differential sensing of single ended memory array

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2634089A1 (de) * 1975-08-11 1977-02-24 Nippon Telegraph & Telephone Schaltungsanordnung zum erfassen schwacher signale
DE2659248A1 (de) * 1975-12-29 1977-07-14 Mostek Corp Dynamisches speichersystem mit wahlfreiem zugriff
DE2707456A1 (de) * 1976-02-24 1977-09-01 Tokyo Shibaura Electric Co Dynamischer ram-speicher/direktzugriffspeicher
DE2722757A1 (de) * 1976-05-21 1977-12-08 Western Electric Co Dynamischer lese-auffrischdetektor
DE2801255A1 (de) * 1978-01-12 1979-07-19 Siemens Ag Bewerterschaltung fuer halbleiterspeicher
DE2901233A1 (de) * 1978-01-16 1979-07-19 Western Electric Co Dynamischer lese-auffrischdetektor
DE2912320A1 (de) * 1978-04-03 1979-10-04 Rockwell International Corp Cmos-speicher-abfuehlverstaerker
US4949086A (en) * 1988-06-08 1990-08-14 Siemens Aktiengesellschaft Broadband signal switching equipment
US5043725A (en) * 1989-03-22 1991-08-27 Siemens Aktiengesellschaft Broadband signal switching equipment
USRE35483E (en) * 1989-07-27 1997-03-25 Sgs-Thomson Microelectronics, S.A. Switching matrix crosspoint

Also Published As

Publication number Publication date
FR2239736A1 (en) 1975-02-28
JPS5040246A (de) 1975-04-12

Similar Documents

Publication Publication Date Title
DE2324965C3 (de) Schaltungsanordnung zum Auslesen eines kapazitiven Datenspeichers
DE2525225A1 (de) Schaltungsanordnung zur anzeige der verschiebung elektrischer ladung
DE2313476C2 (de) Speicher mit direktem Zugriff
DE2659248B2 (de)
DE2422136A1 (de) Speicherschaltung mit einzeltransistorspeicherzellen
DE3041176A1 (de) Halbleiterspeichervorrichtung
DE2919166A1 (de) Speichervorrichtung
DE2721851A1 (de) Verriegelnder leseverstaerker fuer halbleiterspeicheranordnungen
DE2712735C2 (de)
DE2707456C3 (de)
DE2300186A1 (de) Mos-pufferschaltung, insbesondere fuer ein mos-speichersystem
DE3234409A1 (de) Dynamische metalloxidschicht-halbleiterspeichervorrichtung
DE1959870C3 (de) Kapazitive Speicherschaltung
DE2413804C2 (de) Schaltungsanordnung für eine wortorganisierte Halbleiterspeichermatrix
DE3236729C2 (de)
EP0100772B1 (de) Elektrisch programmierbare Speichermatrix
DE2141679A1 (de) Dynamischer MOS-Speicherfeld-Chip
DE2041959A1 (de) Randomspeicher
DE3030994C2 (de)
DE3307756C2 (de)
DE2842690C2 (de)
DE2739110C2 (de)
DE69016577T2 (de) Halbleiterspeicheranordnung.
DE2550276A1 (de) Kapazitiver datenspeicher
DE3050249C2 (de) Integrierte statische Speicherzelle