DE2646245A1 - Speicherschaltung - Google Patents

Description

2646245 Dipl.-Phys. O.E. Weber d-s München 71

Patentanwalt ^ Hofbrunnstraße 47

Telefon: (089)7915050

Telegramm: monopolweber münchen

M 425

MOTOROLA., ING.
1303 East Algonquin Road Schaumburg, 111. 60196, USA

Speicherschaltung

Die Erfindung betrifft allgemein eine Speicherschaltung und bezieht sich insbesondere auf eine Blind-Zellenschaltung oder Attrappen-Zellenschaltung für einen Random-Speicher mit einem Transistor pro Bit.

Ein Random-Speicher läßt sich auch als Direktspeicher bezeichnen und ist ein solcher Speicher, bei dem die statistische Erwartung für die Zugriffszeit eines bestimmten Zugriffs unabhängig vom jeweils vorhergehenden Zugriff ist.

Es sind bereits Einzeltransistor-Speicherzellen verwendet worden, um einen Random-Speicher zu bauen. Solche Einzeltransistor-Speicherzellen haben gewöhnlich einen Feldeffekt-Transistor mit isoliertem Tor, der nachfolgend auch kurz als IGFET bezeichnet wird. Üblicherweise ist das Tor eines sol-

709818/0706

• clien IGPET mit einem Auswahlleiter verbunden, während seine Senke mit einem Schreibabfrageleiter verbunden ist und seine Quelle mit einem Speicherknoten verbunden ist. Solche Speicherzellen weisen einen Speicherkondensator auf, der zwischen dem Speicherknoten und einem gemeinsamen Spannungsversorgungsleiter angeordnet ist. Um eine große Anzahl von Speicherzellen auf einer kleinen !Fläche eines Halbleiter-Chips unterzubringen, ist es erwünscht, daß der Speicherkondensator sehr klein ist. Ein Halbleiter-Chip ist auch als Halbleiter-Plättchen anzusehen. Eine Mehrzahl solcher Speicherzellen werden zweckmäßigerweise an einen einzelnen Schreibabfrageleiter angeschlossen und bilden auf diese Weise eine Zeile in einer aus mehreren Zeilen gebildeten Anordnung, die insgesamt einen rechteckigen Bereich von Speicherzellen darstellt. Polglich ist die dem Schreibabfrageleiter zugeordnete Kapazität sehr groß im Verhältnis zu der Kapazität des Speicherkondensators jeder Speicherzelle. Die Abfrage erfolgt durch Auswahl der Speicherzelle, indem ihr IGFET eingeschaltet wird und die auf dem Speicherkondensator der ausgewählten Speicherzelle gespeicherte Ladung wieder mit der Ladung der Kapazität des Schreibabfrageleiters verteilt wird, was zu einem verhältnismäßig geringen Spannungsübergang (des Schreibabfrageleiters) führt, der für den gespeicherten Status der ausgewählten Speicherzelle repräsentativ ist. Aufgrund der geringen Größe des Spannungsübergangs der Schreibabfrageleiter in Reaktion auf das Abfragen eines gespeicherten Status in einer Einzeltransistor-Speicherzelle sind beachtliche Schwierigkeiten aufgetreten, wenn IGPET-Abfrageverstärker zu entwerfen sind, welche ausreichend empfindlich sind und welche mit hinreichender Geschwindigkeit arbeiten, um einen Speicherstatus zuverlässig zu ermitteln, den zerstörten logischen Zustand wieder in die ausgewählte Speicherzelle einzuschreiben und ein Verstärkerausgangssignal zu erzeugen, während dennoch keine unverhältnismäßig große Chip-Pläche benötigt wird. Es sind Blind-

70981 8/0706

zellen oder Attrappenzellen verwendet worden, um ein Bezugsspannungs-Eingangssignal für einen Abfrageverstärker zu liefern, dessen weiterer Eingang ein Schreibabfrageleiter ist, der an die ausgewählte Speicherzelle angeschlossen ist. Es hat sich jedoch als außerordentlich schwierig erwiesen, die richtige Spannung auf dem Speicherkondensator der Blind-Speicherzelle aufzubauen, um die gewünschte Bezugsspannung zu erreichen. Die Blindzellen selbst benötigen einen beachtlichen Raum auf der Chip-Fläche, und die zum Aufbau einer anfänglichen Spannung auf dem Blindspeicher-Zellenkondensator benötigte Schaltung hat einen großen Teil der Chip-Fläche eingenommen .

Aufgabe der Erfindung ist es, eine Blind-Zellenschaltung für einen IGFET-HaIbleiterspeicher zu schaffen, welche einen Transistor pro Bit bei den Speicherzellen verwendet und bei welcher die Speicherkapazität der Blind-Speicherzellen etwa die Hälfte der Speicherkapazität der eigentlichen Speicherzellen darstellt.

Zur Lösung dieser Aufgabe dienen insbesondere die im Patentbegehren niedergelegten Merkmale.

Bach dem Grundgedanken des Erfinders wird somit eine Speicherschaltung geschaffen, bei welcher ein Schreibabfrageleiter an eine ausgewählte Speicherzelle angeschlossen ist, wobei dieser Schreibabfrageleiter einen Eingang für einen regenerativen Abfrageverstärker darstellt, während ein weiterer Schreibabfrageleiter, der mit einer Blind-Speicherzelle verbunden ist, einen weiteren Eingang für den regenerativen Abfrageverstärker darstellt, wobei weiterhin ein Abfrage-Bezugspotential des zweiten Schreibabfrageleiters aufgebaut wird, und zwar durch einen Wert einer Speicher-

709818/0708

kapazität für die Blind-Speicherζeile. In einer "bevorzugten Ausführungsform "beträgt die Speicherkapazität einer Blind-Speicherzelle etwa die Hälfte des Wertes der Speicherkapazität der eigentlichen Speicherzelle. Die anfängliche Spannung des Blindspeicher-Kondensators entspricht einer der Energieversorgungsspannungen, und sie wird mit Hilfe eines IGPET geliefert, der zwischen der Energieversorgungsspannung und dem Blind-Speicherknoten angeordnet ist.

709 818/0708

Die Erfindung wird nachfolgend beispielsweise anhand der Zeichnung beschrieben; in dieser zeigen:

Fig. 1 ein Schaltschema einer bevorzugten Ausführungsform des Erfindungsgegenstandes und

IFig. 2 eine teilweise als Blockdiagramm und teilweise als Schaltbild gezeichnete Darstellung eines Halbleiter-Speicherchips, in welchem die erfindungsgemäße Schaltung nach Fig. 1 angewandt ist.

Die Fig. 2 veranschaulicht eine Schaltung auf einem Halbleiter-Chip 10, welche eine bevorzugte Ausführungsform des in der Fig. 1 dargestellten Erfindungsgegenstandes ist.Aus der Fig. 2 ist ersichtlich, daß der Halbleiter-Speicherchip 10 einen linken Bereich 12 aus Einzeltransistor-Speicherzellen aufweist, der die Speicherzellen 19 und 24 enthält, welche mit dem Schreibabfrageleiter 28 verbunden sind, sowie die Speicherzellen 22 und 26, welche mit dem Schreibabfrageleiter 30 verbunden sind. Der Speicherchip 10 weist weiterhin einen rechten Bereich 14 auf, der eine Mehrzahl von identischen Speicherzellen wie 49 enthält, die mit dem Schreibabfrageleiter 50 verbunden sind sowie eine Mehrzahl von weiteren Einzeltransistor-Speicherzellen, die mit dem Schreibabfrageleiter 53 verbunden sind. Die gestrichelten Verlängerungen zeigen eine Erweiterung der Zeilen und Spalten der Speicherzellen an.

Die Konstruktion einer Einzeltransistor-Speicherzelle wird anhand der Speicherzelle 19 beschrieben, welche den Feldeffekt-Transistor 20 mit isoliertem Tor und den Speicherkondensator 32 aufweist.

709818/0706

In der vorliegenden Beschreibung werden die Bezeichnungen "Tor", "Senke" und "Quelle" gleichbedeutend mit den aus dem angelsächsischen Sprachgebrauch übernommenen und in der Bundesrepublik auch weitgehend geläufigen Ausdrucken "Gate" (g-Pol), "drain" (d-Pol) und "source" (s-Pol) verwendet. Der Feldeffekttransistor mit isoliertem Tor wird nachfolgend auch kurz als IGi¹ET bezeichnet.

Die Senke des IGI¹ET 20 ist mit dem Schreibabfrageleiter 28 verbunden, und seine Quelle ist mit einem Speicherknoten 19' verbunden, während sein Tor mit dem Spaltenauswahlleiter 65 verbunden ist. Der Speicherkondensator 32 hat eine Elektrode mit der Quelle des IGFET 20 verbunden, und seine andere Elektrode ist mit dem Spannungsleiter 34- verbunden.

Es ist ersichtlich, daß alle Speicherzellen in den Bereichen 12 und 14 in Zeilen und Spalten angeordnet sind und daß in jedem Bereich alle Speicherzellen in einer vorgegebenen Zeile ihre Senken des jeweiligen IGFET mit demselben Schreibabfrageleiter verbunden haben. Es ist weiterhin ersichtlich, daß das Tor jedes IGFET in einer vorgegebenen Spalte mit demselben Spaltenauswahlleiter verbunden ist, beispielsweise mit dem Spaltenauswahlleiter 65, 66, 68 oder 69.

Der Halbleiter-Speicherchip 10 weist auch zwei Spalten von Blind-Speicherzellen oder Attrappen-Speicherzellen auf. Die Spalte 16 weist die Blind-Speicherzellen 36 und 36' auf, während die Spalte 18 die Blind-Speicherzellen 48 und 48" enthält. Gemäß den gestrichelten Linien ist jeweils eine Blind-Speicherzelle für jede Zeile von Speicherzellen in jedem der Bereiche 12 und 14 vorhanden.

709818/0706

— 7 ~

HO

Jede der Blind-Speiclierzelleii einschließlich der Blind-Speicherzelle 36 ist schematisch den Speicherzellen in den Bereichen 12 und 14 ähnlich. Beispielsweise enthält die Blind-Speicherzelle 36 den IGPET 38, dessen Senke mit dem Schreibabtastleiter 28 verbunden ist, dessen Tor mit dem Blind-Speicherzellen-Auswahlleiter 60 verbunden ist und dessen Quelle mit dem Speicherknoten 40' verbunden ist, wobei eine weitere Verbindung von dort zu einer Elektrode des Speicherkondensators 4-0 geführt ist, dessen andere Elektrode mit dem gemeinsamen Spannungsleiter 34 verbunden ist.

Wie nachfolgend im einzelnen näher erläutert wird, ist der Wert der Kapazität des Speicherkondensators der Blind-Speicherzellen wesentlich geringer als die Speicherkapazität der Haupt-Speicherzellen, und die Schaltung dient dazu, anfänglich die Blind-Speicherkapazität auf das Potential des Leiters 34 vorab aufzuladen, bevor ein Abfragevorgang erfolgt. Die Blind-Speicherzelle in jeder Zeile jedes Bereichs ist mit dem entsprechenden Schreibabfrageleiter verbunden, beispielsweise mit 28, 30, 50 oder 53, welcher der entsprechenden Zeile des jeweiligen Bereichs zugeordnet ist.

Jeder der Spaltenauswahlleiter wie 65 und 66 im Bereich 12 wird durch eine Spalten-Dekodierschaltung 64 getrieben. Die Anordnung der Schaltung in der Spalten-Dekodierstufe 64 läßt sich leicht mit herkömmlichen Mitteln ausführen, und es werden zweckmäßigerweise Dekodiergatter und Adressierinverter verwendet, wie sie in der US-Patentschrift 3 760 380 (Hoffman et al) der Anmelderin beschrieben sind.

709818/Q7Q8

- gr -

Die Eingänge zu den Adresseninvertern sind die Adresseneingänge 91» 95 zu dem MOS-Speicher chip 10. In ähnlicher Weise sind die Spaltenauswahlleiter wie 68 und 69 im rechten Bereich 14 mit der Spalten-Dekodierschaltung 67 verbunden, welche ähnlich aufgebaut ist wie die Schaltung der Spalten-Dekodierschaltung 64, mit der Ausnahme, daß verschiedene Adresseneingänge damit verbunden sind.

Ein Abfrageverstärker wie 45 ist zwischen den Schreibabfrageleitern jedes Bereiches für jede Zeile im Speicher vorgesehen. Beispielsweise ist der Abfrageverstärker 45 zwischen dem Schreibabfrageleiter 28 und dem Schreibabfrageleiter 50 angeordnet. In ähnlicher Weise ist der Abfrageverstärker 52 zwischen den Schreibabfrageleitern 30 und 53 angeordnet.

Jeder Zeile von Speicherzellen und dem entsprechenden Abfrageverstärker ist eine Eingabe-Ausgabe-Steuerschaltung wie 44' oder 55' zugeordnet. Die Eingabe-Ausgabe-Steuerschaltung 44' weist einen IGi¹ET 44 auf, dessen Tor-Elektrode mit dem Leiter 43' verbunden ist und dessen Senke mit dem Leiter 73 verbunden ist, der seinerseits mit dem Schreibabfrageleiter 50 verbunden ist. Der IGI¹ET 44 hat seine Quelle mit dem Datenleiter 51 verbunden. Die Eingabe-Ausgabe-Steuerschaltung 44¹ weist auch einen IGi¹ET 4J auf, dessen Tor mit dem Leiter 43' verbunden ist, dessen Senke mit dem Leiter 42 verbunden ist, der seinerseits mit dem Schreibabfrageleiter 28 verbunden ist, und dessen Quelle mit dem Datenleiter 51 verbunden ist. Die anderen Eingabe-Ausgabe-Steuerschaltungen, von denen jeweils eine mit jeder Zeile der Speicherzellen verbunden ist, sind sehr ähnlich aufgebaut. Die Quellen-Elektroden jedes IGi¹ET wie 43, 44, 55 und 56 sind mit dem gemeinsamen Datenleiter 51 verbunden. Die Tor-Elektroden dieser IGi¹ET sind jeweils mit

709818/0706

einer Zeilen-Dekodiereinrichtung 46, 47 verbunden, die in einer bevorzugten Ausfuhrungsform derart aufgeteilt ist, daß die eine Hälfte der Zeilen-Dekodierschaltung auf der rechten Seite der Abfrageverstärker 45 und die andere Hälfte auf der linken Seite davon angeordnet sind. Die Schaltung in den Zeilen-Dekodierstufen 46 und 47 ist auch für den Fachmann leicht zu entwerfen und kann ähnlich, aufgebaut sein wie die Spalten-Dekodierschaltung 64 bzw. 67.

Die Steuerschaltung 57 ist mit den Zeilen-Dekodierstufen 46 und 47, mit jeweils der Blind-Speicherzellen-Dekodierstufe 61 bzw. 62 und mit den Spalten-Dekodierstufen 64 und 67 verbunden. Die Dateneingabeklemme 58 und. die Datenausgabeklemme 59 sind ebenfalls mit der Steuerschaltung ^7 verbunden, wie es auch bei dem Datenleiter 5I der Fall ist. Die Steuerschaltung ^7 dient dazu, in allgemeiner Form eine Zeittaktsteuerung oder dergleichen und jeweils Eingabe-Ausgabe-Stufen zu repräsentieren, wie sie vom Fachmann leicht vorgesehen werden können. Hierzu wird auf die obige Patentschrift "Hoffman et al" hingewiesen.

Die Spalten-Adresseneingänge 9^ sind mit der Spalten-Dekodierstufe 64 verbunden, und die Spalten-Adresseneingänge 94 sind mit der Spalten-Dekodierstufe 67 verbunden. Insgesamt sind M Spaltenadresseneingange vorhanden, wobei 2 die Anzahl der Spalten im Speicherchip 10 ist. Die Zeilenadresseneingänge 95 sind mit der Zeilen-Dekodierstufe 46, 47 verbunden. Es gibt N Zeilen-Adresseneingänge, wobei 2^ Zeilen im Speicherchip 10 vorhanden sind.

Es sei darauf hingewiesen, daß der Aufbau und die Arbeitsweise eines IGFET dem Fachmann grundsätzlich bekannt sind. Im Hinblick auf eine detailliertere Beschreibung eines IGFET, der auch als MOSFET zu bezeichnen ist, sei auf die Veröffent-

709818/0706

lichung "Physics and Technology of Semiconductor Devices" von A.S. Grove, John Wiley and Sons, Inc., 1967, hingewiesen. Es ist zu bemerken, daß die Ausdrücke "Quelle" und "Senke" im Hinblick auf entsprechende Anschlüsse eines IGFET austauschbar sind, da diese Elektroden eines MOSi¹ET entweder als Quelle oder als Senke arbeiten, was von der jeweiligen Vorspannung abhängt, da ein IGFET als bilaterale Einrichtung anzusehen ist, soweit es um Schaltvorgänge geht.

Eine bestimmte Kombination einer Zeile mit einer Spalte bzw. eine entsprechende Kombination der Adresseneingange führt zu der Auswahl einer und nur einer bestimmten Speicherzelle, die in jedem der beiden Bereiche 12 und 14 liegen kann. Mit anderen Worten, es wird eine Spalte und es wird eine Zeile ausgewählt, und dies führt zu der Auswahl einer Speicherzelle im entsprechenden Schnittpunkt.

Zur Erläuterung sei angenommen, daß eine logische "1" im Speicherknoten 19' der Speicherzelle 19 gespeichert ist. Die Speicherzelle 19 wird ausgewählt, indem eine logische "1" an einen Spaltenauswahlleiter 65 mit Hilfe der Spalten-Dekodierschaltung 64 angelegt wird. Dies führt zur Auswahl der gewünschten Spalte. Vor der Spaltenauswahl wurden jedoch die Schreibabfrageleiter 28 und 50 in ihrem Potential ausgeglichen. Dies geschieht mit Hilfe der Vorladungsschaltung, welche entweder dem Abfrageverstärker 45 zugeordnet sein kann oder als getrennte Baueinheit ausgebildet sein kann. Eine solche Vorladungsschaltung ist an sich bekannt und bedarf keiner näheren Erläuterung. Wenn der IGFET 20 der Speicherzelle 19 eingeschaltet wird, wird die auf dem Speicherkondensator 32 gespeicherte Ladung bei dem Kapazitäts-Schreibabfrageleiter 28 neu verteilt. Es wird auch ein bestimmter Ladungsanteil in die Spaltenauswahlleiter 65 und den Schreibabfrageleiter 28 durch den parasitären Kondensa-

709818/0706

tor 96 übertragen, der zwischen dem Tor und der Senke des IGFET 20 dargestellt ist.

Die Arbeitsweise der Speicherschaltung ist derart, daß jeweils dann, wenn irgendeine Spalte im Bereich 12 ausgewählt wurde, die Blind-Speicherzellen-Dekodierschaltung 62 den Blind-Speicherzellen-Auswahlleiter 63 dazu bringt, alle daran angeschlossenen Blind-Speicherzeilen einzuschalten, so daß der parasitäre Kondensator 98, welcher der Blind-Speicherzelle 48 zugeordnet ist, eine gleiche Ladungsmenge (auf dem parasitären Kondensator 96) auf den Schreibabfrageleiter 50 überträgt. Wenn daher die gesamte Ladung, welche zunächst auf dem Speicherkondensator 32 und dem parasitären Kondensator des Schreibabfrageleiters 28 gespeichert war, auf dem Speicherkondensator 32 neu verteilt ist, entspricht der Spannungsunterschied zwischen den Schreibabfrageleitern 28 und 50 nur derjenigen Ladungsmenge, welche für den gespeicherten logischen Zustand repräsentativ ist, der ursprünglich auf dem Speicherkondensator 32 der ausgewählten Speicherzelle 19 gespeichert war.

Der Abfrageverstärker 4-5 ist derart ausgebildet, daß er ausreichend empfindlich ist, um diese Spannungsdifferenz als Anzeichen einer anfänglich gespeicherten logischen "1" oder einer anfänglich gespeicherten "0" in der Speicherzelle zu erkennen. Vorzugsweise kann der Spannungsunterschied für eine gespeicherte logische "1" etwa 200 Millivolt für den gegenwärtigen Stand der Technik tragen, obwohl anfänglich eine Spannung in der Größenordnung von 15 oder mehr Volt als Unterschied gegenüber der Ausgleichsspannung der Schreibabfrageleiter, die ursprünglich an den Speicherkondensator angelegt war, beispielsweise an den Kondensator 32, wesentlich kleiner ist als die parasitäre Kapazität, welche den Schreibabfrageleitern zugeordnet ist.

709818/0 7 08

- 02 -

Um die Größe des Spannungsübergangs eines Schreibabfrageleiters zu vergrößern, der einem gespeicherten logischen Zustand der ausgewählten Speicherzelle entspricht, ist es sehr erwünscht, daß die Schaltung, welche mit den Schreibabfrageleitern verbunden ist, bei der Durchführung von Lese und Schreibvorgängen eine möglichst geringe Kapazität hinzu fügt.

Gemäß den obigen Ausführungen erfolgt die Spaltenauswahl mit Hilfe einer an den Leiter 43' durch die Zeilen-Dekodierschaltung 46 angelegten Spannung, so daß dadurch der MOSFET 44 eingeschaltet wird. Während eines Schreibvorganges werden Eingangsdaten, welche der Dateneingabeklemme 58 zugeführt werden, durch die Schaltung im Abschnitt 57 ^^em Datenleiter 51 zugeführt und dann dem Speicherknoten der Blind-Speicherzelle der ausgewählten Reihe zugeführt und gelangen von dort mit Hilfe einer MOSFET-Blind-Speicherzelle zu dem Schreibabfrageleiter 50» von wo sie dem Abfrageverstärker 45 zugeführt werden, wobei der bisherige Speieherzustand geändert wird, und von dort werden die Daten dem entgegengesetzten Schreibabfrageleiter zugeführt und gelangen über den MOSFET 20 zu dem Speicherknoten 32 der ausgewählten Speicherzelle 19.

Aus der Fig. 1 ist ersichtlich, daß der Abfrageverstärker 45 in beiden Fig. 1 und 2 die IGFET 156, 158, 169, 159 und 157 enthält. Der IGFET 156 ist zwischen dem mit Y-pj) bezeichneten Leiter 34 und dem Schreibabfrageleiter 28 angeordnet und hat sein Tor mit dem Leiter 155 verbunden, an welches ein Signal 0 angelegt wird. 0 ist ein Steuersignal, welches intern auf dem Halbleiter-Chip 10 während eines Lesezyklus erzeugt werden kann, um die IGFET 156 und 158 abzuschalten, wenn die Schreibabfrageleiter 28 und 50 vorab geladen werden oder im Potential durch den IGFET 157 ausgeglichen wer-

70981 8/0706

den. Der IGFET 158 ist zwischen V^ und dem Schreibabfrageleiter 50 angeordnet und hat sein Tor mit 0 verbunden. Der IGi¹ET 169 ist zwischen dem Schreibabfrageleiter 28 und "0 , dem Leiter 161 angeordnet und hat sein Tor mit dem Schreibabfrageleiter 50 verbunden. Der IGi¹ET 159 ist zwischen dem Schreibabfrageleiter 50 und j2L, dem Leiter 161 angeordnet und hat sein Tor mit dem Schreibabfrageleiter 28 verbunden. Der Ausgleichs-IGFET 157 ist zwischen den Schreibabfrageleitern 28 und 50 angeordnet und hat sein Tor mit dem mit 0Λ bezeichneten Leiter 154- verbunden. Die Gesamtkapazität, welche dem Schreibabfrageleiter 50 zugeordnet ist, wird von dem Kondensator 13 aufgenommen. In einer bevorzugten Ausführungsform beträgt die Kapazität des Kondensators 13 etwa 100 , wobei C die Kapazität des Speicherkondensators von jeder der Speicherzellen in dem Halbleiter-Chip 10 ist.

Gemäß Pig. 1 weist die Speicherzelle 49 einen IGi¹ET 150 auf, welcher zwischen dem Schreibabfrageleiter 50 und dem Speicherkondensator 151 angeordnet ist, der die Kapazität C aufweist. Der Wortzeilenleiter 68 ist mit dem Tor des IGi¹ET I50 verbunden.

Der Kondensator 11, dessen Kapazität etwa 100 beträgt, ist an den Schreibabfrageleiter 28 angeschlossen. Die Blind-Speicherzelle 141 ist an den Schreibabfrageleiter 28 angeschlossen, und sie weist den IGi¹ET 38 sowie den Speicherkondensator 40 auf. Der Speicherkondensator 40 hat jedoch eine Kapazität, welche etwa gleich 1/20 beträgt. Der IGi¹ET 153 ist zwischen dem Speicherknoten 160 der Blind-Speicherzelle 141 und dem Erdleiter 35 angeordnet und hat ihr Tor mit dem mit 01 bezeichneten Leiter 154 verbunden. (Die Speicherzelle gemäß Pig. 2, welche mit dem Schreibabfrageleiter 28 verbunden ist, ist in der Pig. 1 zur Vereinfachung nicht dargestellt, und in ähnlicher Weise sind die Blind-

709818/0706

Speicherzelle 18 gemäß Pig. 2 und. die zusätzlichen Speicherzellen, welche an den Schreibabfrageleiter 50 angeschlossen sind, ebenfalls zur Vereinfachung in der Fig. 1 nicht dargestellt.)

Während eines Impulses 01 wird der Blindzellen-Speicherkondensator 40 auf Erdpotential entladen, und die Schreibabfrageleiter 28 und 50 werden etwa auf V-n-n-Vn™· Volt vorgeladen, wobei VrpjT die Schwellenspannung der IGi¹ET 156 und 158 ist. Das Potential der Schreibabfrageleiter 28 und 50 wird durch den IGi¹ET 157 exakt ausgeglichen, der während des Impulses 01 eingeschaltet wird.

Zur Erläuterung der Arbeitsweise der Schaltung gemäß ]?ig.1 sei zunächst angenommen, daß eine logische Spannung "1" von etwa V-Jy₀-Vrp-rj Volt im Speicherkondensator 151 gespeichert ist. Während des Vorganges wird das Signal 01 auf eine niedrige Spannung gebracht. (Es sei angenommen, daß alle MOSFET vom ΓΓ-Kanal-Typ sind, jedoch wird diese Annahme lediglich zum Zwecke der vereinfachten Erläuterung getroffen.) Weiterhin wird angenommen, daß die Wortzeilen- und Blindzeilen-Spannungen auf den Leitern 68 und 60 jeweils dann auf eine verhältnismäßig hohe Spannung gebracht sind, welche etwa V_Qq-VrpTT-Volt betragen kann, so daß dadurch sowohl die Speicherzelle 49 als auch die Blindzelle 141 ausgewählt werden, welche den IGi¹ET 38 und den Kondensator 40 aufweisen. Unter Vernachlässigung der Senken-Tor-Kapazitätskopplung zwischen den IGEET 38 und 150 von dem Schreibabfrageleiter 28 bzw. 50 ist ersichtlich, daß der Schreibabfrageleiter 50 auf im wesentlichen demselben Potential bleibt, auf den er vorab aufgeladen wurde, d.h. auf Vj)jfVma Volt. Der Schreibabfrageleiter 28 wird jedoch geringfügig entladen, da die anfängliche Spannung auf dem Blindspeicherknoten 160 etwa 0 Volt beträgt, und zwar durch die Wirkung des IGFET 153 während des obengenannten Impulses 01. Der Schreibabfrageleiter 28 wird daher einem verhältnismäßig geringen Spannungsüber-

7098 1 8/0706

gang in Richtung auf O Volt unterzogen, weil die Ladungsneuverteilung zwischen dem Kondensator 11 und dem Blind-Speicherkondensator 40 erfolgt. Der Potentialunterschied zwischen den Schreibabfrageleitern 28 und 50 erscheint dann am Abfrageverstärker 45 und ist für die in der Speicherzelle 49 gespeicherte logische "1" repräsentativ.

Die Arbeitsweise isiTahnlich, wenn eine logische "0" (d.h. 0 Volt) auf dem Speicherkondensator 15I gespeichert wird, mit der Ausnahme, daß der Schreibabfrageleiter 50 ebenfalls entladen wird. Da die Kapazität des Kondensators 15I etwa der doppelten Kapazität des Blind-Speicherkondensators 40 entspricht, ist das Potential des Schreibabfrageleiters 50 nach der Abfrage etwas geringer als dasjenige des Schreibabfrageleiters 28. Deshalb schaltet der regenerative Abfrageverstärker 45 auf den entgegengesetzten Zustand gegenüber dem Zustand um, auf welchen er während der Abfrage einer logischen "1" geschaltet war, wie es oben beschrieben wurde.

Somit ist ersichtlich, daß die Wirkung der Blindspeicherzelle 141 und ihres zugehörigen IGE¹ET 153 darin besteht, ein Bezugspotential auf dem Schreibabfrageleiter 28 aufzubauen, welches etwa in der Mitte zwischen den Spannungen liegt, die auf dem Schreibabfrageleiter 50 während des Abfragens einer gespeicherten "1" bzw. einer gespeicherten "0" jeweils vorhanden sind.

Es ist weiterhin deutlich geworden, daß dies auf sehr einfache Art ermöglicht wird, ohne daß es notwendig ist, eine Zwischenspannung zu erzeugen, die in dem Blind-Speicherknoten 160 zu speichern wäre.

Für den Fachmann ist ersichtlich, daß die exakte Beziehung zwischen der Kapazität des Blind-Speicherkondensators 40 und der Kapazität des Speicherzellenkondensators I5I berechnet werden kann, indem einfache Kapazitäts-Spannungsteiler-fformeln ver-

709818/070S

wendet werden, um den genauen Vert der Bezugs spannung zu "bestimmen, welche auf dem Schreibabfrageleiter 28 erzeugt wird. Vorzugsweise liegt die Kapazität des Blind-Speicherkondensators 40 im Bereich, von etwa 0,35 0_ "bis 0,6 C , was von den Schaltcharakteristiken des Abfrageverstärkers 45 abhängt.

- Patentansprüche -

709818/0706

do

Leerseite

Claims (5)

1. Patentansprüche

   Speicherschaltung mit einem Abfrageverstärker, der einen ersten Eingang hat, welcher mit einem ersten Leiter verbunden ist, und der einen zweiten Eingang hat, der mit einem zweiten Leiter verbunden ist,um eine Spannungsdifferenz zwischen dem ersten und dem zweiten Leiter ab-• zutasten, wobei weiterhin eine erste Einzeltransistor-Speicherzelle vorhanden ist, die einen Speicherkondensator aufweist, wobei die erste Speicherzelle mit dem ersten Leiter verbunden ist, und wobei eine Blind-Speicherzelle vorhanden ist, welche mit dem zweiten Leiter verbunden ist, dadurch gekennzeichnet , daß ein Blind-Speicherzellen-Kondensator (4-0) vorgesehen ist, welcher mit einem Speicherknoten (160) der Blind-Speicherzelle verbunden ist, um ein Bezugspotential auf dem zweiten Leiter (28) bei einem vorgegebenen Potential zwischen dem Potential einer abgefragten logischen "1" und dem Potential einer abgefragten logischen "0" zu erzeugen, welches auf dem ersten Leiter entsteht, und zwar infolge des Abfragens einer gespeicherten logischen "1" oder einer gespeicherten logischen "0", die jeweils in der ersten Einzeltransistor-Speicherzelle gespeichert ist.
2. 2. Speicherschaltung nach Anspruch 1, dadurch gekennzeichnet , daß die erste Einzeltransistor-Speicherzelle einen ersten IGi¹EO? (150) aufweist, dessen Tor-Elektrode mit einem Wortzeilenleiter (68) verbunden ist, dessen Senke mit dem ersten Leiter (50) verbunden ist und dessen Quelle mit einem Speicherknoten verbunden ist, und daß weiterhin ein Speicherkondensator (151) vorgesehen ist, welcher zwischen dem Speicherknoten und einem Spannungsversorgungsleiter angeordnet ist.

   709818/0708
3. 3. Sp e ichers chaHrung nach Anspruch 2, dadurch gekennzeichnet, daß die Blind-Speicherzelle einen zweiten IGi¹ET (38) aufweist, dessen Tor-Elektrode mit einem Blindzellen-Auswahlleiter (60) verbunden ist, dessen Senke mit dem zweiten Leiter (28) verbunden ist und dessen Quelle mit dem Speicherknoten (150) der Blind-Speicherzelle verbunden ist.
4. 4. Speicherschaltung nach Anspruch 3» dadurch gekennzeichnet , daß der Blindspeicherzellen-Kondensator (40) einen zweiten Speicherkondensator (40) aufweist, der zwischen dem Blindspeicherzellen-Speicherknoten (160) und der Spannungsversorgungsleiter-Einrichtung (34) angeordnet ist, wobei weiterhin ein dritter IGJ¹ET (153) vorhanden ist, dessen Senke mit dem Blindzellen-Speicherknoten (160) verbunden ist und mit einer zweiten Spannungsversorgungsleiter-Einrichtung (35)> dessen Tor mit einem Signalleiter (154) verbunden ist, um ein Potential des Blindzellen-Speicherknotens aufzubauen, bevor ein Abfragevorgang der Einzeltransistor-Speicherzelle abläuft.
5. 5. Speicherschaltung nach Anspruch 1, dadurch gekennzeichnet , daß eine zweite Einzeltransistor-Speicherzelle (19) vorgesehen ist, die einen Speicherkondensator (32) aufweist, daß die zweite Einzeltransistor-Speicherzelle mit dem zweiten Leiter (28) verbunden ist, daß weiterhin eine zweite Blind-Speicherzelle (48) vorgesehen ist, welche mit dem ersten Leiter (50) verbunden ist, daß weiterhin ein zweiter Blindspeicherzellen-Kondensator vorgesehen ist, welcher mit einem Speicherknoten der zweiten Blind-Speicherzelle verbunden ist, um ein Bezugspotential auf dem ersten Leiter aufzubauen, und zwar auf einem vorgegebenen Potential zwischen dem Potential einer abgefragten logischen "1" und dem Potential einer abgefragten logischen "0", welches auf. dem zweiten Leiter infolge eines Abfragevorganges einer

   709818/07QS

   gespeicherten logischen "1" "bzw. einer gespeicherten logischen "0" der zweiten Einzeltransistor-Speicherzelle vorhanden ist.

   709818/0706