DE2734361A1 - Adressenwaehlschaltung fuer halbleiterspeichereinrichtungen - Google Patents

Description

— S —

2 7 3 A 3 f3

Beschreibung

Die Erfindung bezieht sich auf eine Halbleiterspeichereinrichtung gemäß dem Oberbegriff des Anspruchs 1. Sie betrifft im einzelnen eine Adressenwählsrhaltung und insbesondere die Adre^senwahl für eine Halbleiterspeichereinrichtung, welche Feldeffekttransistoren mit isolierter Gate-Elektroue verwendet (nachstehend der Einfachheit halber mit "FET" bezeichnet).

In einer herkömmtichen Halbleiterspeichereinrichtung, beispielsweise einem Speicher mit wahlfreiem Zugriff mit 4096 Speicherzellen (nachstehend der Einfachheit halber mit "4KRAM" bezeichnet), welcher beispielsweise in den Figuren 1, 3 und 5 der US-Patentschrift 3 969 706 beschrieben ist, werden die Zahl 6-Bit-Zeilen- und 6-Bit-Spaltenndressendaten zugeführt zu sechs Adresseneingangsstiften, wobei jeder Adresseneingangsstift verbunden ist mit Zeilen- und Spalten-Adressenpuff erschaltungen, von denen jede ein Adresseneingangssignal A. von TTL (Transistor-Transistor-Logik)-Niveau empfängt, um wahre und komplementäre Signale a ^ und a~ voll MIS- oder MOS-Niveau zu erzeugen, und diese Signale a. und a7 verwendet werden zum Treiben von Reihen- und Spalten-Dekodern für das Wählen einer bestimmten Speicherzelle. Tn einer derartigen 4KRAM-Einrichtung müssen für jeden Adresseneingangsstift zwei Adressenpufferschaltungen (für Reihen-Adressenwahl und Spalten-Adressenwahl) vorgesehen sein, so daß die benötigten Adressenpufferschaltungen insgesamt 12 (6x2*12) sind. Das Vorsehen einer großen Anzahl von Adressenpufferschaltungen würde die folgenden Probleme herbeiführen: Im Falle eines Speichers mit wahlfreiem Zugriff, welcher eine große Kapazität hat, würde zu viel Energie verbraucht werden. Die Integration der Schaltungsdichte kann nicht verbessert werden. Die Eingangskapazität an dem Adresseneingangsstift wird groß. Fehl-

809809/0707

273A361

operationen, wie beispielsweise fehlerhafte Adressenwahl, treten aufgrund der damit verbundenen Erhöhun,; der Anzahl von periphären Schaltungen leicht auf, so daß die Zuverlässigkeit der Gesamtschaltungsanordnung gering ist.

Der vorliegenden Erfindung liegt die Aufgabe zugrunde, eine Adressenwählschaltung für eine Halbleiterspeichereinrichtuns; zu schaffen, in welcher der Energieverbrauch gering ist. Ein anderes Ziel der Erfindung liegt darin, eine Adressensignalsetzschal tung (Adressenpufferschaltuiig) zu schaffen, welche mit geringem Energieverbrauch stabil arbeitet. Ein weiteres Ziel der Erfindung ist es, eine Adressenwählschaltung zu schaffen, welche eine verringerte Anzahl von Adressensignalsetzschal tungen aufweist und daher mit geringem Energieverbrauch arbeiten kann. Ein noch weiteres Ziel der Erfindung liegt in der Schaffung einer Adressenwählschaltung, deren Integrationsdichte verbessert werden kann. Schließlich ial ea noch jin Ziel der vorliegenden Erfindung, eine Adressenwählschaltung zu schaffen, welche eine kleinere Eingttngskupazität an jedem Adresseneingangsstift, eine hohe Stabilität und eine hohe Zuverlässigkeit aufweist.

Diese Aufgabe wird erfindungsgemäß durch die Kennzeichenmerkmale des Anspruchs 1 gelöst. Weitere Erfindungsmerkmale ergeben sich aus den Ansprüchen 2 bis 9.

Erfindungsgemäß wird also bei Adreusenwähluchaltung für eine Halbleiterspeichereinrichtung ein Adresseneingangssignal A. für jedes gegebene Bit von Adressendaten zugeführt zu einer einzelnen Adressensignalsetzschaltung, um eine Gruppe von zwei unter» echiedlichen logischen Signalen a,, und aT in Übereinstimmung mit dem Zustand des Adresseneingangssignals zu erzeugen, wobei die Gruppe von logischen Signalen a^ und a"^ zugeführt wird zu einer Zeilen-Dekodertreiberschaltung sowie zu einer Spalten-Dekodertreiberschaltung, welche jeweils angeschlossen sind an Reihen- und Spalten-Dekoderschaltungen, und wobei die Reihen- und Spalten-Dekodertreiberschaltungen jeweils getrieben werden durch Reihen- und Spalten-Dekodertreibertaktsignale, um gewählte Reihen- und Spalten-Dekoder zu treiben, so daß vorgegebene Rei-

809809/0707

hen- und Spalten-Leitungen gewählt werden.

Die Erfindung wird nachstehend anhand von in der Zeichnung schematisch dargestellten Ausführungsbeispielen näher erläutert. Es zeigen:

Fig. 1 eine Adressenwählschaltung gemäß einer Ausführungsform der vorliegenden Erfindung,

Fig. 2 Signalwellenformen .ur Erläuterung der Arbeitsweise der in Fig. 1 gezeigten Schaltung,

Fig. 3 in schematisierter Darstellung ein Ausführungsbeispiel der Erfindung, in welchem die in Fig. 1 gezeigte Adressenwählschaltung auf eine 4KRAM-Einrich'ung angewandt ist, und

Fig. 4 einen Teil einer ^KRAM-Einrichtung, welche vom Erfinder vorgeschlagen wurde, öedo h nicht die Merkmale der vorliegenden Erfindung enthält.

Vor Beschreibung der Ausführungsformen der vorliegenden Erfindung wird anhand der Fig. ¹I eine 4KRAM-Einrichtung erläutert, welche vom Erfinder vorgeschlagen wurde, ,jedoch nicht die Merkmale der vorliegenden Erfindung enthält.

Fig. 4 zeigt einen Teil einer '!KRAM-Einrichtung, welche sechs äquivalente Eingangsschaltungen mit sechs Adresseneingangsstiften aufweist, welchen sechs Adresseneingangosignale Aq-Ac Jeweils zugeführt werden, von denen nur ein Adresseneingangssignal Aq als einem Speicherzellenabschnitt zugeordnet dargestellt ist. Line X(Zeile)-Leitungsadresoensignalsetzschaltung 10 wird durch ein Treibersignal 0_χ angetrieben, um das Adresseneingangesignal Aq von TTL-Niveau in zwei unterschiedliche Signale Sq und Bq" von MIS- oder MOS-Niveau (V_DD-Niveau) umzuwandeln, und eine X(Zeile)-L6itungedekodertreiberechaltung 11 gibt X-Dekodertreibersignale a_QX und Sq^ ab. Andererseits wird eine Y(Spalte)-Leitungs-Adressensignalsetzschaltung 12 angetrieben durch ein Treibersignal 0γ und wandelt das Adresseneingangs-

809809/0707

signal A₀ von TTL-Niveau in zwei unterschiedliche Signale a_o und ΊΪΖ von MIS-Niveau um, und eine Y(Spalte)-Leitungs-Dekodertreiberschaltung 13 gibt zwei Y-Dekodertreibersignale a_QY und a_0Y ab. Somit ist das in Fig. 4 dargestellte Ausführunßabeispiel eine Adressenwählschaltung, bei welcher ein Adresseneingangssignal A₀ X- und Y-Adressensignalsetzschaltungen zugeführt wird, um X- und Y-Dekodiereinrichtungen zu treiben. Die Adressensignalsetzschaltung wird auch mit Adressenpuffer- oder Verklinkungsschaltung bezeichnet.

Nachstehend wird die Verbindung mit der Speicherzelle beschrieben. In Fig. 4 bezeichnen die Bezugsziffern 4a una 4d X(Zeile)-Leitungs-Wähldekoder, die Bezugsziffern 6a bis 6h Torschaltungen und 7a und 7b selektive Vorverstärker. Die Speicherzellen 8a bis 8p, welche mit X- und Y-Leitungen verbunden sind, sind durch die selektiven Vorverstärker 7a und 7b in zwei symmetrisch zueinander angeordneten Gruppen geteilt. Die Wirkung einer derartigen symmetrischen Aufteilung liegt darin, die Differentialstörung im Eingangssignal zu den Vorverstärkern zu verringern. Ferner empfangen zur Verringerung der Ausgangsbelastungskapazität der Adressenpufferschaltung die X-Dekoder 4a bis 4d nicht nur die Ausgangsgrößen a_QX und B_0x der Treiberschaltung 11, welcher das Adressensignal Aq zugeführt wird, sondern auch die Ausgangsgrößen von den anderen Treiberschaltungen, welclieu die anderen Adressensignale (A^-Ac) zugeführt werden. Darüber hinaus werden gemäß Fig. 4 zwei Torschaltungen durch einen Dekoder getrieben (beispielsweise die Torschaltungen 6a und 6b für den Dekoder 4a), so daß zweckmäßigerweise ein einzelner Dekoder eine 2-Bit-Konfiguration schaffen kann. Das Paar von Torschaltungen empfängt Bit-Wählsignale 0_YA und 0YTi, welche unterschiedliche Phasen haben und durch die anderen Adressensignale gesteuert werden, damit die Türschaltungen nicht gleichzeitig Ausgangsgrößen ^M1" abgeben.

T(Spalte)-Leitungs-Wähldekoder 5a und 5b empiangen die Ausgangsgrößen a^Y und &QY der Y-Dekodertreiberschaltung 13 sowie ebenfalls die Ausgangsgrößen von den anderen Treibe schaltungen, welchen

809809/0707

die anderen Adressensignale (A^-A₁-) zugeführt werden. Die Ausgangsgrößen der Y-Dekoder 5a und 5b werden an I/O(Eingangs/ Ausgangs)-Pufferschaltungen 9a und 9b gegeben. FET-Transistoren Q und Q, dienen zum Vorbelasten der Leitungen (d.h. Ziffernleitungen) zu den selektiven Vorverstärkern 7a und 7b bei einem V^p-Niveau zur Zeit des Nichtwählens des Plättchens (CE) ι d.h. wenn das Plättchen nicht gewählt wird, und die FET-Transistören Q und Q_d dienen zum Vorbelasten der Leitungen (d.h. Ziffernleitunpren) zu den selektiven Vorverstärkern 7a und 7b bei einem V^p-Niveau zur Zeit des Nichtwählens des Plättchens.

Bei der Schaltung gemäß Fig. 4- ist zu bem. rken, daß jeder der nur vier X-Dekoder und nur zwei Y-Dekoder .'ediglich der besseren Übersichtlichkeit halber in der Zeichnung nur drei Eingänge hat. Tatsächlich erzeugen die den anderen Adresseneingangssignalen A^. bis A₁- zugeordneten X-Dekodertreiberschaltungen jeweils ihre Ausgangsgrößen a,._x, β,._χ bis a™, a^ , und jeder X-Dekoder hat fünf Eingänge, welchen die Aunpjangssignale aQ_X, ^a1X' ^a2X» ^a3X ^{und a}4X J^ewe^^s zugeführt werden bei einer geeigneten Kombinaten der »ahren Eigen größe und <\qt Komplementärgröße ihrer Signale. Beider gesamten Einrichtung sind 32 (=? ) X-Dekoder und folglich 64 (=2x3*0 Torschaltungen vorgesehen. Beispielsweise empfängt der erste X-Dekoder βφ_χ, ^a1X» ^a2X* a^y und a^y, der 16. X-Dekoder empfängt β^_χ, a^y, a^y, a^y und a,_x, der 17. X-Dekoder empfängt a_QX, a^_x, ^a2X» ^a3X ^{und a}4x und der 32. X-Dekoder empfängt a_QX, a^_x, a^_x, β,_χ und β^_χ . Die Ausgangsgrößen a^_x und a^_x der X-Dekodertreiberschaltung, welche dem Adresseneingangssignal Ar zugeordnet fet, werden für die Bit-Wählsignale 0_χΑ und 0^ verwendet, welche den Torschaltungen 6a bis 6h zugeführt werden. Andererseits ist zu bemerken, daß jeder Y-Dekoder sechs Eingänge hat, zu welchen die Ausgangsgrößen &0Y* ^a-iY» ^a2Y' ^a3Y' ^a4Y ^un<* ^a5Y ^{von sec}^^{s den} Adresseneingangssignalen Aq-Ac zugeordneten Y-Dekodertreiberschaltungen jeweils zugeführt werden bei einer geeigneten Kombination der wahren Edgengröße und der Komplementärgröße ihrer Signale. In der gesamten Einrichtung sind 64 Y-Dekoder vorgesehen.

809809/0707

Beispielsweise empfängt der erste Y-Dekoder Bqy' ^aiy» ^a2Y» ^a3Y* ^a4Y ^{und a}5Y' "¹^ ^a2Y» *3T« %Ύ ^{xmd a}5Y*

^a3Y* ^a4Y ^{und a}5Y' "¹^ ^{der 6}^* ^Y~^Dekoder empfängt

Entsprechend den Adressenwählschaltunfren mit einer derartigen Anordnung wie oben beschrieben werden iie den gewählten Adressen entsprechenden X- und Y-Adressensignalsetzschaltungen gesetzt, die mit den X- und Y-Adressensignalsetzschaltungen verbundenen X- und Y-Dekoder werden getrieben und gewünschte X- und Y-Leitungen werden gewählt, um die in der Speicherzelle gespeicherte Information zu verarbeiten.

Jedoch benötigt die oben beschriebene Adressenwählschaltung zwei Adressensigaalsetzschaltungen (für X-Adressenwahl und Y-Adressenwahl) für jedes Adresseneingangssignal. Das heißt, es werden 12 Adressensignalsetzschaltungen für eine vollständige 4KRAM-Einrichtung benötigt und somit treten die folgenden Probleme auf: Die 12 Adressensignalsetzachaltungen (Adressenpuff er schal ti igen), welche in einer 4-KRAM-Einrichtung verwendet werden, verbrauchen t;ine ziemlich hohe Energie, was insbesondere für einen Speicher mit wahlfreiem Zugriff (RAM) ,welcher eine größere Kapazität hat, ungünstig ist. Ferner wirkt sich die Tatsache, daß eine große Anzahl von Adressenpufferschal tungen verwendet werden, nachteilig auf die Verbesserung in der Integrationsdichte aus und erhöht auch die Eingangskapazität an jedem Adresseneingangsstift. Außerdem führt die sich ergebende Erhöhung der Anzahl von periphären Schaltungen zur Erhöhung der Gefahr von Fehloperationen, wie beispielsweise fehlerhafte Adressenwahl etc., so daß die Zuverlässigkeit der Einrichtung gering wird.

Die vorliegende Erfindung wurde gemacht, um diese Probleme zu beseitigen.

Fig. 1 zeigt eine Adressenwählschaltung gemäß einer Ausführungsform der Erfindung. Wie in deser Zeichnungsfigur gezeigt, wird ein Adresseneingangssignal A₀ einer Adressensignalsetzschaltung

809809/0707

(Adressenpufferschnltung) 1 zugeführt, deron Ausgangsgrößen a_Q und äT einer X(Zeile)Leitungs-Dekodertreiberschaltung 2 und einer Y(Spalte)-Leitungswähl-Dekodertreiberschaltung 3 zugeführt werden. Die X-Dekodertreiberschaltung 2 wird durch ein X-Dekodertreiber-Taktsignal 0_χ angetrieben, während die Y-Dekodertreiberschaltung 3 durch ein Y-Dekodertreiber-Taktsignal 0γ angetrieben wird, welches mit Bezug auf das Taktsignal 0y phasenverzögert ist. X- und Y-Dekoder (nicht dargestellt) v/erden auf eine Zeitteilweise durch die Ausgangsgrößen der Treiberschaltungen angetrieben.

Die AdressensignnlsetzschEi¹ tung (Adresnenpufferschaltung) 1 ist mit einer dynamischen Flipflopschaltung versehen, welche die FET-Transistoren CL· bis Qg umfaßt, um den Energieverbrauch zu verringern. Eine Quellspannung V^p (12 V) wird den Drain-Elektroden der Last-FET-Transistoren Q^ und Q2 zugeführt, deren Gate-Elektroden mit einem Last-FET-Transistor-Treibersignal 0Q (14· V) versorgt wird, welches ein Spannungr.niveau hat, das hoch genug ist, um eine Ausgangsgröße abzugeben, die der Quellspannung an ,jedem der Ausgangsknotenpunkte 8q und äTT der Adrossensignalsetzschaltung 1 zur Zeit der Plättchenwahl gleich ist. Für die Treiber-FET-Transistoren Q, und Q₁^ ist die Gate-Elektrode eines FET-Transistors verbunden mit der Drain-Elektrode des anderen und ihre Source-Elektroden sind gemeinsnm mit einem Bezug- oder Erdpotential durch den Steuer-FET-Transistor Qg verbunden, dessen Gate-Elektrode durch ein Adressenpuffertreibersignal 0o gesteuert wird.

Um diese Flipflop-Schaltung unausgeglichen zu machen, wird das Verhältnis W/L der Kanalbreite W zur Kanallänge L des FET-Transistors Q^ unterschiedlich zu dem des FET-Transistors Q^ gemacht, so daß die Steilheit g_m des FET Q^ großer ist als die des FET O₅.

D ;r FET Qc, dessen Gate-Elektrode durch ein Flipflop-Rücksetzsignal 0^ gesteuert wird, ist vorgesehen zum Rücksetzen der Ausgangsknotenpunkte Bq und a^ der Adressensetzschaltung 1 zu dem-

809809/0707

selben Potentialniveau, wenn die Kapazitäten C^ und C₂ an den Knotenpunkten a_Q und aT geladen werden. Zwischen die Drain-Elektrode des FET Q, und das Bezugs- oder Erdpotential ist eine Reihenschaltung der FET-Transistören Qr₇ und Q₈ geschaltet. Die Gate-Elektr ,de des Adresseneingangs-FET Q₁-, wird mit den Adresseneingangssignal A_Q beaufschlagt und die Gate-Elektrode des Steuer-FET Q₈ wird durch das Adressenpuffertreibersignal 0₂ gesteuert.

Die X-Dekodertreiberschaltung 2 weist eine parallele Verbindungsschaltung von in Serie geschalteten Treiber-FET-Transistoren Q^₀ und Q^₂ ^d in Serie geschalteten Treiber-FET-Transistoren Q,. und Q^, auf . Der Ausgang i^ der Adressensignal setzschaltung 1 wird auf die beiden FET-Transistören Q^₀ und Q^, aufgeprägt, und der Ausgang ä^ der Schaltung 1 wird auf die beiden FET-Transi stören Q^₂ und Q_x.^ aufgeprägt. Am Ende der parallelen Vfrbindungssdi altung ist die Quellspannung V_DD über einen Steuer-FET Qq angeschaltet, deren Gate-Elektrode durch ein X-Dekodertreiber-Taktsignaü 0y gesteuert wird. Die Adressensignalsetzschaltung 1 ist mit der X-Dekodertreiberschaltung 2 über IJbertragungs-FET-Transi stören Q^ und Q'^zj. verbunden, welche das Taktsignal 0_χ empfangen. Die Ausgangsgröße B.QY wird von dem Verbindungspunkt der in Serie geschalteten FET-Transistören Q^₀ und Q^₂ abgenommen, während die Ausgangsgröße a_QX von dem Verbindungspunkt der in Serie geschalteten FET-Transi stören Q^_-- und Q^., abgenommen wird. Die FET-Transistören Q^r, Q^g» Q25 ^und Q¹25» ^deren Gate-Elektroden durch ein Zeilen(oder X)-Adressenabtastimpulssignal RAS gesteuert werden, sind vorgesehen, um ein Schwanken der Ausgangsgrößen su verhindern.

Die Y-Dekodertreiberschaltung 3 ist ähnlich der X-Dekodertreiberschaltung 2 ausgebildet. Insbesondere ist eine parallele Verbindungsschaltung von in Serie verbundenen Antriebs-FET-Transistoren Q^₈ und Q₂₀ und in Serie geschalteten Antriebe-FET-Transistören Q^q und Q₂^ vorgesehen. Die Ausgangsgröße a_Q der Adressensignalsetzschaltung 1 wird auf die Gate-Elektroden

809809/0707

- 1G -

273Α36Ί

der Treiber-FET-Q^Q und Q₂ aufgeprägt über einen Ubertragungs-FET Qop» welcher ein Y-Dekodertreibertaktsignal 0γ empfängt. Andererseits wird die Ausgangsgröße a^ auf die Gateelektroden der Treiber-FET-Transistoren Q₂₀ "¹^ Q^Q ^auf~ geprägt über einen tJbertragungs-FET Q*22i welcher ebenfalls das Y-Dekodertreibertaktsignal 0_γ empfängt. Ein Ende der Parallelverbindungsschaltung ist mit der Quellspannung Vj^ verbunden über einen Steuer-FEl l*n, dessen Gateelektrode durch das Taktsignal 0_y gesteuert wird. Die Ausgangsgrößen a_QY und a-νγ werden jeweils von dem Verbindungspunkt der in Serie , eschalteten FET-Transistören Q^q und O** und dem Verbindungspunkt der in Serie geschalteten FET-Transistören und Qp₀ abgenommen. Die FET-Tr ansi stören O₂*, Qp/f» Q26 Q'₂₆, deren Gate-Elektroden durch ein Spalten Coder Y)-Adressenabtastimpulssignal CAS gesteuert werden, sind vorgesehen, um ein Schwanken der Ausgangsgrößen zu verhindern.

Sämtliche oben genannten FET-Transistoren sind vom n-Kanal-Anreicherungs-Isolierschicht-Typ.

Nachfolgend wird die Funktionsweise der Adressenwahl in der Schaltungsanordnung gemäß Fig. 1 erklärt anhand der Fig. 2, welche Signalwellenformen zeigt, die bei der Erläuterung der Betriebsweise der in Fig. 1 gezeigten Schaltung nützlich sind·

Gemäß Fig. 2 hat das Signal 0_Q zum Treiben der Last-FET-Transistören Q. und Q₂ der Adreseensignalsetzschaltung 1 ein erstes Spannungsniveau (8 V) während einer Periode vom Zeitpunkt t_Q bis zum Zeitpunkt t₂» so daß die Last-FET-Transistören Q^ und Q₂ leitend sind. Entsprechend sind die den Ausgangsknotenpunkten Bq und aT zugeordneten Kapazitäten CL und C₂ aufgeladen bis zur Hälfte (6 V) der Quell spannung V_DD (12 V) über die Last-FET-Transistören Q,. und Q₂. Andererseits hat das Flipflop-Rücksetzsignal 0^ ein hohes Niveau während der Periode von t_Q bis t₂, so daß der FET Qc leitend ist. Infolgedessen werden die Kapazitäten C^ und C₂ genau auf dasselbe Niveau (6 V) zurückgesetzt.

809809/0707

Wenn das Plipflop-Rücksetzsignal 0^ das Bezugspotential-Niveau (GND) über den Zeitpunkt T, hinaus annimmt, wird der FET Q,-ausgeschaltet. Inzwischen steigI das Last-FET-Antriebssignal 0_O von dem eraten Spannungsniveau auf ein höheres Niveau über ^VDD ^{+ Δν}ΐ ^^Vt ^{= V}th ⁺ ^^Vth^ ^{und daner} können die dem Quellspannungsniveau Vjjjj entsprechenden Spannungswerte, welche den Drain-Elektroden der Last-FET-Transistoren Q₁ und Q₂ aufgeprägt werden, von den Source-Elektroden der Last-FET-Transistoren Q^ und Q₂ abgenommen werden. Zur gleichen Zeit nimmt das Adressenpuff ertreibersignal 0₂ das Niveau V_DD an, so daß der FET Qc eingeschaltet wird, um die in den Kapazitäten CL und G₂ gespeicherten Ladungen freizugeben. Infolgedessen wird die Adressensignalsetzschaltung 1 in einen der beiden Zustände entsprechend de;· Beschaffenheit oder dem Wert des Adresaeneingangssignals A_Q gesetzt.

Wenn das Adresseneingangssignal Aq auf einem niedrigen oder ⁿO^M-Niveau ist, wird der FET Qn, welchem das Signal Aq aufgeprägt wird, abgetrennt, so daß die dem Aungangsknotenpunkt a_Q zugeordnete Kapazität C₂ ihre gespeicherte Ladling als einon Strom I₂ entlädt, welcher durch den Antriebs-FET Q, und den FET Q^- fließt, während die in der dem Ausgangsknotenpunkt aQ zugeordneten Kapazität C^. gespeicherte Ladung als ein Strom I-. freigegeben wird, welcher durch den Antriebs-FET Q^ und den FET Q₆ fließt. Da die Steilheit g_ffl des Antriebs-FET Q^ größer gemacht ist als die des Antriebs-FET Qx, wie oben beschrieben, ist die Kapazität CL früher aufgeladen, als die Kapazität G₂, so daß die Ausgangsgrößen a_Q und Üq" jeweils beim niedrigen ("Ο") und hohen ("1") Niveau gesetzt werden.

Andererseits ist, wenn das Adresseneingangssignal A₀ in einem hohen oder "1"-Niveau ist, der FET Q« leitend. Polglich werden die in der dem Ausgangsknotenpunkt a^ zugeordneten Kapazität Co gespeicherten Ladungen als ein Strom I₂ durch die PET-Transistoren Q, und Qg sowie ein Strom I,. durch die FET-Transistoren Qr₇ und Qq freigegeben. Und wenn die Steilheit

809809/0707

der FET-Transistören Q,, Q^, Q₆ und Q₁-; derart gewählt werden, daß .,. + I₂ >I7, entlädt sich die Kapazität C₂ früher als die Kapazität C., so daß die Ausgangsgrößen aQ und Üq" jeweils bei dem hohen ("1") und niedrigen ("O")-Niveau gesetzt werden.

Somit wird die dynamische Flipflop-Schaltung, welche die Antriebs-FET-Transistoren Q₅, und Q^ mit unterschiedlichen Steilheiten aufweisen, für eine Adrecsensignalsetzschaltung verwendet. Daher ist es, wenn der Unterschied zwischen den Steilheiten groß genug gemacht wird, möglich, zu verhindern, daß eine kleine Differenz zwischen C₁ und C₂ eine Feliloperation herbeiführt, in welcher die Adressensignalsetz^-haltung 1 unabhängig von dem Adresseneingangssignal Aq gesetzt wird.

Wie oben beschrieben, gibt, wenn das Eingang^signal Aq das niedrige Niveau hat, die Adressensignalsetzschaltung 1 die GND- und V_DD-Niveau-Signale an den Ausgangsknotenpunkten a₀ und a^ ab. Dann nimmt zum Zeitpunkt t^ das X-Dekodertreiber-Taktsignal 0χ das Vßjj-Niveau an, um einen Betrieb der X-Dekodertreiberschaltung 2 zu bewirken. Folglich werden die Ausgangsgröße aQy von GND-Niveau und diö Ausgangsgröße eÜqT von V_D,₍-Niveau erzeugt in Übereinstimmung mit der GND-Niveau-Ausgangsgröße aQ und der V^-Niveau-Ausgangsgröße "äZ der Adressensignalsetzschaltung 1, so daß der X-Dekoder eine vorgegebene X-Leitung wählt· Wenn das Y-Adressenabtastimpulssignal CAS das GND-Niveau annimmt, nach Beendigung der X-Adressenwähloperation, nimmt das Last-FET-Treibersignal 0_Q entsprechend das hohe Niveau (höher als Vp₁J+ AVj.) und das Adressenpuff ertreibersignal 0₂ nimmt das Vjjjj-Niveau an. Infolgedessen wird die Flipflop-Schaltung gesetzt, so daß, wenn das Adresseneingangsr.ignal Aq beispielsweise das hohe Niveau aufweist, die Ausgangsgrößen aQ und 8Lq* sich jeweils beim Vpp- bzw. GND-Niveau befinden. Gleichzeitig mit der Änderung des Spalten-Adressen-Abtastimpulssignals CAS nimmt das Y-Dekodertreiber-Taktsignal 0_γ das V^-Niveau an, so daß die Y-Dekodertreiberschaltung 3 betätigt wird, um ihre Ausgangsgrößen a_oy und a_0Y, welche das hohe bzw. das GND-Niveau haben, zu erzeugen. Demzufolge wird der Y-Dekoder getrieben,

809809/0707

um eine vorgegebene Y-Leitung zu wählen.

Zur Zeit des Nichtwählens eines Plättchens, wenn beide Signale RAS und CAS auf dem hohen Niveau sind, sind die ein Schwanken der Ausgangsgröße verhindernden FET-Transi stören Q^c, Q-iß¹ Q23» Q24» Q25* ^Q*25' ^Q26 ^{und Ql}26 ^leitend» u* ^die Ausgangsgrößen auf dem GND-Niveau zu halten, so daß eine fehlerhafte

Adressenwahl aufgrund einer Störung niemals eintritt.

Wie aus der Erläuterung der Betriebsweise leicht einzusehen, bilden die PET-Transistoren Q^₀ und Q^2» ^die FET-Transistoren Q^.^ und Qxixi die PET-Transistoren Q^_ß und 0,₀ sowie die FET-Transistoren Q^ und Q₂,, in den X- und Y-Dekodertreiberschaltungen 2 und 3 gemäß Pig. 1 jeweils Gegentaktpuffer. Somit hat jede der X- und Y-Dekodertreiberschaltungen 2 und 3 eine große sogenannte Treibfähigkeit zum Treiben von Dekodern.

Pig. 3 zeigt ein Ausführungsbeispiel, in welchem die oben beschriebene Adressenwählschaltun.; gemäß der vorliegenden Erfindung auf eine ^KRAM-Einrichtung angewandt ist»

Die dargestellte erfindungsgemäße Adressenwählschaltung weist eine Adressensignalsetzschaltung (oder Adressenpufferschaltung) 1, welcher das Adresseneingangssigna] Aq zugeführt wird, sowie Je eine X (Zeile)- und Y(Spalte)-Dekodertreiberschaltung 2 bzw· 3 auf, welchen die Ausgangsgrößen a₀ und Bq" der AdreseeneignalsetZBChaltung 1 gemeinsam aufgeprägt werden. Die Anordnung und die Verbindungen zwischen den X(Zeile)-Dekodern 4a bis 4-d, den Torschaltungen 6a bis 6h, den Speicherzellen 8a bis 8p, den selektiven Vorverstärkern 7a und 7b, den Y(Spalte)-Dekodern 5a und 5b und den Eingangs-Ausgangs-Schaltungen 9a und 9b entsprechen vollkommen denen gemäß Fig. 4, so daß zur Vermeidung von Wiederholungen auf die dortigen Ausführungen Bezug genommen wird.

Ein Merkmal des Ausführungsbeispiels gemäii Fig. 3 liegt darin, daß das Halbleiterplättch en 20 zwischen jedem der Adressen-

809809/0707

eingangsstifte A_Q bis A,- und den X- und Y-Dekodern eine Adressensignalsetzschaltunß und X- und Y-Dekodertreiberschaltungen aufweist, zu welchen die Ausgangsgröße der Adressensignalsetzschaltung gemeinsam zugeführt wird.

Wie aus der vorstehenden Beschreibung der erfindungsgemäßen Ausführungsform ersichtlich, kann in dem Fall, in welchem die Erfindung auf eine 4-KRAM-Einrichtung angewandt wird, die 4KRAM-Einrichtung realisiert werden durch Vorsehen von nur 6 Adressensignalsetzschaltungen oder Pufferschaltungen für 6 Adresseneingangssignale Aq bis A^.

Gemäli der vorliegenden Erfindung kann somit die Anzahl der Adressenpufferschaltungen kleiner sein verglichen mit der herkömmlichen Halbleiterspeichereinrichtung, so daß der Energieverbrauch beträchtlich verringert worden kann. Die vorliegende Erfindung verwendet 6 Adressenpufferschaltungen, während die in Fdg. 4 gezeigte Einrichtung 12 Adressenpufferschaltungen verwendet, und somit beträgt die durch die Pufferschaltungen bei der Erfindung verbrauchte Energie nur etwa die Hälfte der Energie, welche durch die Pufferschaltungen in der Schaltungsanordnung gemäß Fig. 4- verbraucht wird. Ferner ermöglicht die Verringerung der Anzahl der verwendeten Pufferschaltungen eine Verbesserung in der Integrationsdichte, und die Verringerung der Anzahl von Adresseneingangsstifen und der Anzahl von periphfiren Schaltungen stellt eine stabile Funktion und eine hohe Zuverlässigkeit der erfindungsgemäßen Schaltungsanordnung sicher. Ferner sind erfindungsgemäß die ein Schwanken der Ausgangsgrößen verhindernden FET-Transistoren vorgesehen, so daß eine fehlerhafte Adreseenwahl verhindert und ein großer Störungespielraum erreicht werden kann. Die Taktimpulssignale 0_χ und 0γ zum Treiben der X- und Y-Dekoder auf eine Zeitteilweiee können auf bekannte Weise durch Hindurchleiten der Zeilen- und Bpalten-Adressenabtastimpulssignale RAS und CAS jeweils durch geeignete Verzögerungsstufen erzeugt werden (vgl. beispielsweise Figuren 3, ^₁ 5 und der US-Patentschrift 3 969 706). Das Zeilen-Adressenabtastim-

809809/0707

pulssignal RAS ist dasselbe wie ein gewöhnliches Plättchensteuersignal (CE), während das Spalten-Adressenabtastimpulssignal CAS durch ein Signal gebildet werden kann, welches man durch das verzögerte ÖAS-Signal und döj Y-Leitungswählsignal erhält, das von außen zugeführt wird. Somit benötigt die Erfindung keine neue Schaltung, sondern nur übliche Schaltungen, und der Steuermechanismus ist ebenfalls einfach, so daß die erfindungsgemäße Schaltungsanordnung einfach und besonders nützlich ist.

Die vorliegende Erfindung ist keinesfalls auf die oben beschriebene Ausführungsform beschränkt, sondern kann zahlreiche Varianten umfassen.

Die konkrete Ausbildung der Adressensignalsetζschaltung (Adressenpuff erschaltung) 1 kann von jeder Art sein, welche die gewünschte Funktion ermöglicht. Das gleiche gilt für die X- und Y-Dekodertre iberschaltungen.

Beispielsweise können, um die Flipflop-Schaltung der Adressensignalsetzschaltung unausgeglichen zu machen, entweder die den Ausgangsknotenpunkten zugeordneten Kapazitäten C₁ und C₂ oder die Steilheiten ^ der Last-FET-Transistoren Q₁ und Q₂ unterschiedlich zueinander gemacht werden.

In dem Fall, wenn die Kapazitäten C₁ und C₂ derart sind, daß ⁰I* °2» ^werden die Steilheiten ^_1n der Last-FET-Transistoren Q₁ und Q₂ einander gleichgesetzt und die Steilheiten der Treiber-FET-Transistoren Q, und Q^ werden ebenfalls zueinander gleichgesetzt. Zum Zeitpunkt des Nichtwählens eines Plättchens ist, wenn die Ausgangeknotenpunkte a« und a^ an demselben Potential sind, die in der dem Auegangsknotenpunkt a^ zugeordneten Kapazität C₂ gespeicherte Ladung größer als die Ladung, welche in der Kapazität C₁ gespeichert ist, die mit dem Ausgang sknotenpunkt B.Q verbunden ist. Wenn das Adresseneingangssignal A₀ auf dem niedrigen Niveau zur Zeit des Nichtwählens eines Plättchens ist, entlädt sich daher die Kapazität C₁

809809/0707

früher als die Kapazität C₂. Dann werden die Ausgangsgrößen a_Q und Üq" auf das GND-Niveau bzw. das V_DD-Niveau gesetzt. Wenn das Adresseneingangssignal Aq auf dem hohen Niveau ist, wird der PET Q₇ eingeschaltet. In diesem Fall werden, da der Pfad des Stroms I^ herbeigeführt ist, die Ausgangsgrößen a_Q und äüT auf die Niveaus V_Dp bzw. GND gesetzt.

Andererseits werden in dem Fall, wenn die Steilheit des Last-FET Q,. größer gemacht ist als die des Last-FET Q₂, die Ausgangskapazitäten Oy. und C- und de Steilheiten der Antriebs-FET-Transistoren Q^ und Q^ einander gleichgesetzt. Nachdem die Ausgangsgrößen a_ß und a^ dasselbe Potential durch das Leiten des FET Q,- zur Zeit des Nichtwählens eines Plättehens angenommen haben, werden die in den mit den Ausgangsknotenpunkten verbundenen Kapazitäten gespeicherten Ladungen entladen als Ströme Ip und I^ zum Zeitpunkt des Wählens eines Plättehens. Wenn das Adresseneingangssignal A_Q auf dem niedrigen Niveau liegt, werden de Kapazitäten C₁ und C₂ über die Last-FET-Transistören Q^. und Qo wieder aufgeladen. In diesem Fall wird die Kapazität C₂ früher aufgeladen als die Kapazität C^, da die Steilheit des FET Q^ größer ist als die des FET Q₂, so daß die Ausgangsgrößen ä^ und a_Q auf das V_DD-Niveau bzw. das GND-Niveau gesetzt werden. Wenn das Adresseneingangssignal Aq auf dem hohen Niveau ist, wird der FET Qn eingeschaltet. Folglich entlädt sich die Kapazität C₂ aufgrund der Ströme I^ und I₂ früher als die Kapazität C^, so daß die Ausgangsgrößen Sq" und a_Q auf das GND- bzw. V_DD-Niveau gesetzt werden.

Wenn auch X-und Y-Dekoderschaltungen, welche durch den Ausgang der Adressenwahlschaltung getrieben werden, vorstehend beschrieben und zeichnerisch dargestellt sind, können diese jede andere Ausbildung haben, welche die gewünschte Funktion ermöglicht. Beispielsweise können sie durch die bekannte Anordnung gemäß Fig. 10 der US-Patentschrift 3 969 706 ersetzt werden.

Ferner wenn auch in dem oben beschriebenen besonderen Ausfüh-

809809/0707

rungsbeispiel die vorliegende Erfindung bei einer ^KRAM-Einrichtung angewandt wurde, ist darauf hinzuweisen, daß die Erfindung auf irgend einen Speicher mit wahlfreiem Zugriff (RAM), wie beispielsweise einen 1KRAM oder einen 16KRAM, angewandt werden kann.

Weiterhin sollen in dem oben beschriebenen Ausführungsbeispiel samtliche FET-Transistören vom n-Kanal-Anroicherungstyp sein, jedoch erhält man dieselbe Wirkung durch Verwendung von FET-Transistoren vom p-Kanal-Anreicherungstyp anstelle der zuerst genannten. In einem derartigen Fall ist es nur notwendig, die Polarität der verwendeten Energiequelle umzukehren.

Die vorliegende Erfindung ist in weitem Umfang anwendbar auf Adressenwählschaltungen für Halbleiterspeichereinrichtungen, bei welchen sich die Notwendigkeit von zwei unterschiedlichen logischen Ausgangssignalen für jedes Adresseneingangssignal ergibt.

809809/0707

Claims (9)

PATENTANWALT Ir SCHIFF ν. FÜNER SiRKHL SCHÜBEl-H OPF EBBINGHAUS FINCK MARIAHILFPLATZ 2 A 3, MÜNCHEN QO POSTADRESSE: POSTFACH 95 0160,D-SOOO MÖNCHEN 95 KARL LUDWIG SCHIFF DIf3L. CHEM. DR. ALEXANOER w. FÜNER DIPL. INQ. PETER STREHL DtPL. CHEM. DR. URSULA SCHÜBEL-HOPF DIPL. ING. DIETER EBBIIMQHAUS DR. ING. DIETER FINCK TELEFON (ΟΘ9) 40 30 54 TELEX 5-23 565 AURO D TELEGRAMME AUROMARCPAT MÜNCHEN HITACHI, LTD. DA-14178 29. Juli 1977 Adressenv/ählschaltung für Halbleiterspeichereinrichtungen Patentansprüche

1.) Halbleiterspeichereinrichtung mit einer Fatrix von in Zeilen und Spalten angeordneten Speicherzellen, einer Adressenwählschaltung zum Treiben von Zeilen- und Spaltendekoderschaltungen, welche mit den Zei'J en bzw. Spalten verbunden sind, gekennzeichnet durch eine Adressensignalsetzschal tung (1) zum Empfangen eines Adresseneingangssignals (Aq) zur Erzeugung von zwei gewählten unterschiedlichen Adressensetzsignalen (a_Q1 äT) an ihren Ausgangsknotenpunkten in Übereinstimmung mit dem Adresseneingangr,-signal, eine Zeilen-Dekodertreiberschaltung (2), von welcher zwei Eingangsknotenpunkte jeweils mit den zwei Aus-

809809/0707

gangsK.iotenpunkten der Adressensignalsetzschaltung gekoppelt sind und von welcher zwei Ausgangsknotenpunkte mit der Zeilen-Dekoderschaltung gekoppelt sind, wobei die Zeilen-Dekodertreiberschaltung anspricht auf ein Zeilen-Dcicodertreibertaktsignal (0γ) zur Erzeugung von zwei unterschiedlichen ⁷*eilen-Dekodertreibersigualen ^^a0X* ^any)' welche den zwei Adressensetüsignalen jeweils entsprechen, an den Ausgangsknotenpunkten, sowie eine Spalten-Dekodertreiberschaltung (3)» von velcher zwei Eingangsknotenpunkte mit den zwei Ausgangsknotenpunkten der Adrtüsensignalsetzschaltung jeweils gekoppelt sind und von welcher zwei Ausgangsknotenpunkte mit der Spalten-Dekoderschaltung gekoppelt sind, wobei die Spalten-Dekodertreiberschaltung anspricht auf ein Spalten-Dekodertreibertaktsignal (0_γ) zur Erzeugung von zwei unterschiedlichen Spalten-Dekodertreibersignalen (a_üf, a_QY), welche jeweils den zwei Adressensetzsignalen entsprechen, an den zwei Ausgangsknotenpunkten.

2. Adressenwählschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Zeilen- und Spalten-üekodertreibertaktsignale zueinander phasenverschoben sind, wobei die Zeilen- und Spalten-Dekoderschaltungen in einer Zeitteilungsweise angetrieben werden.

3. Adressenwählschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Adressensignalsetzschaltung aufweist

809809/0707

a) eine Flipflop-Schaltungseinrichtung mit einem ersten und einem zweiten Treiber-Feldeffekttransistor (FET) (Q,, Q^) und einem ersten und zweiten Last-FET (Q., Q₂), wobei die Gate-Elektrode und die Drain-Elektrode des ersten Treiber-FET jeweils verbunden sind mit der Drain-Elektrode und Gate-Elektrode des zweiten Treiber-FET, die Source-Elektroden des ersten und zweiten Treiber-FET gemeinsam verbunden sind, der erste und zweite Last-FET (Qyj, Qo) jeweils geschaltet sind zwischen die Drain-Elektrode des ersten Treiber-FET und ein erstes Bezugspotential (V_DD) bzw. zwischen die Drain-Elektrode des zweiten Treiber-FET und das erste Bezugspotential, die Drain-Elektroden des ersten und zweiten Treiber-FET jeweils die zwei Ausgangsknotenpunkte der Adressensignalsetzschaltung bilden und wobei die Gate-Elektroden des ersten und zweiten Last-FET durch ein erstes Taktsignal (0_O) gesteuert werden,

b) einen ersten Steuer-FET (Q₆), welcher zwischen die Source-Elektroden des ersten und zweiten Treiber-FET und ein zweites Bezugspotential (GND) geschaltet ist und dessen Gate-Elektrode durch ein zweites Taktsignal (02) gesteuert wird,

c) eine Einrichtung (Q₁-), welche auf ein drittes Taktsignal (0^) anspricht, um die beiden Ausgangsknotenpunkte der Adressensignalsetzschaltung auf dasselbe Potentialniveau rückzusetzen, sowie

c) einen Adresseneingangs-FET (Q„) und einen zweiten Steuer-

809809/0707

FET (Qg), welche in Reihe geschaltet sind zwischen die Drain-Elektrode des ersten Treiber-ΐ'ΈΤ und das zweite Bezugspotential, wobei die Gate-Elektrode des Adresseneingangs-FET mit dem Adresseneingangssignal beaufschlagt wird und die Gate-Elektrode des zweiten Steuer-FET gesteuert wird durch das zweite TaktsJf^nal (0o).

4. Adressenwählschaltung nach Anspruch 3, dadurch gekennzeichnet, daß die Steilheiten des ersten und des zweiten Treiber-FET (Q*, Q^.) in der Adressensignalsetzschaltung (Ό unterschiedlich zueinander sind.

5. Adressenwählschaltung nach Anspruch 3, dadurch gekennzeichnet, daß die Steilheiten des ersten und des zweiten Last-FET (Q/,, Qp) in der Adressensignalsetzschaltung (1) unterschiedlich zueinander sind.

6. Adressenwählschaltung nach Anspruch 3» dadurch gekennzeichnet, daß die Adressensignalsetzschaltung (1) eine erste und eine zweite Kapazität (C^, C₂) aufweist, welche jeweils mit den zwei Ausgangsknotenpunkten gekoppelt sind und deren Werte unterschiedlich zueinander sind.

7. Adressenwählschaltung nach Anspruch 3, dadurch gekennzeichnet, daß jede der Zeilen- und Spalten-Dekodertreiberschaltungen (2, 3) aufweist

a) eine parallele Verbindungaschaltung von in Serie geschalteten dritten und vierten Treiber-FET (Q^q» 809809/0707

Q₁₈, Q₂₀) ^{und in s}e^rie geschalteten fünften und sechsten Treiber-FET (Q₁₁, Q₁^; Q₁Q* °21^' wobei die Gate-Elektroden der dritten und sechsten Treiber-FET gemeinsam verbunden sind und die Go te-Elektroden der vierten und achten Treiber-FET gemeinsam verbunden sind und ein Ende der parallelen Verbindungsschaltung angeschlossen ist an das zweite Boüugspotential,

b) einen dritten Steuer-FET (QqJQ₁₇), welcher zwischen das andere Ende der parallelen Verbindungsschaltung und das erste Bezugspotential geschaltot ist, sowie

c) erste und zweite ibertragungs-FET (Q₁^₁ Q'^? Q22*

Q'p?)» welche jeweils zwischen die zwei Ausgangsknotenpunkte der Adresuensignalsetzschaltung (1) und die Gate-Elektroden der dritten und vierten Treiber-FET geschaltet sind, wobei die Gate-Elektroden des dritten Steuer-FET und des ersten und zweiten Übertragungs-FET in der Zeilen-Dekodertreiberschaltung gesteuert werden durch das Zeilen-Dekodertreibertaktsignal, der Verbindungspunkt des dritten und vierten Treiber-FET und der Verbindungspunkt des fünften und sechsten Treiber-FET in der Zeilen-Dekodertreiberschaltung jeweils die beiden Ausgangsknotenpunkte der Zeilen-Dekodertreiberschaltung bilden, die Gate-Elektroden des dritten Steuer-FET und des ersten und zweiten Übertragungs-FET in der Spalten-Dekodertreiberschaltung (3) gesteuert werden durch das Spalten-Dekodertreibertaktsignal, und wobei der Verbindungspunkt des dritten und vierten

809809/0707

-G-

Treiber-FET und der Verbindungspunkt des fünften und sechsten Tieiber-FET in der Spalten-Dekodertreiberschaltung jeweils die beiden Ausgangnknotenpunkte der Spalten-Dekodertreiberschaltung bilden.

8. Adressenwählschaltung nach Anspruch 7, duaurch gekennzeichnet, daß ein Ausgangsgrößen-Schwanken verhindernde FET-Transistoren (Q,,g, Q₁ c, Q'05» ^25^ ^deren Gate-Elektroden durch ein Zeilen-Adressenabtastimpulssignal (feAS) gesteuert werden, jeweils mit den zwei Ausgang., knotenpunkten, der Gate-ELektrode des dritten Treiber-Fi/T und der Gate-Elektrode des vierten Treiber-FET in der Zeilen-Dekodertreiberschaltung (2) verbunden sind, und Ausgangsgrößen-Schwankungen verhindernde FET-Transistoren (Q04.» Q^x» Q*26» Q2ß), deren Gate-Elektroden durch ein Spalten-Abtastimpulssignal (CAS) gesteuert werden, jeweils mit den zwei Ausgangsknotenpunkten, der Gate-Elektrode des dritten Treiber-FET und der Gate-Elektrode des vierten Treiber-FET in der Spalten-Dekodertreiberschaltung (3) verbunden sind.

9. Adressenwähleinrichtung für eine Halbleiterspeichereinrichtung mit einem Halbleiterplättchen, welches eine vorgegebene Anzahl von Adresseneingangsstiften, denen Zeilen- und Spalten-Adressendaten zugeführt werden, sowie Zeilen- und Spaltendekoderschaltungen aufweist, dadurch gekennzeichnet, daß das Halbleiter-Schaltungsplättchen (20) zwischen jedem Adresseneingangsstift und den Zeilen- und Spalten-

809809/0707

Dekodurschaltungen eine Adressensignal setzschaltung zum Empfangen eines Adresseneingangssigna]3 von dem Adresseneingangsstift zur Erzeupung einer Gruppe von zwei unterschiedlichen logischen Signalen sowie Zeilen- und Spalten-Dekodertreibschaltungen aufweist, welcnun die Gruppe von zwei unterschiedlichen logischen Signalen gemeinsam zugeführt wird.

809809/0707