DE2052519A1

DE2052519A1 - Logische Schaltung

Info

Publication number: DE2052519A1
Application number: DE19702052519
Authority: DE
Inventors: Richard Harry Palatine 111 Heeren (V St A)
Original assignee: Teletype Corp
Current assignee: AT&T Teletype Corp
Priority date: 1969-10-27
Filing date: 1970-10-26
Publication date: 1971-05-06
Also published as: US3596108A; NL7015657A; CH541254A; BE758068A; DE2052519B2; FR2066537A5; DE2052519C3; ES385332A1; GB1324793A; SE357648B; NL174207B; NL174207C

Description

München, den ■■■>/?·■

T 317

Teletype Corporation in Skokie, Illinois, V.St.A.

Logische Schaltung

Die Erfindung betrifft eine logische Schaltung zur Bildung einer vorgeschriebenen Kombination aus mehreren auf getrennten Leitungen zugeführten Eingangsbits und deren Komplementen. Aufgabe der Erfindung ist es, eine derartige logische Schaltung zur Verfugung zu stellen, die sich insbesondere zur Ausführung in MOS-Technik in integrierten Schaltungen eignet.

In den bekannten integrierten logischen Netzwerken werden oft Feldeffekttransistoren als Ableitglieder für den Laststrom verwendet. Hierfür muß ein Ruhestrom von einer Energiequelle der Schaltung zugeführt werden. Die zugeführte Energie wird in dem Trägerplättchen vernichtet, wodurch die erreichbare Packungsdichte begrenzt wird. Auch sind mehr Schaltelemente erforderlich, als an sich für die reinen logischen Aufgaben benötigt werden. Ein weiterer Nachteil derartiger Schaltungen liegt darin, daß die erforderlichen Energiezuleitungen die Ausbildung der Schaltung komplizieren.

Dr.Hk/Du. 109819/1772 - ² -

Die erfindungsgemäße logische Schaltung, die von diesen Kachteilen frei ist, ist dadurch gekennzeichnet, daß jedem Eingangsbit ein von ihm und seinen Komplementen gesteuerter Schaltkreis zugeordnet ist, der eine Ausgangsklemme je nach dem Wert des Eingangsbits mit einer ersten oder einer zweiten Eingangsklemme verbindet, daß die Ausgangsklemme jedes Schaltkreises bis auf den letzten mit der ersten Eingangsklemme des nachfolgenden Schaltkreises verbunden ist und daß die Erregung der Ausgangsklemme des letzten Schaltkreises von der Erregung der zweiten Eingangsklemmen der Schaltkreise, für eine einzige Kombination der Eingangsbits jedoch von der Erregung der ersten Eingangsklemme des ersten Schaltkreises abhängt.

Vorzugsweise sind die Schaltkreise mit Feldeffekttransistoren bestückt, wobei der einzige von der Schaltung benötigte Strom derjenige ist, der einer an den Ausgang der Schaltung angeschlossenen Last zugeführt werden muß. Dieser Ausgangsstrom kann von den Eingängen der Schaltung geliefert werden.

Die erste Eingangsklemme des ersten Schaltkreises kann mit einer konstanten Spannungsquelle verbunden werden, während die zweiten Eingangsklemmen aller Schaltkreise vorzugsweise mit einer anderen konstanten Spannungsquelle (Erde) verbunden sind.

Stattdessen kann der ersten Eingangsklemme des ersten Schaltkreises auch ein weiteres Eingangsbit zugeführt werden,

109819/1772

während die zweite Eingangsklemme jedes Schaltkreises mit derjenigen Bitzuleitung verbunden ist, die für die vorgeschriebene Kombination der Eingangsbits in gleicher Weise wie die Ausgangsklemme des letzten Schaltkreises erregt werden soll.

Zwei Ausführungsbeispiele der Erfindung werden nachstehend an Hand der Zeichnung beschrieben. Hierin sind:

Fig. 1 ein Schaltbild des ersten Ausführungsbeispiels,

Fig. 2 eine Wahrheitstabelle für die von der ersten Ausführungsform geleistete logische Funktion,

Fig. 3 ein Schaltbild der zweiten Ausführungsform und

Fig. 4 eine Wahrheitstabelle für die von dieser Ausführungsform geleistete logische Funktion.

Die in Fig. 1 und 3 dargestellten Schaltkreise sind beispielsweise als integrierte Schaltungen in MOSFET-Technik (Metalloxyd-Silizium-Feldeffekt-Transistoren) mit F-Kanal im Stromfreigabemodus ausgebildet. Jeder der verwendeten Feldeffekttransistoren hat die Eigenschaft, daß eine an seine Steuerelektrode angelegte negative Spannung eine niedrige Impedanz zwischen zwei gesteuerten Klemmen hervorruft, während ein an die Steuerelektrode angelegtes Erdpotential eine hohe

109819/177? _₄_

Impedanz zwischen den gesteuerten Klemmen bewirkt. Die Erfindung ist aber ebenso gut auf andere Typen von Feldeffekttransistoren anwendbar.

Fig. 1 zeigt als Beispiel ein NOR-Glied für zwei Eingangsbits, dessen Funktion aus der Wahrheitstabelle in Fig. 2 hervorgeht. Die Schaltung besteht aus zwei identischen Schaltkreisen 10 und 11, die von gestrichelten Linien umschlossen sind und auch in umfangreicheren Schaltungen als Bausteine dienen. Jeder Schaltkreis enthält zwei Feldeffekttransistoren, z. B. die Transistoren 12 und 13 im Schaltkreis 10. Der Transistor 12 dient als Schaltglied für das Eingangssignal und der Transistor 13 als Erdungsschalter. Der Schaltkreis 11 enthält ebenso ein Schaltglied 14 und einen Erdungsschalter 16.

Im Betrieb werden zwei verschiedene binäre Signale, in deinen «ia« "1" durch ein negatives Potential -V und eine "0" durch Erdpotential dargestellt sind, den Eingang sie lemm en A υη-.Ι 3 zugeführt. Di· Eingangsklemmen A und B sind mit den Schaltkreisen 10 und 11 über je einen Phasenaufspalter 17 bzw. 18 verbunden. Jeder Phasenaufspalter hat eine Eingangsklemme A bzw. B und zwei Ausgangsklemmen A und Ä bzw. B und B~. An der Ausgangsklemme A tritt also ein mit dem Eingangssignal identisches Signal auf, während an der Ausgangsklemme A" das Komplement des Signals A auftritt. Dasselbe gilt für das Signal B. Ein in ähnlicher Technik aufgebauter Phasenaufspalter unter Verwendung von integrierten MOS-Schaltungen

10 9819/1772 -5-

bildet den Gegenstand der älteren deutschen Patentanmeldung P 20 22 255.3. Statt der PhasenaufSpalter 17 und 18 könnten

den übrigens auch einfache Negationskreise zwischen!Klemmen A und

A bzw. B und H verwendet werden.

Wie die Wahrheitstabelle der Fig. 2 zeigt, soll die Schaltung nach Fig. 1 nur dann eine logische "1" am Ausgang abgeben, wenn die Eingangssignale A und B beide "0" sind. Die Komplementsignale Ä und B haben in diesem Falle also beide den Wert "1". Die "1" am Ausgang Ä gelangt auf die Steuerelektrode des Tpansistors 12 und macht diesen leitend, so daß ein an der Klemme 22 dieses Transistors angelegtes negatives Potential -V auf die Eingangsklemme 24 des Transistors 14 gelangt. Andererseits wird auf die Steuerelektrode des Transistors 13 das Eingangssignal A vom Wert "0" gegeben, wodurch dieser Transistor gesperrt wird. Der Transistor 13 kann also kein Erdpotential von der Klemme 27 zu der Klemme 24 durchlassen.

Da das Komplement 13 den Wert "1" hat, wird der Transistor 14, an dessen Steuerelektrode dieses Komplement angelegt wird, geöffnet und läßt das an seiner Eingangsklemme 24 auftretende Potential -V zu einer am Ausgang der Schaltung angeschlossenen Last, z. B. einem Kondensator X₁ durch. Dieser Kondensator besteht vorzugsweise aus der verteilten Kapazität zwischen den Transistoren 14 und 16 und der Kapazität der Steuerelektrode eines gestrichelt eingezeichneten, der nachfolgenden Stufe zugehörigen Transistors 25. Die am Ausgang B des

109819/1772 _₆_

PhasenaufSpalters 18 erscheinende "0", die der Steuerelektrode das Transistors 16 zugeführt wird, kann diesen nicht leitend machen; deshalb kann der Transistor 16 das an seiner Klemme 34 liegende Erdpotential nicht zum Ausgangskondensator X, durchlassen.

Durch passende Kombination der Eingangssignale sind also die Transistoren 12 und 14 instandgesetzt worden, das an der Klemme 22 des Transistors 12 auftretende potential -V über die Transistoren 12 und 14 dem Ausgangskondensator X zuzuführen, während die Transistoren 13 und 16 daran gehindert wurden, das an den Klemmen 27 und 34 liegende Erdpotential mit dem Ausgangskondensator X₁ zu verbinden. Diese Verhältnisse entsprechen der letzten Zeile der Fig. 2.

Nun soll das Signal A den Wert "1" und das Signal B den Wert "0" haben (Zeile 2 in Fig. 2). Das Komplementsignal Ä hat also nun den Wert "0" und sperrt den Transistor 12, so daß das Potential -V nicht von der Klemme 22 zur Klemme 24 übertragen werden kann. Andererseits wird durch das Signal A vom Wert "i" der Transistor 13 geöffnet, so daß das an der Klemme 27 liegende Erdpotential über den Transistor 13 auf die Klemme 24 des Transistors 14 gelangen kann.

Das Signal B vom Wert "1" öffnet den Transistor 14 und ermöglicht ihm, das Erdpotential von der Klemme 24 auf den Auegangskondensator X, zu tibertragen. Das an der Steuerelek-

109819/1772 _7_

trode des Transistors 16 liegende Potential B vom Wert "0" kann diesen Transistor nicht öffnen, so daß das Erdpotential von der Klemme 34 nicht auf den Kondensator X durchgreifen kann. Wenn vorher im Ausgangskondensator X, eine "1" gespeichert wurde, wird er nun über die geöffneten Transistoren 14 und 13 entladen. In ähnlicher Weise werden alle den Eingängen A und B zugeführten Signale, so lange nicht beide den Wert "0" annehmen, nicht imstande sein, eine "1" am Ausgangskondensator X, zu liefern, da das Betriebspotential -V durch einen oder beide Schaltkondensatoren 12, 14 gesperrt wird und der Kondensator X₁, falls er geladen war, sich über den Transistor 16 oder 13 auf Erdpotential entlädt.

Es wird besonders darauf hingewiesen, daß in der Schaltung der Fig. 1 kein Strom außer demjenigen fließt, der zum Laden oder Entladen des Ausgangskondensators X₁ erforderlich ist. Wenn am Eingang der Schaltung gerade diejenige Kombination aufgetreten ist, die eine Aufladung des Kondensators auf den Zustand"1" bewirkt, bleibt dieser entweder geladen, wenn die nächste Eingangskombination ebenfalls die richtige ist, oder er wird über einen Transistor auf Erdpotential entladen, wenn die nächste Eingangskombination nicht den vorgeschriebenen Wert hat. Die Schalung läßt sich leicht so programmieren, daß jede beliebige Kombination der Eingangssignale A und B hergestellt wird, indem diejenige Phase der einzelnen Eingangssignale, die den Wert "1" annehmen soll, an die Steuerelektrode des Eingangstransistors und diejenige Phase, die den Wert "0"

109819/1772 -8-

anlegen soll, an die Steuerelektrode des geerdeten Transistors eines Schaltkreises angelegt wird.

Fig. 3 zeigt schematisch ein Ausführungsbeispiel einer Schaltung für die logische Kombination dreier Eingangssignale D, E und F in der aus der Wahrheitstabeile der Fig. 4 ersichtlichen Weise. Bei dieser Schaltung sind keine besonderen Anschlüsse an die Betriebspotentiale (Erde und -V) vorhanden. Die Erdanschlüsse der Transistoren sind hier jeweils an diejenige Ausgangsleitung des zugeordneten PhasenaufSpalters angeschlossen, die bei der gewünschten Ausgangskombination den Wert "1" haben soll. Die Ausgangsspannungen der Phasenaufspalter ersetzen dann die Erd- und Betriebsspannungsanschlüsse, die bei der Schaltung nach Fig. 1 über besondere Energiezuleitungen geführt wurden. Der Eingang zur ersten Stufe der Schaltung wird von dem Ausgang D eines Phasenaufspalters 37 geliefert, der den Wert "1" annehmen soll, wenn an einem Ausgangskondensator X eine logische "1" auftritt, (in diesem Beispiel wird das Signal D nicht benötigt, so daß der PhasenaufSpalter aus einem einfachen Negator bestehen kann.) Die an Hand der Fig. 1 geschilderte Arbeitsweise der logischen Schaltung selbst ist die gleiche wie oben. Wie ein Vergleich ergibt, ist tatsächlich die Forderung der Wahrheitstabelle derFig. 4 erfüllt, daß nur dann eine logische "1" am Ausgangskondensator X₂ auftritt, wenn das Eingangssignal D den Wert "0", das Eingangssignal E den Wert "O" und das Eingangssignal F den Wert ^H1^M hat. Für alle anderen Kombi-

109819/1772

_ 9 —

nationen von Eingangssignalen erscheint am Ausgangskondensator ein Signal vom Wert "0".

In der Tat hat bei Erfüllung der angegebenen Bedingung (D=¹¹O", E=¹¹D", P=»1») das Signal D den Wert'"}", die Signale E und E am Ausgang des Phasenaufspalters 38 die Werte "O" und "1" und die Signale P und F am Ausgang des Phasenaufspalters 39 die Werte "1" und ¹¹O". Der Wert "1" des Signals E, der auf die Steuerelektrode des Transistors 41 gelangt, öffnet diesen Transistor, so daß das Signal vom Wert "1", das der Klemme 42 von dem Phasenaufspalter 37 zugeführt wird, auf die Klemme 44 des zweiten Schalttransistors 46 gelangen kann. Gleichzeitig wird der Transistor 47 durch das Signal E vom Wert "O" gesperrt.

Die vom Ausgang F des Phasenaufspalters 39 auf die Steuerelektrode des Transistors 46 gegebene "1" öffnet diesen Transistor, so daß das an der Klemme 44 ankommende Signal vom Wert "l"auf den Ausgangskondensator X₂ übertragen werden kann. Dieser Kondensator besteht aus der verteilten Kapazität zwischen den Transistoren 46 und 48 und dem Eingangstransistor 50 einer nachfolgenden Schaltung (gestrichelt gezeichnet), sowie der isolierten Steuerelektrodenkapazität des Transistors 50. Die vom Ausgang Ψ des Phasenaufspalters 39 auf die Steuerelektrode des zweiten Transistors 48 gegebene "0" sperrt diesen Transistor, so daß die Ladung des Kondensators X₂ nicht abfließen kann. Somit sind die Transistoren 41 und

109819/1772 _io-

- ίο -.

46 geöffnet worden, um das vom Ausgang D des PhasenaufSpalters 37 gelieferte Signal vom Wert ^Hi" zum Ausgangskondensator-K durchzulassen.

Als Gegenbeispiel sei angenommen, daß die Eingangsbits D, E und F die Werte ¹¹O", "1" und "1" haben (Fig. 4, zweitletzte Zeile). Das Signal D hat also den Wert "1", der an die Klemme 42 des Transistors 41 gelangt. Da aber das Signal 1" den Wert "0" hat, bleibt der Transistor 41 gesperrt, so daß das Signal D nicht durchgelassen wird. Andererseits wird durch das Signal E vom Wert ^M1" der Transistor 47 geöffnet, so daß die "0" (e) von der Klemme 49 zur Klemme 44 des Transistors 46 durchgelassen wird. Diese "0^M stammt also vom Ausgang Ü des Phasenaufspalters 38 und wurde von dem durch den Ausgang E geöffneten Transistor 47 durchgelassen. Der Transistor 46 wird durch das Signal F vom Wert ¹¹I" ebenfalls geöffnet, so daß die "O" von der Klemme 44 auf den Ausgangskondensator X_? übertragen werden kann. Wenn dieser Ausgangskondensator vorher als Ergebnis der richtigen Koinzidenz der Eingangssignale auf den Zustand "1" aufgeladen worden war, kann er sich nun über die Transistoren 46 und 47 zum geerdeten Ausgang Έ des PhasenaufSpalters 38 entladen. War aber der Kondensator X„ vorher bereits entladen, also im Zustand "0", so bleibt er in diesem Zustand und es fließt kein Strom, wenn die Transistoren 46 und 47 leitend werden.

-11-

109819/1772

In ähnlicher Weise läßt sich leicht zeigen, daß alle anderen nicht-programmierten Kombinationen der Eingangssignale D, E und F den Kondensator Xp nicht auf den Zustand "1" aufladen, sondern ihn, wenn er geladen war, zu einem Eingang im Zustand "0" (F, I oder D) entladen. Hat z. B. das Eingangssignal F den Wert "0" statt "1", so bleibt der zweite Schalttransistor 46 gesperrt, unabhängig vom Zustand der Eingangsklemme 44, und wenn der Kondensator X₂ aufgeladen war, kann er sich über den leitend gemachten Transistor 48 zum geerdeten Eingang F entladen. Hat das Eingangssignal D den Wert "1", so daß das Signal D den Wert "0" annimmt, so kann nur dann eine "0" über die Schalttransistoren 41 und 46 auf den Kondensator X„ übertragen werden, wenn beide Transistoren leitend sind, also das Signal E den Wert ¹¹O" und das Signal F den Wert "1" hat.

Es sei bemerkt, daß in der Schaltung der Fig. 3 nur diejenigen Ströme fließen, die erforderlich sind, um den Ausgangskondensator X„ aufzuladen und zu entladen, so daß die in der Halbleiterscheibe, welche die Schaltung trägt, vernichtete Leistung ihren kleinstmöglichen Wert annimmt.Uebrigens braucht die am Ausgang der Schaltung angeschlossene Last, die in den beiden Ausführungsbeispielen als kondensator angenommen wurde, nicht ein solcher Kondensator zu sein, sondern kann aus einer beliebigen Impedanz bestehen, die von der logischen Schaltung beaufschlagt wird.

-12-109819/177?

Statt der zwei in Fig. 1 und 2 benutzten Schaltkreise kann eine Kette beliebig vieler gleichartiger Schaltkreise verwendet werden. Hierzu ist es nur erforderlich, die gesteuerte Ausgangsklemme des Schalttransistors des vorherigen Schaltkreises mit der Eingangsklemme des Schalttransistors des
nachfolgenden Schaltkreises zu verbinden. Auch ist die Erfindung nicht auf integrierte MOS-Transistoren beschränkt, sondern die Schaltung kann »uch mit diskreten Bauelementen ™ aufgebaut werden.

109819/1772

Claims

München, den · "^)r

/3 T 317

Teletype Corporation in Skokie, Illinois, V.St.A.

Patentansprüche

Tl./ Logische Schaltung zur Bildung einer vorgeschriebenen Kombination aus mehreren auf getrennten Leitungen zugeführten Eingangsbits und den Komplementen derselben, gekennzeichnet durch mindestens zwei Schaltkreise (10, 11), die je von einem Eingangsbit (A, B) und seinem Komplement (A, Bi) gesteuert werden, sowie dadurch gekennzeichnet, daß jeder Schaltkreis je nach dem Wert des zugeordneten Eingangsbits seine Ausgangsklemme mit einer ersten Eingangsklemme (22, 24) oder einer zweiten Eingangsklemme (27, 34) verbindet, daß die Ausgangsklemme jedes Schaltkreises bis auf den letzten mit der ersten Eingangsklemme (24) des nachfolgenden Schaltkreises verbunden ist und daß die Erregung der Ausgangsklemme des letzten Schaltkreises von der Erregung der zweiten Eingangsklemmen (27, 34) der Schaltkreise, für eine einzige Kombination der Eingangsbits jedoch von der Erregung der ersten Eingang sklemme (22) des ersten Schaltkreises abhängt.

Dr.Hk/Du. -2-

109819/1772

IW
2. Logische Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die erste Eingangsklemme (22) des ersten Schaltkreises mit einer konstanten Spannungsquelle (-rV) verbunden ist und daß die zweite Eingangsklemme jedes Schaltkreises mit einer davon verschiedenen konstanten Spannungsquelle (Brde) verbunden ist.
3. Logischer Schaltkreis nach Anspruch 1, dadurch gekennzeichnet, daß die erste Eingangsklemme (42) des ersten Schaltkreises ein von einem weiteren Eingangsbit (D) abhängiges Signal empfängt und daß die zweite Eingangsklemme (z. B. 49) jedes Schaltkreises mit demjenigen der beiden zugeordneten komplementären EingangsSignaIe verbunden ist, das für die vorgeschriebene Kombination der Eingangsbits in gleicher Weise wie die Ausgangsklemme des letzten Schaltkreises erregt werden soll.
P 4. Logische Schaltung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß an die Ausgangsklemme des letzten Schaltkreises eine Lastimpedanz(x,, X₂) angeschlossen ist.
5. Logische Schaltung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß jeder Schaltkreis (10, 11) zwei Feldeffekttransistoren (12, 13; 14, 16) enthält, deren Steuerelektroden mit dem zugeordneten Eingangsbit bzw. dessen Komplement beaufschlagt werden und von deren gesteuerte» Elek-

-3-109819/1772

troden je eine mit der Ausgangsklemme verbunden ist, während die beiden anderen gesteuerten Elektroden die beiden Eingangsklemmen (22, 27; 24, 34) des Schaltkreises darstellen, so daß der eine Transistor eine an seine Eingangsklemme gelangende Erregung zur Ausgangsklemme weiterleitet, während der andere Transistor zur Rückleitung einer vorherigen Erregung dient.
6. Logische Schaltung nach den Ansprüchen 4 und 5, dadurch gekennzeichnet, daß sie als integrierte Schaltung mit MOS-Feldeffekt-Transistoren ausgebildet ist, deren Ausgangsimpedanz eine verteilte Kapazität aufweist.

109819/177?

Leerseite