DE2556828A1 - Dynamisches schieberegister aus isolierschicht-feldeffekttransistoren - Google Patents
Dynamisches schieberegister aus isolierschicht-feldeffekttransistorenInfo
- Publication number
- DE2556828A1 DE2556828A1 DE19752556828 DE2556828A DE2556828A1 DE 2556828 A1 DE2556828 A1 DE 2556828A1 DE 19752556828 DE19752556828 DE 19752556828 DE 2556828 A DE2556828 A DE 2556828A DE 2556828 A1 DE2556828 A1 DE 2556828A1
- Authority
- DE
- Germany
- Prior art keywords
- transistor
- stage
- switching transistor
- switching
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
- G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
- G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
Description
Deutsche XTT Industries GmbH M.F- Ullrich 1
78 Freiburg, Hans-Bunte-Str. 19 Mo/sp
15. Dezember 1975
DEUTSCHE ITT INDUSTRIES GESELLSCHAFT MIT BESCHRÄNKTER HAFTUNG
FREIBURG I. BR.
Dynamisches Schieberegister aus Isolierschicht-Feldeffekttransistoren
Die Erfindung betrifft ein dynamisches Schieberegister aus Isolierschicht-Feldeffekttransistoren
gleicher Leitungs- und Steuerungsart, das zum Betrieb zwei nichtüberlappende Taktsignale benötigt/
also ein sogenanntes Zweiphasen-MOS-Schieberegister. Die Abkürzung "MOS" geht auf die englische Bezeichnung "metal oxide semiconductor
field-effect transistor" zurück, ist jedoch derzeit nicht mehr ausschließlich auf Feldeffekttransistoren mit einer Oxidschicht
als unter dem Cate-Anschluß liegender Isolierschicht wegen inzwischen
anderer bekannter Isolierschichtmaterialien beschränkt.
709826/0428
Fl 869 ι Μ.F.. Ullrich 1
Eine Untergruppe dynamischer Zweiphasen-MOS-Schieberegister ist
beispielsweise aus dem Buch von D. Becker und H. Mäder "Hochintegrierte MOS-Schaltungen"r Stuttgart 1972r Seite 126, Bild 6-41,
bekannt. Es handelt sich hierbei um ein mit der sogenannten Verhältnistechnik realisiertes Zweiphasen-MOS-Schieberegister. Die
Bezeichnung "Verhältnistechnik" (im Englischen "ratio technique") ist eine Kurzbezeichnung für folgenden Sachverhalt: Jede der beiden
Halbstufen einer Schieberegisterstufe enthält einen Inverter, der aus einem Schalttransistor und einem Lasttransistor besteht.
Der Längswiderstand dieser beiden MOS-Transistoren im stromführenden Zustand ist dabei abhängig von dem Verhältnis der Kanalzonenbreite
w zur Kanalzonenlänge 1. Zur sicheren Funktionsweise müssen nun diese Verhältnisse bei den beiden Invertertransistören
unterschiedlich gewählt werden, wobei der Lasttransistor ein kleineres w/1-Verhältnis aufweisen muß als der Schalttransistor, d. h.
die bekannte dynamische Zweiphasen-MOS-Schieberegisterstufe in Verhältnistechnik hat unterschiedlich dimensionierte MOS-Transistoren.
Zusätzlich zu den beiden Taktsignalen ist zum Betrieb noch eine Gleichspannung erforderlich.
Weitere Unterarten dynamischer MOS-Schieberegisterstufen sind aus der Zeitschrift "The Electronic Engineer", März 1970, Seiten 59
bis 61, bekannt. So zeigt die Fig. 4 auf Seite 60 eine dort "ratioless", also "verhältnislos",bezeichnete Schieberegisterstufe,
d. h. eine Zweiphasen-MOS-Schieberegisterstufe, die ohne die oben erwähnte Verhältnisbemessung der beiden Invertertransistoren
auskommt. Der Inverter dieser Anordnung besteht allerdings aus drei in Serie liegenden MOS-Transistoren, und auch diese Anordnung
benötigt im Betrieb eine Gleichspannung. Ferner ist eine bestimmte Bemessung der Eingangskapazitäten der beiden Inverter
erforderlich, da das zu verschiebende Siqnal temporär in diesen
Kapazitäten gespeichert wird.
70.9828/0428
Fl 869 M.F. Ullrich 1
Schließlich, ist in Fig. 6 auf Seite 60 eine Zweiphasen-MOS-Schieberegister
stufe gezeigtr die im Betrieb keine Gleichspannung benötigt,-bei
der jedoch die in Serie liegenden beiden Invertertransistoren einer Halbstufe mit ihren freien Enden an einem der
Taktsignale angeschlossen sind.
Sämtliche Zweiphasen-MOS-Schieberegisterstufen des Standes der
Technik haben pro Halbstufe außer dem erwähnten Inverter noch einen Koppeltransistor, der im Falle der erstgenannten Literaturstelle
den Ausgang des Inverters der ersten Halbstufe mit dem Eingang des Inverters der zweiten Halbstufe verbindet, wobei der
Eingang der Schieberegisterstufe am Gate-Anschluß des Schalttransistors des Inverters der ersten Halbstufe liegt und der Ausgang
über den Koppeltransistor der zweiten Halbstufe mit dem Ausgang
des Inverters der zweiten Halbstufe verbunden ist.
Die Anordnungen nach der zweitgenannten Literaturstelie zeigen dagegen,
daß als Schieberegisterstufe auch eine Anordnung aufgefaßt werden kann, bei der der Eingang über den Koppeltransistor
der einen Halbstufe mit dem Gate-Anschluß des zu dieser Stufe gehörenden
Inverters verbunden ist und der Ausgang der Schieberegisterstufe direkt am Ausgang des Inverters der zweiten Halbstufe
liegt.
Die bekannten Schieberegisterstufen sind universell verwendbar, und es können mit ihnen beliebige digitale Signalfolgen verarbeitet
werden, also beispielsweise eine Signalfolge, bei der auf den durch ein hohes Potential definierten binären Zustand HI in
der nächsten Stufe ebenfalls ein solcher Zustand folgt. Nach Ablauf einer Periode der beiden zueinander inversen und sich nicht
überlappenden Taktsignale ist diese binäre Information vom Eingang zum Ausgang einer solchen Schieberegisterstufe gelangt. Dieses
Verschieben der Information geschieht dabei in der Weise,
?G9826/0428
Fl 869 M.S'. Ullrich. 1
daß während der ersten Periodendauerhälfte des Taktsignals der
mit dem. Eingang verbundene Inverter das Signal invertiert und zum Gate-Anschluß und dessen Eingangskapazität (s. o.) des Inverters
der zweiten Halbstufe gelangen läßt und daß während der zweiten Taktsignalhalbperiode der zweite Inverter dieses Signal
wiederum invertiert an den Ausgang gelangen läßt. Somit erscheint das zu verschiebende Signal am Ausgang zweimal invertiert, also
polaritätsrichtig.
Stellt sich bei bestimmten Anwendungen die Forderung, schon nach
der ersten Taktsignalhalbperiode das Signal polaritätsrichtig, also nichtinvertiert, abnehmen zu können, so zeigt sich, daß die
bekannten Zweiphasen-MOS-Schieberegisterstufen diese Bedingung
nicht erfüllen können. Zwar wäre es prinzipiell möglich, am Ausgang der ersten Halbstufe einen Inverter vorzusehen, der das dort
invertiert vorhandene Signal sozusagen rückinvertiert r die zeitliche
Lage dieses rückinvertierten Signals wäre jedoch derart, daß sich eine Überlappung mit dem unverzögerten Signal zwangsläufig
ergibt. Eine Erfüllung der erwähnten Forderung ist mit den
bekannten Zweiphasen-MOS-Schieberegisterstufen nur in der Weise möglich.r daß die Frequenz der Taktsignale und die Anzahl der
Schieberegisterstufen verdoppelt wird, d. h. daß zwei nebeneinanderliegende Schieberegisterstufen eine "neue" Schieberegisterstufe
bilden, in deren Mitte nach der einen Taktsignalhalbperiode, wie
beabsichtigt, das nichtinvertierte Signal überlappungsfrei abnehmbar
ist. Der dafür benötigte Aufwand ist offensichtlich beträchtlich.
Die Aufgabe der Erfindung besteht daher darin, ein dynamisches
Schieberegister der im Oberbegriff des Patentanspruchs 1 näher gekennzeichneten
Art anzugeben, bei dem eine überläppungsfreie und
polar itäts richtige Entnahme des zu verschiebenden Signals bereits
709826/0428
— 5 —
Fl 869 M.F. Ullrich. 1
nach, einer Taktsignalhalbperiode möglich ist. Diese Aufgabe
wird durch, die Maßnahmen des kennzeichnenden Teils des Patentanspruchs
1 gelöst. Eine vorteilhafte Weiterbildung ist im Unteranspruch 2 gekennzeichnet.
Ein Vorteil der Erfindung besteht darin, daß für den Betrieb
keine Gleichspannung benötigt wird, die bei der eingangs erwähnten
bekannten Anordnung damit verbundene Beschränkung hinsichtlich der Kapazitätsdimensionierung jedoch nicht vorhanden ist.
Ein weiterer Vorteil der Erfindung besteht darin, daß die durch das Schieberegister laufenden Signale nach jedem Halbtakt eine
definierte Amplitude aufweisen, was insbesondere für den durch ein hohes Potential definierten binären Zustand HI gilt, welche
Eigenschaft die bekannten Zweiphasen-MOS-Schieberegister nicht aufweisen. Bei ihnen ist vielmehr eine zum sicheren Betrieb ausreichende
Schwelle festgelegt, oberhalb derer das HI-Signal bei einem beliebigen Wert liegen kann.
Aufgrund der zuletzt genannten vorteilhaften Eigenschaft läßt sich
das erfindungsgemäße dynamische Schieberegister direkt als Taktgenerator für weitere MOS-Schaltungen verwenden. Hierbei ist insbesondere
an eine Anwendung in Zusammenhang mit der älteren Anmeldung P 24 3O 349.9-53 gedacht, wobei durch das gesamte Schieberegister
nur ein einziger HI-Zustand verschoben wird.
Ferner ist das erfindungsgemäße dynamische Schieberegister "ratioless"
realisierbar, d. h. für die einzelnen Transistoren können minimale Flächen vorgesehen werden. Als weiterer, nicht zu unterschätzender
Vorteil ergibt sich schließlich, daß eine Stufe des erfindungsgemäßen dynamischen Schieberegisters genau die Hälfte
der Anzahl der MOS-Transistoren benötigt wie die oben erwähnte,
— 6 —
709826/0428
Fl 869 M.F. Ullrich 1
derselben Aufgabe genügende Anordnung des Standes der Technik. Dort sind nämlich zwei Schieberegisterstufen mit jeweils sechs
Transistoren,- also zwölf Transistoren, erforderlich, während bei
der Erfindung pro Stufe nur sechs Transistoren benötigt werden.
Die Erfindung wird nun anhand der Figuren der Zeichnung näher erläutert.
Fig. 1 zeigt das Schaltbild einer Stufe eines Ausführungsbeispiels der Erfindung,
Fig. 2 zeigt das Schaltbild einer Stufe einer Weiterbildung der Erfindung und
Fig. 3 zeigt verschiedene bei den Anordnungen nach Fig. 1 und Fig. 2 auftretende Kurvenformen.
Die in Fig. 1 gezeigte Stufe eines Ausführungsbeispiels besteht aus zwei Halbstufen, wovon die linke durch eine unterbrochene
Linie umrahmt ist. In jeder dieser Halbstufen befindet sich der erste Schalttransistor 1, der einerseits mit dem einen Ende
seines gesteuerten Strompfades am Schaltungsnullpunkt und andererseits mit dem anderen Ende mit dem gesteuerten Strompfad des
zweiten Schalttransistors 2 verbunden ist, wobei das freie Ende
von dessen gesteuertem Strompfad am ersten Taktsignaleingang 11 bzw. 11' liegt.
Der gesteuerte Strompfad des Koppeltransistors 3 führt vom Informationseingang
E zum Gate-Anschluß des zweiten Schalttransistors 2, der über den Kondensator 4 am Verbindungspunkt der beiden Schalttransistoren
1, 2 liegt, der gleichzeitig den Informationsausgang A der jeweiligen Halbstufe bildet. Die Gate-Anschlüsse des
Lasttransistors 1 und des Koppeltransistors 3 liegen am zweiten Taktsignaleingang 12 bzw. 12'.
709826/0428
— 7 —
Fl 869 M.F. Ullrich 1
Die beiden Halbstufen werden von den Taktsignalen F1, F2 derart
angesteuert,- daß dem. ersten Taktsignaleingang 11 und dem zweiten
Taktsignaleingang 12' das erste Taktsignal F1 sowie dem zweiten
Taktsignaleingang 12 und dem ersten Taktsignaleingang 11* das
zweite Taktsignal F2 zugeführt sind. Mit anderen Worten werden also die beiden Taktsignale F1, F2 aufeinanderfolgenden Halbstufen
jeweils über Kreuz vertauscht zugeführt.
Die Wirkungsweise der Anordnung nach Fig. 1 ist folgende:
Es sei angenommen, daß am Eingang E der binäre Zustand HI anliegt.
Dieser wird über den Koppeltransistör 3, der vom Taktsignal
F2 leitend gesteuert ist, zum Gate-Anschluß des zweiten Schalttransistors 2 und zum Kondensator 4 weitergeleitet, so daß
dieser aufgeladen wird. In der nächsten Taktsignalhalbperiode, in der am Taktsignaleingang 11 das Taktsignal F1 anliegt, wird
somit -" ^rch den aufgeladenen Kondensator 4 der zweite Schalttransistor
2 leitend gesteuert und das HI-Potential gelangt uninvertiert zum Ausgang A. Das Ausgangssignal am Ausgang A nimmt dabei
den definierten Wert der Amplitude des Taktsignals F1 an.
Beim nächsten Halbtakt geht das Potential am Punkt A dieser betrachteten
Halbstufe zwangsweise auf den LO-Zustand, v/eil das an der Serienschaltung der beiden Schalttransistoren 1,2 liegende
Taktsignal F1 ebenfalls seinen LO-Zustand annimmt und dadurch der erste Schalttransistor bei gesperrtem zweiten Schalttransistor
2 geöffnet wird. In jeder Halbstufe folgt somit auf einen verschobenen HI- bzw. LO-Zustand ein LO-Zustand. Dadurch ist sicheraestellt,
daß die Dauer eines HI-Zustandes nicht größer als eineTaktsignalhalbperiode werden kann, d. h. eine Überlappung
wird von selbst vermieden.
Wenn in einer Halbstufe ein HI-Zustand vorhanden war und in der der Verschiebung dieses HI-Zustandes entsprechenden folgenden
709826/0428
— 8 —
Fl 869 M.F- Ullrich 1
Taktsignalhalbperiode ein LO-Zustand zu verschieben ist, so ist die Amplitude am Punkt A allerdings nicht gleich dem Potential
des Schaltungsnullpunkts, sondern in gewisser Weise Undefiniert. Sie wird nämlich von dem Verhältnis der Kapazität C-des
Kondensators 4 zur Knotenpunktskapazität CQ des am Ausgang A
angeschlossenen Schaltungsteils bestimmt, wobei in guter Näherung
üL0 = UHIC4/C9 ·
In Fig. 3c ist eine solche Amplitude gezeigt.
In Fig. 3c ist eine solche Amplitude gezeigt.
Eine ausreichend niedrige Amplitude U ist für diesen besonderen
Fall immer gegeben, wenn, wie bei der oben erwähnten Anwendung als Taktgenerator, an den Ausgängen A entsprechende mit Taktsignalen
zu versorgende weitere Schaltungsteile angeschlossen sind.
Im einzelnen tritt also die Amplitude U dann auf, wenn zwei
LO
Taktsignalhalbperioden früher am Ausgang A ein HI-Zustand vorhanden
war. In diesem Fall entlädt sich der noch aufgeladene Kondensator 4 der folgenden Halbstufe über den Koppeltransistor 3
auf die Schaltkapazität 9 zurück. Dies führt zu der oben angegebenen
kapazitiven Spannungsteilung entsprechend dent Verhältnis CÄ/Cn. Der zulässige Wert für UTO ist dadurch bestimmt, daß die
nach dem Ladungsausgleich im Kondensator 4 verbleibende Spannung kleiner als die Schwellspannung des zweiten Schalttransistors 2
sein muß. Im nächstmöglichen LO-Zustand ist diese Restladung dann allerdings praktisch völlig verschwunden.
Bei der in Fig. 2 gezeigten Weiterbildung der Anordnung nach Fig. 1 ist durch, die zusätzlich pro Halbstufe vorgesehenen Bauelemente
sichergestellt, daß die Amplitude des LO-Zustandes bei
709826/0428
Fl 869 M.F. Ullrich 1
vorausgegangenem HI-Zustand immer das Potential des Schaltungsnullpunkts annimmt.
Hierzu enthält eine Halbstufe dieser Weiterbildung den aus dem Zusatz-Schalttransistor 5 und dem zugehörigen Lasttransistor 6
bestehenden Inverter, welche Transistoren, mit ihren gesteuerten Strompfaden in Serie geschaltet, zwischen dem Schaltungsnullpunkt
und dem zweiten Taktsignaleingang 12 bzw. 12' angeordnet sind, an dem auch der Gate-Anschluß des Lasttransistors 6 liegt. Der Gate-Anschluß
des Zusatz-Schalttransistors 5 liegt am Informationseingang E1 und somit auch am einen Ende des gesteuerten Strompfads
des Koppeltransistors 3.
Der Ausgang des von den Transistoren 5, 6 gebildeten Inverters, also der Verbindungspunkt ihrer beiden gesteuerten Strompfade,
liegt einerseits über den Zusatz-Kondensator 8 am Schaltungsnullpunkt
und andererseits am Gate-Anschluß des Ableittransistors 7, dessen gesteuerter Strompfad einerseits am Schaltungsnullpunkt
und andererseits am Ausgang A1 dieser H^1 ^tufe liegt. Somit liegt
der gesteuerte Strompfad des Ableittransiscors 7 auch parallel
zu dem des ersten Schalttransistors 1. Beim von den Transistoren 5, 6 gebildeten Inverter handelt es sich um einen in der
eingangs erwähnten Verhältnistechnik zu realisierenden.
Mittels des aus den Transistoren 5, 6 gebildeten Inverters und dem Ableittransistor 7 wird erreicht, daß die oben erwähnte,
am Kondensator 4 verbleibende Restladung, die für den endlichen Viert der Amplitude UT,~ verantwortlich ist, über den
JjU
Ableittransistor 7 zum Schaltungsnullpunkt abfließen kann. Wie die Fig. 3d zeigt, ist das Ausgangssignal A1 im LO-Zustand praktisch
identisch mit dem Potential des Schaltungsnullpunkts, d. h. der nur im zweiten Impuls der Fig. 3c noch sichtbare Amplitudenwert UTo ist beim zweiten Impuls von Fig. 4d nicht mehr zu sehen.
709826/0428
- 10 -
Fl 869 M.F. Ullrich 1
Durch die gestirichelt gezeichneten Impulse in den Fig. 3c, 3d
soll aas prinzipielle Verhalten der erfindungsgemäßen dynamischen
Schieberegister angedeutet werden, daß einem HI-Zustand immer mindestens ein LO-Zustand folgt. Die Fig. 3a, 3b zeigen
schließlich den zeitlichen Verlauf der Taktsignale F1, F2, die,
wie ersichtlich, nichtüberlappend sind.
Die dynamischen Schieberegister nach der Erfindung werden selbstverständlich
als integrierte Schaltungen realisiert, wobei sie, insbesondere wenn sie als die erwähnten Taktgeneratoren dienen,
mit weiteren integrierten MOS-Schaltungen oder auch bipolaren
Schaltungen auf einem gemeinsamen Halbleiterkristall angeordnet sind.
2 Patentansprüche
1 Blatt Zeichnung mit
3 Figuren
1 Blatt Zeichnung mit
3 Figuren
709826/0428
Claims (2)
- Fl 869 M.F. Ullrich 1PATENTANSPRÜCHE 'XDynamisches Schieberegister aus Isolierschicht-Feldeffekttransistoren gleicher Leitungs-und Steuerungsart, das zum Betrieb zwei nichtüberlappende Taktsignale benötigt und bei dem jede Hälfte einer Stufe, also jede Halbstufe, mindestens einen mit dem einen Ende seines gesteuerten Strompfades am Informationseingang liegenden Koppeltransistor und mindestens einen mit dem einen Ende seines gesteuerten Strompfades am Schaltungsnullpunkt liegenden ersten Schalttransistor enthält, dadurch gekennzeichnet, daß jede Halbstufe außerdem einen zweiten Schalttransistor (2) und einen Kondensator (4) enthält, die derart mit dem ersten Schalttransistor (1) und dem Kcppeltransistor (3) zusammengeschaltet sind, daß die in Serie geschalteten gesteuerten Strompfade von erstem und zweitem Sc^lttransistor (1, 2) zwischen dem Schaltungsnullpunkt und dem ersten Taktsignaleingang (11, 111), der Kondensator {4) zwischen dem Gate-Anschluß des zweiten Schalttransistors (2) und dem den Informationsausgang (A) der Halbstufe bildenden Verbindungspunkt der beiden Schalttransistoren, das informationseingangsabgewandte Ende des gesteuerten Strompfades des Koppeltransistors (3) am Gate-Anschluß des zweiten Schalttransistors (2) und die Gate-Anschlüsse von erstem Schalttransistor (1) und Koppeltransistor (3) gemeinsam am zweiten Taktsignaleingang (12, 12*) liegen, und daß in den Halbstufen abwechselnd der erste (11) und der zweite (12) bzw. der zweite (12*) und der erste (11') Taktsignaleingang von jeweils einem der beiden Taktsignale (F1 bzw. F2) gespeist wird.
- 2. Schieberegister nach. Anspruch 1, dadurch gekennzeichnet, daß jede Halbstufe einen Zusatz-Schalttransistor (5), einen Lasttransistor (6), einen Ableittransistor (7) und einen Zusatz-Kondensator (8) enthält, die derart ζ us anuaenges ehaltet sind.709826/0428- 12 -Fl 869 M.F. Ullrich 1daß die in Serie geschalteten gesteuerten Strompfade von .Zusatz-Schalt- und Lasttransistor (5, 6) zwischen dem Schaltungsnullpunkt und dem zweiten Taktsignaleingang (12, 12')r der gesteuerte Strompfad des Ableittransistors (7) parallel zu dem des ersten Schalttransistors (1), der Zusatz-Kondensator (8) zwischen dem Gate-Anschluß des Ableittransistors (7) und dem Schaltungsnullpunkt, der Gate-Anschluß des Zusatz-Schalttransistors (5) am Informationseingang (E1), der Gate-Anschluß des Lasttransistors (6) am zweiten Taktsignaleingang (12, 12') und der Gate-Anschluß des Ableittransistors (7) am Verbindungspunkt von Zusatz-Schalt- und Lasttransistor (5, 6) liegen.7098 2.6/0478
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2556828A DE2556828C3 (de) | 1975-12-17 | 1975-12-17 | Dynamisches Schieberegister aus Isolierschicht-Feldeffekttransistoren |
US05/746,984 US4084106A (en) | 1975-12-17 | 1976-12-02 | Dynamic shift register using insulated-gate field-effect transistors |
JP51146065A JPS5275943A (en) | 1975-12-17 | 1976-12-04 | Dynamic shift register using insulated gate fet transistor |
IT30373/76A IT1065293B (it) | 1975-12-17 | 1976-12-14 | Registro a scorrimento dinamico usante transistori ad effetto di campo a porta isolata |
ES454309A ES454309A1 (es) | 1975-12-17 | 1976-12-16 | Un dispositivo registrador de conversion dinamico. |
FR7637923A FR2335912A1 (fr) | 1975-12-17 | 1976-12-16 | Registre dynamique a decalage employant des transistors a effet de champ a porte isolee |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2556828A DE2556828C3 (de) | 1975-12-17 | 1975-12-17 | Dynamisches Schieberegister aus Isolierschicht-Feldeffekttransistoren |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2556828A1 true DE2556828A1 (de) | 1977-06-30 |
DE2556828B2 DE2556828B2 (de) | 1979-04-12 |
DE2556828C3 DE2556828C3 (de) | 1979-12-06 |
Family
ID=5964639
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2556828A Expired DE2556828C3 (de) | 1975-12-17 | 1975-12-17 | Dynamisches Schieberegister aus Isolierschicht-Feldeffekttransistoren |
Country Status (6)
Country | Link |
---|---|
US (1) | US4084106A (de) |
JP (1) | JPS5275943A (de) |
DE (1) | DE2556828C3 (de) |
ES (1) | ES454309A1 (de) |
FR (1) | FR2335912A1 (de) |
IT (1) | IT1065293B (de) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4256976A (en) * | 1978-12-07 | 1981-03-17 | Texas Instruments Incorporated | Four clock phase N-channel MOS gate |
US4577282A (en) * | 1982-02-22 | 1986-03-18 | Texas Instruments Incorporated | Microcomputer system for digital signal processing |
JPS5945696A (ja) * | 1982-09-08 | 1984-03-14 | Sony Corp | 信号伝送回路 |
US4598214A (en) * | 1983-10-31 | 1986-07-01 | Texas Instruments Incorporated | Low power shift register latch |
JPS61237287A (ja) * | 1985-04-12 | 1986-10-22 | Mitsubishi Electric Corp | 半導体記憶装置 |
JPS61237288A (ja) * | 1985-04-15 | 1986-10-22 | Mitsubishi Electric Corp | 半導体記憶装置 |
US5222082A (en) * | 1991-02-28 | 1993-06-22 | Thomson Consumer Electronics, S.A. | Shift register useful as a select line scanner for liquid crystal display |
DE4307177C2 (de) * | 1993-03-08 | 1996-02-08 | Lueder Ernst | Schaltungsanordnung als Teil eines Schieberegisters zur Ansteuerung von ketten- oder matrixförmig angeordneten Schaltelementen |
US6611248B2 (en) * | 2000-05-31 | 2003-08-26 | Casio Computer Co., Ltd. | Shift register and electronic apparatus |
TWI220051B (en) * | 2003-05-22 | 2004-08-01 | Au Optronics Corp | Shift register circuit |
CN100377258C (zh) * | 2003-06-04 | 2008-03-26 | 友达光电股份有限公司 | 移位寄存电路 |
US8605027B2 (en) * | 2004-06-30 | 2013-12-10 | Samsung Display Co., Ltd. | Shift register, display device having the same and method of driving the same |
TWI247313B (en) * | 2004-08-05 | 2006-01-11 | Au Optronics Corp | Shift register and display panel utilizing the same |
CN100353460C (zh) * | 2004-08-16 | 2007-12-05 | 友达光电股份有限公司 | 移位寄存器及使用该移位寄存器的显示面板 |
TWI281673B (en) * | 2005-02-21 | 2007-05-21 | Au Optronics Corp | Shift registers, display panels using same, and improving methods for leakage current |
KR101511547B1 (ko) * | 2006-06-23 | 2015-04-13 | 엘지디스플레이 주식회사 | 쉬프트 레지스터 |
KR100830296B1 (ko) * | 2006-09-22 | 2008-05-19 | 삼성에스디아이 주식회사 | 주사구동부, 주사신호의 구동방법 및 그를 이용한유기전계발광표시장치 |
KR102314748B1 (ko) | 2009-10-16 | 2021-10-20 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치의 제작 방법 |
TWI600022B (zh) * | 2012-07-20 | 2017-09-21 | 半導體能源研究所股份有限公司 | 脈衝輸出電路、顯示裝置、及電子裝置 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3395292A (en) * | 1965-10-19 | 1968-07-30 | Gen Micro Electronics Inc | Shift register using insulated gate field effect transistors |
US3586875A (en) * | 1968-09-19 | 1971-06-22 | Electronic Arrays | Dynamic shift and storage register |
US3576447A (en) * | 1969-01-14 | 1971-04-27 | Philco Ford Corp | Dynamic shift register |
US3610951A (en) * | 1969-04-03 | 1971-10-05 | Sprague Electric Co | Dynamic shift register |
US3602736A (en) * | 1970-02-02 | 1971-08-31 | Electronics Arrays Inc | Mos ratioless register stage |
GB1407980A (en) * | 1971-06-10 | 1975-10-01 | Integrated Photomatrix Ltd | Shift register stage |
CA934015A (en) * | 1971-09-30 | 1973-09-18 | K. Au Kenneth | Field effect transistor driver circuit |
JPS4971860A (de) * | 1972-11-10 | 1974-07-11 | ||
CH572653A5 (en) * | 1973-10-29 | 1976-02-13 | Battelle Memorial Institute | Register with series data transfer elements - each employs capacitor and has alternate elements controlled by voltage network opposite phases |
-
1975
- 1975-12-17 DE DE2556828A patent/DE2556828C3/de not_active Expired
-
1976
- 1976-12-02 US US05/746,984 patent/US4084106A/en not_active Expired - Lifetime
- 1976-12-04 JP JP51146065A patent/JPS5275943A/ja active Pending
- 1976-12-14 IT IT30373/76A patent/IT1065293B/it active
- 1976-12-16 ES ES454309A patent/ES454309A1/es not_active Expired
- 1976-12-16 FR FR7637923A patent/FR2335912A1/fr active Pending
Also Published As
Publication number | Publication date |
---|---|
DE2556828B2 (de) | 1979-04-12 |
DE2556828C3 (de) | 1979-12-06 |
IT1065293B (it) | 1985-02-25 |
JPS5275943A (en) | 1977-06-25 |
FR2335912A1 (fr) | 1977-07-15 |
US4084106A (en) | 1978-04-11 |
ES454309A1 (es) | 1977-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2556828C3 (de) | Dynamisches Schieberegister aus Isolierschicht-Feldeffekttransistoren | |
DE2812908C2 (de) | ||
DE3708499A1 (de) | Digitale gegentakt-treiberschaltung | |
DE2625007B2 (de) | Adressenpufferschaltung für Halbleiterspeicher | |
DE2657948B2 (de) | Logikschaltung | |
DE2252371B2 (de) | Schwellwert-Verknüpfungsglied mit komplementär-symmetrischen Feldeffekttransistoren | |
DE2362170C3 (de) | Nichtlineare integrierte Schaltung | |
DE1956485C3 (de) | Schaltungsanordnung für eine bistabile Kippschaltung mit Feldeffekttransistoren | |
DE2054897A1 (de) | Spannungsveranderhches Taktgeber system | |
DE2851111C2 (de) | Zweidimensionale Analog-Speicheranordnung | |
DE2224738A1 (de) | Schaltungsanordnung zur Vermeidung unkontrollierter Ausgangssignale in Iso herschicht FET Treiberschaltungen | |
DE2245855A1 (de) | Treiberschaltung mit feldeffekttransistor | |
DE1907791A1 (de) | Logikschaltung | |
DE2556735A1 (de) | Mos-leistungsstufe zum erzeugen zweier nichtueberlappender taktsignale | |
EP0008674B1 (de) | Integrierte Filterschaltung | |
DE2448099A1 (de) | Dekodierschaltung mit komplementaeren feldeffekttransistoren | |
DE2427603A1 (de) | Schaltungsanordnung zum nachbilden der wellenform von telegrafieschrittimpulsen mit digitalen mitteln | |
DE2032318A1 (de) | Feldeffekttransistor Schieberegister stufe | |
DE10305361A1 (de) | Elektronischer Hochfrequenz-Schalter | |
EP0055795B1 (de) | Schnelle MOS-Treiberschaltung für Digitalsignale | |
DE1938468C3 (de) | Dynamische Schaltungsanordnung | |
DE2459023C3 (de) | Integrierbare, aus Isolierschicht-Feldeffekttransistoren gleicher Leitungsund Steuerungsart aufgebaute statische Schreib/Lesespeicherzelle | |
DE2302652A1 (de) | Zweiphasiges schieberegister | |
DE2052519B2 (de) | Logische Schaltung | |
WO1996000965A1 (de) | Schaltungsanordnung mit wenigstens einer schaltungseinheit wie einem register, einer speicherzelle, einer speicheranordnung oder dergleichen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |