DE1956485C3 - Schaltungsanordnung für eine bistabile Kippschaltung mit Feldeffekttransistoren - Google Patents

Schaltungsanordnung für eine bistabile Kippschaltung mit Feldeffekttransistoren

Info

Publication number
DE1956485C3
DE1956485C3 DE1956485A DE1956485A DE1956485C3 DE 1956485 C3 DE1956485 C3 DE 1956485C3 DE 1956485 A DE1956485 A DE 1956485A DE 1956485 A DE1956485 A DE 1956485A DE 1956485 C3 DE1956485 C3 DE 1956485C3
Authority
DE
Germany
Prior art keywords
transistors
transistor
pair
source
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE1956485A
Other languages
English (en)
Other versions
DE1956485B2 (de
DE1956485A1 (de
Inventor
Eric Andre Hauterive Vittoz (Schweiz)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Centre Electronique Horloger Sa (gegruendet 1972) Neuenburg (schweiz)
Original Assignee
Centre Electronique Horloger Sa (gegruendet 1972) Neuenburg (schweiz)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Centre Electronique Horloger Sa (gegruendet 1972) Neuenburg (schweiz) filed Critical Centre Electronique Horloger Sa (gegruendet 1972) Neuenburg (schweiz)
Publication of DE1956485A1 publication Critical patent/DE1956485A1/de
Publication of DE1956485B2 publication Critical patent/DE1956485B2/de
Application granted granted Critical
Publication of DE1956485C3 publication Critical patent/DE1956485C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • G—PHYSICS
    • G04—HOROLOGY
    • G04G—ELECTRONIC TIME-PIECES
    • G04G3/00—Producing timing pulses
    • G04G3/02—Circuits for deriving low frequency timing pulses from pulses of higher frequency
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits

Description

Die Erfindung bezieht sich auf eine Schaltungsanordnung für eine bistabile Kippschaltung, insbesondere Binärstufe, mit Feldeffekttransistoren, mit mindestens einer logischen Schaltung, welche, in Boolescher Form A = Bh + AI2 und B = Bh + AI2
hat, worin /1 und I2 zwei komplementäre Eingangsgrößen und A und S zwei Ausgangsgrößen sind.
Schaltungsanordnung für bistabile Kippschaltungen mit Feldeffekttransistoren wurden zwar bereits vorgeschlagen (deutsche Patente 18 03 175 und 18 07 105), diese Schaltungsanordnungen sind jedoch relativ aufwendig und stellen hohe Anforderungen an die Impulsform und Phasenlage der Eingangsimpulse.
Außerdem beruhen diese Schaltungsanordnungen nicht auf den vorgenannten Booleschen Gleichungen.
Der Erfindung liegt die Aufgabe zugrunde, eine
is Schaltungsanordnung der eingangs genannten Art zu schaffen, die möglichst einfach aufgebaut ist und die keine hohen Anforderungen an die Impulsform und Phasenlage der Eingangsimpulse stellt
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß die logische Schaltung drei Paare von Feldeffekttransistoren mit jeweils einer Quelle, einer Senke und einer Steuerelektrode und zwei Ausgänge aufweist, von denen der eine mit den Senken eines ersten Transistorpaares und der andere mit den Senken eines zweiten Transistorpaares verbunden ist, daß entweder die Quelle eines Transistors des ersten Paares und die Quelle eines Transistors des zweiten Paares mit der Senke eine"! Transistors des dritten Paares und die Quelle des anderen Transistors des ersten Paares und die Quelle des anderen Transistors des zweiten Paares mit der Senke des anderen Transistors des dritten Paares verbunden ist, oder die Quellen der vier Transistoren des ersten und zweiten Paares mit den Senken der Transistoren des dritten Paares verbunden sind, und daß die Quellen der beiden Transistoren des dritten Paares mit einem Pol einer Stromquelle verbunden sind.
Auf diese Weise ergibt sich eine Schaltungsanordnung für eine bistabile Kippschaltung, die sehr einfach aufgebaut ist, die keine hohen Anforderungen an die Impulsform und Phasenlage der Eingangsimpulse stellt und die in einfacher Weise integrierbar ist.
Dabei ist es zweckmäßig, wenn die beiden Ausgänge über je einen Lastwiderstand mit dem anderen Pol der Stromquelle verbunden sind. Weiterhin ist es vorteilhaft, wenn die beiden Ausgänge über je einen Transistor mit dem anderen Pol der Stromquelle verbunden sind, wobei die Transistoren als Lastwiderstände wirken und vom gleichen Typ sind wie die Transistoren der genannten Paare. Hierdurch ergibt sich eine vollständige Integrierbarkeit der Schaltungsanordnung.
Weiterhin ist es vorteilhaft, wenn die Schaltungsanordnung durch zwei logische Schaltungen mit gemeinsamen Ausgängen gebildet ist, wobei die Transistoren der einen logischen Schaltung zu den Transistoren der anderen logischen Schaltung komplementär sind.
Die derart ausgebildete Schaltungsanordnung ist in vorteilhafter Weise in einem Frequenzteiler mit mehreren aus je zwei logischen Schaltungen gebildeten binären Teilerstufen verwendbar, wobei der Frequenzteiler als integrierte Schaltung mit einem Halbleitersubstrat ausgebildet ist, wobei die logischen Schaltungen mit den Transistoren vom η-Typ aller Teilerstufen in einem p-leitenden Bereich des Substrats und die logischen Schaltungen mit den Transistoren vom p-Typ aller Teilerstufen in einem η-leitenden Bereich des Substrats ausgebildet s.nd.
Die Erfindung wird nachfolgend anhand von in der
Zeichnung dargestellten Ausführungsbeispielen noch weiter beschrieben.
Die F i g. 1 bis 4 zeigen Tabellen und Signaldiagramme zur Erläuterung der mathematischen Grundlagen der erfindungsgemäßen Frequenzteiler.
F i g. 5 zeigt ein Ausführungsbeispiel des Frequenzteilers nach der Erfindung, welches nur MOS-Feldeffekttransistoren (Feldeffekttransistoren mit isolierter Steuerelektrode) vom gleichen Typ aufweist
F i g. 6 zeigt eine erste Abwandlung des Ausführungsbeispiels nach der F i g. 5.
Fig.7 zeigt eine zweite Abwandlung des Ausführungsbeispiels nach der F i g. 5 mit MOS-Feldeffekttransistoren als Lastwiderstände.
F i g. 8 zeigt ein Ausführungsbeispiel des Frequenzteilers nach der Erfindung mit zwei logischen Schaltungen, die aus komplementären MOS-Feldeffekttransistoren aufgebaut sind.
F i g. 9 zeigt das als integrierte Schaltung ausgeführte Ausführungsbeispiel nach der F i g. 8.
Eine logische Schaltung mit den logischen Schaltfunktionen:
Λ = Bh + AI2 und S=O/,+ Ah
gestattet die Halbierung der Frequenz der Eingangssignale /i und h.
Ist I2 gleich Ti, so erhält man für die vorstehend angeführte logische Schaltung die in der F i g. 1 dargestellte Tabelle der logischen Zustände. Die Pfeile zeigen die auftretenden Änderungen der Zustände an. Wie aus der Tabelle ersichtlich ist, ändert sich der Zustand der eine bestimmte Änderung bewirkenden Größe nicht.
Die Änderungsfrequenz jeder Größe -4 und B ist, wie aus dem Signaldiagramm nach der Fig.2 ersichtlich, gleich der Hälfte der Frequenz der Eingangsgrößen l\ und /2.
Die durch die Zustandstabelle der F i g. 1 gegebene Erläuterung der Vorgänge ist unvollständig, da auch die Änderungszeiten der Größen /1 und h berücksichtigt werden müssen, so kurz diese Zeiten auch sein mögen. Da in der Praxis die Größen /1 und I2 durch gegenseitige Umwandlung erhalten werden, sind die Änderungen einer dieser Größen gegenüber den Änderungen der anderen Größe etwas verzögert.
Die in der Zustandstabelle der Fig.3 gestrichelt eingerahmte Zustandsänderung ist verboten. Diese Zustandsänderung darf erst durch eine Größe bewirkt werden, die dem zeitlich nächstfolgenden Zustand zugeordnet ist. Deshalb muß durch ein Verzögerungsglied verhindert werden, daß diese Zustandsänderung auftritt, bevor die Größe I2 den Zustand 1 angenommen hat.
Die der F i g. 2 entsprechende F i g. 4 zeigt die logischen Werte, welche die verschiedenen Signale im Laufe der Zeit annehmen, wobei die Verzögerung mit R und die verbotene Zustandsänderung mit TI bezeichnet ist.
Falls /1 gegenüber I2 verzögert ist, sind zwei Zustandsänderungen verboten, und zwar eine des Signals A und eine des Signals B.
Das in der F i g. 5 dargestellte erste Ausführungsbeispiel des Frequenzteilers nach der Erfindung umfaßt eine logische Schaltung mit acht MOS-Feldeffekttransisioren 1 bis 8 vom η-Typ, welche nach dem Anreicherungsmodus arbeiten, und mit vier Lastwiderständen 9 bis 12. Jeder der acht Transistoren besitzt, wie lediglich beim Transistor 1 bezeichnet, eine Senke 15, eine isolierte Steuerelektrode; 16 und eine Quelle 17. Die Senke des Transistors 1 ist mit dem Lastwiderstand 9 sowie mit der Steuerelektrode des Transistors 2 und die Senke des Transistors 5 mit dem Lastwiderstand 11 sowie mit der Steuerelektrode des Transistors 8 verbunden. Die Senke der Transistoren 2 und 3 sind mit dem Lastwiderstand 10 und den Steuerelektroden der Transistoren 1 und 6 verbunden, während die Senke der Transistoren 6 und 7 mit dem Lastwiderstand 12 und der
ίο Steuerelektrode des Transistors 5 verbunden sind. Die Senke des Transistors 4 ist mit den Quellen der Transistoren 2 und 6 und die Senke des Transistors 8 mit den Quellen der Transistoren 3 und 7 verbunden. Die Quellen der Transistoren 1, 4, 5 und 8 liegen am negativen Pol 14 einer nicht dargestellten Stromquelle, während die Quellen der Transistoren 2 und 6 mit der Senke des Transistors 4 und die Quellen der Transistoren 3 und 7 mit der Senke des Transistors 8 verbunden sind. Das Steuersignal /i liegt an den Steuerelektroden der Transistoren 3 und 7 und das Steuersignal I2 an der Steuerelektrode des Transistors 4. Die Signale A, B, A und S treten an den Anschlüssen der Lastwiderstände 10,12,9 bzw. 11 auf, die nicht mit dem positiven Pol 13 der Stromquelle verbunden sind. _ D[e sechs genannten Werte oder Anschlußpunkte /, /, A, A, B und B können jeweils ein Potential aufweisen, das im negativen Bereich liegt und dem logischen Zustand 0 entspricht oder das im positiven Bereich liegt und dem logischen Zustand 1 entspricht.
Es sei von dem Zustand ausgegangen, in dem /ι = 1, I2 = o, A = 1, A = 0, S = 1 und S=O ist, für den sich die acht Transistoren der Schaltung in den folgenden Zuständen befinden:
Transistor 1 leitend
Transistor 2 gesperrt
Transistor 3 leitend
Transistor 4 gesperrt
Transistor 5 leitend
Transistor 6 leitend
Transistor 7 leitend
Transistor 8 gesperrt
Dieser Zustand entspricht der ersten Zeile der Tabelle nach Fig. 1. Es sei angenommen,daß die beiden Eingänge /1 und I2 ihren Zustand gleichzeitig ändern: /1 geht auf 0 und /2 geht auf 1. Die Transistoren 3 und 7 sperren, und der Transistor 4 beginnt zu leiten. Da 6 bereits leitet, geht der Anschluß oder Wert S auf O1 Daher wird der Transistor 5 gesperrt, und der Wert B geht auf 1, wodurch der Transistor 8 leitet. Man erreicht somit einen neuen stabilen Zustand, der der zweiten Linie der Tabelle nach F i g. 1 entspricht.
Beim nächsten Übergang der Eingänge geht I\ auf 1 und I2 auf 0. Der Transistor 4 wird gesperrt, und die Transistoren 3 und 7 leiten. Da der Transistor 8 bereits leitet, geht der Anschluß A auf 0 und ruft die Sperrung der Transistoren 6 und 1 hervor. Der Anschluß A geht auf 1 und macht den Transistor 2 leitend. Man erreicht somit einen dritten stabilen Zustand, der der dritten Zeile der Tabelle nach F i g. 1 entspricht. Beim darauffolgenden Wechsel der Eingänge geht I\ auf 0 und /2 auf 1. Der Transistor 4 leitet und die Transistoren 3 und 7 sperren. Da der Transistor 6 bereits gesperrt ist, geht der Anschluß B auf 1, wodurch das Leiten des Transistors 5 hervorgerufen wird. Der Anschluß B geht auf 0, und der Transistor 8 wird gesperrt. Damit ist der vierte, der vierten Zeile der Tabelle nach Fig. 1 entsprechende Zustand erreicht.
Beim darauffolgenden Wechsel der Eingänge gehl Λ auf 1 und /2 auf 0. Die Transistoren 3 und 7 leiten, und der Transistor 4 ist gesperrt. Da der Transistor 8 bereits gesperrt ist, gehl der Anschluß A auf 1, wodurch das Leiten der Transistoren 6 und 1 hervorgerufen wird. Der Anschluß A geht auf 0, und der Transistor 2 sperrt. Dieser neue stabile Zustand (fünfte Zeile der Tabelle nach Fig. 1) ist identisch mit dem ersten stabilen Zustand, und der Zyklus kann von neuem beginnen.
Es ist zu erkennen, daß für vier Übergänge oder Wechsel der Eingänge sich nur zwei Übergänge jedes der Werte A, B, A und B ergeben, was einer Frequenzteilung durch 2 entspricht.
Die in der Fig.6 dargestellte logische Schaltung weist die gleichen Schaltelemente auf wie die logische Schaltung nach der F i g. 5. Bei der Schaltung nach der F i g. 6 sind jedoch die Quellen der MOS-Feldeffekttransistoren 2, 3, 6 und 7 alle mit den miteinander verbundenen Senken der MOS-Feldeffekttransistoren 4 und 8 verbunden, während bei der Schaltung nach der Fig.5 die Quellen der MOS-Feldeffekttransistoren 2 und 6 mit der Senke des MOS-Feideffekttransistors 4 und die Quellen der MOS-Feldeffekttransistoren 3 und 7 mit der Senke des MOS-Feldeffekttransistors 8 verbunden sind. Die logische Schaltung nach der F i g. 6 ist somit die duale Schaltung zur logischen Schaltung nach der F i g. 5, wobei einerseits die logischen Zustände 0 und 1 und andererseits die logischen Funktionen UND und ODER vertauscht sind. Die logische Schaltung nach der F i g. 6 hat die gleichen logischen Schaltfunktionen wie die logische Schaltung nach der F i g. 5, nämlich:
Ä = (A + T2) (B+1,) = (A+72) + (B+l·) = Al2+Bi B = (Ä + T2) (B+ /1) = (Ä + T2) + (B+h) = AI2+Bh
Die logischen Schaltungen nach den F i g. 5 und 6 benötigen viel weniger Schaltelemente als die bekannten logischen Frequenzteilerschaltungen. Zudem stellen sie keine hohen Anforderungen an die zuzuführenden Eingangssignale. Es genügt zum sicheren Arbeiten dieser Schaltungen, daß die gegenseitige Verzögerung der Eingangssignale größer ist als ein bestimmter Wert. Bei den beschriebenen logischen Schaltungen können die Lastwiderstände 9 bis 12 durch MOS-Feldeffekttransistoren ersetzt werden. Man erhält dadurch beispielsweise aus der Schaltung nach der F i g. 6 die in der Fig. 7 dargestellte logische Schaltung. In dieser Schaltung sind die vier Lastwiderstände 9 bis 12 durch die vier MOS-Feldeffekttransistoren 18 bis 21 ersetzt, wobei alle Senken dieser Transistoren mit dem positiven Pol 13 der Stromquelle und alle Steuerelektroden mit einer Steuerklemme 22 verbunden sind. Legt man an diese Klemme eine Impulsquelle, die kurze positive Impulse liefert, so arbeitet die Schaltung mit pulsierender Energie. Dadurch wird der mittlere Stromverbrauch erheblich vermindert da die Transistoren 18 bis 21 nur während der Zeitdauer der kurzen Impulse leiten und sonst gesperrt sind, wobei der Zustand der logischen Schaltung durch die Streukapazitäten der Schaltung aufrechterhalten wird. Da die logische Schaltung nach der Fig. 7 nur MOS-Feldeffekttransistoren aufweist, kann sie besonders leicht als integrierte Schaltung hergestellt werden.
Die in der F i g. 8 dargestellte Teilerschaltung besteht aus zwei parallelgeschalteten logischen Schaltungen, die aus komplementären MOS-Feldeffekttransistoren aufgebaut sind. Bei dieser Teilerschaltung wird lediglich Strom zum Laden der Streukapazitäten während der Zustandsänderungen der logischen Größen benötigt, wobei der Stromverbrauch der Arbeitsfrequenz proportional ist. Die Teilerschaltung nach der Fig. 8 hat die gleichen logischen Schaltfunktionen wie die früher beschriebenen logischen Schaltungen.
Die Schaltung nach der Fig.8 besitzt acht MOS-Feldeffekttransistoren 31 bis 38 vom η-Typ und acht MOS-Feldeffekttransistoren 41 bis 48 vom p-Typ. In der F i g. 8 sind die Transistoren vom η-Typ unterhalb der gestrichelten Linie und die Transistoren vom p-Typ oberhalb der gestrichelten Linie gezeichnet. Die Senken, Quellen und Steuerelektroden der Transistoren 31 bis 38 sind gleichgeschaltet wie die Senken, Quellen und Steuerelektroden der Transistoren 1 bis 8 in der F i g. 5, während die Senken, Quellen und Steuerelektroden der Transistoren 41 bis 48 gleichgeschaltet sind wie die Senken, Quellen und Steuerelektroden der Transistoren 1 bis 8 in der F i g. 6. Außerdem sind die Senken der Transistoren 31 und 41, der Transistoren 32, 33, 42 und 43, der Transistoren 30, 37, 46 und 47 bzw. der Transistoren 35 und 45 je miteinander verbunden. Das gleiche gilt für die Steuerelektroden der Transistorer 31, 41, 36 und 46, der Transistoren 34, 43 und 47, der Transistoren 33, 37 und 44, der Transistoren 35 und 45 bzw. der Transistoren 32 und 42. Das Eingangssignal / wird an die Steuerelektroden der Transistoren 33, 37 und 44 und das Eingangssignal I2 an die Steuerelektro den der Transistoren 34,43 und 47 angelegt.
Die F i g. 9 zeigt die Schaltung nach der F i g. 8 in der Form einer integrierten Schaltung. Diese integrierte Schaltung besitzt ein Halbleitersubstrat mit einem oberhalb der Mittellinie liegenden η-leitenden Bereich und einem unterhalb der Mittellinie liegenden p-Ieiten den Bereich. Die schraffierten Zonen 31 bis 38 steller die Steuerelektroden der MOS-Feldeffekttransistorer 31 bis 38 vom η-Typ dar, während die schraffierter Zonen 41 bis 48 die Steuerelektroden der MOS-Feldef fekttransistoren 41 bis 48 vom p-Typ darstellen. Die Kontakte der Senken und der Quellen der MOS-Feldef fekttransistoren sind durch gestrichelte Rechtecke, die Inseln vom P■"·-Leitfähigkeitstyp durch strichpunktierte Rechtecke wie 49 und die Inseln vom η * -Leitfähigkeits typ durch strichpunktierte Rechtecke wie 50 angezeigt Die verschiedenen Verbindungen sind durch parallele Linien 51 dargestellt.
Die Schaltung nach der F i g. 8 ist eine binäre Teilerschaltung. Ein erfindungsgemäßer Frequenzteiler kann mehrere solcher in Kaskade geschalteter Teiler schaltungen umfassen, wobei die Ausgänge A, A der einen Teilerschaltung mit den Eingängen I\ und I2 dei folgenden Teilerschaltung verbunden sind.
Hierzu 5 Blatt Zeichnungen

Claims (5)

Patentansprüche:
1. Schaltungsanordnung für eine bistabile Kippschaltung, insbesondere Binärstufe, mit Feldeffekttransistoren, mit mindestens einer logischen Schaltung, welche, in Boolescher Form ausgedrückt, die logischen Schaltfunktionen
A = Bh + AI2 und B= BIi + AI2
hat, worin (l\) und (/2) zwei komplementäre Eingangsgrößen und (A) und (B) zwei Ausgangsgrößen sind, dadurch gekennzeichnet, daß die logische Schaltung drei Paare von Feldeffekttransistoren (2 bis 3,6 bis 7,4 bis 8; 32 bis 33,36 bis 37,34 bis 38) mit jeweils einer Quelle (17), einer Senke (15) und einer Steuerelektrode (16) und zwei Ausgänge (A, B; A, B) aufweist, von denen der eine mit den Senken eines ersten Transistorpaares und der andere mit den Senken eines zweiten Transistorpaares verbunden ist, daß entweder die Quelle eines Transistors des ersten Paares und die Quelle eines Transistors des zweiten Paares mit der Senke eines Transistors des dritten Paares und die Quelle des anderen Transistors des ersten Paares und die Quelle des anderen Transistors des zweiten Paares mit der Senke des anderen Transistors des dritten Paares verbunden ist, oder die Quellen der vier Transistoren des erstet; und zweiten Paares mit den Senken der Transistoren des dritten Paares verbunden sind, und daß die Quellen der beiden Transistoren des dritten Paares mit einem Pol (14) einer Stromquelle verbunden sind.
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die beiden Ausgänge über je einen Lastwiderstand (10, 12) mit dem anderen Pol (13) der Stromquelle verbunden sind.
3. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die beider. Ausgänge über je einen Transistor mit dem anderen Pol (13) der Stromquelle verbunden sind, wobei die Transistoren als Lastwiderstände wirken und vom gleichen Typ sind wie die Transistoren der genannten Paare.
4. Schaltungsanordnung nach Anspruch 1, gekennzeichnet durch zwei logische Schaltungen mit gemeinsamen Ausgängen, wobei die Transistoren der einen logischen Schaltung zu den Transistoren der anderen logischen Schaltung komplementär sind.
5. Verwendung der Schaltungsanordnung nach Anspruch 4, in einem Frequenzteiler mit mehreren aus je zwei logischen Schaltungen gebildeten binären Teilerstufen, dadurch gekennzeichnet, daß der Frequenzteiler als integrierte Schaltung in einem Halbleitersubstrat ausgebildet ist, wobei die logischen Schaltungen mit den Transistoren vom n-Typ aller Teilerstufen in einem p-leitenden Bereich des Substrats und die logischen Schaltungen mit den Transistoren vom p-Tyn aller Teilerstufen in einem η-leitenden Bereich des Substrats ausgebildet sind.
ausgedrückt, die logischen Schaltfunktionen
DE1956485A 1968-11-11 1969-11-10 Schaltungsanordnung für eine bistabile Kippschaltung mit Feldeffekttransistoren Expired DE1956485C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CH1682268A CH483754A (fr) 1968-11-11 1968-11-11 Circuit diviseur de fréquence

Publications (3)

Publication Number Publication Date
DE1956485A1 DE1956485A1 (de) 1970-05-21
DE1956485B2 DE1956485B2 (de) 1972-11-23
DE1956485C3 true DE1956485C3 (de) 1978-09-28

Family

ID=4420526

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1956485A Expired DE1956485C3 (de) 1968-11-11 1969-11-10 Schaltungsanordnung für eine bistabile Kippschaltung mit Feldeffekttransistoren

Country Status (11)

Country Link
US (1) US3619646A (de)
JP (1) JPS4824343B1 (de)
AT (1) AT289893B (de)
BE (1) BE741289A (de)
CH (1) CH483754A (de)
DE (1) DE1956485C3 (de)
FR (1) FR2023009A1 (de)
GB (1) GB1278650A (de)
NL (1) NL6916712A (de)
SE (1) SE354752B (de)
SU (1) SU362550A3 (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5024818B1 (de) * 1970-08-11 1975-08-19
GB1338983A (en) * 1971-02-10 1973-11-28 Suwa Seikosha Kk Electronic watches
US4049974A (en) * 1971-08-31 1977-09-20 Texas Instruments Incorporated Precharge arithmetic logic unit
JPS5534646Y2 (de) * 1975-04-25 1980-08-16
CH583483A5 (de) * 1975-09-17 1976-12-31 Centre Electron Horloger
CH607461A5 (de) * 1975-12-10 1978-12-29 Centre Electron Horloger
CH613839B (fr) * 1977-06-08 Ebauches Sa Etage diviseur de frequence binaire.
CH613318A5 (de) * 1977-07-08 1979-09-14 Centre Electron Horloger
US4445051A (en) * 1981-06-26 1984-04-24 Burroughs Corporation Field effect current mode logic gate
US4831284A (en) * 1988-03-22 1989-05-16 International Business Machines Corporation Two level differential current switch MESFET logic
RU205280U1 (ru) * 2021-01-22 2021-07-07 Публичное акционерное общество "Микрон" (ПАО "Микрон") Делитель частоты

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3383569A (en) * 1964-03-26 1968-05-14 Suisse Horlogerie Transistor-capacitor integrated circuit structure
US3267295A (en) * 1964-04-13 1966-08-16 Rca Corp Logic circuits
US3363115A (en) * 1965-03-29 1968-01-09 Gen Micro Electronics Inc Integral counting circuit with storage capacitors in the conductive path of steering gate circuits
US3284782A (en) * 1966-02-16 1966-11-08 Rca Corp Memory storage system
US3515901A (en) * 1968-04-01 1970-06-02 North American Rockwell Nand/nor circuit

Also Published As

Publication number Publication date
CH483754A (fr) 1969-12-31
DE1956485B2 (de) 1972-11-23
FR2023009A1 (de) 1970-08-07
NL6916712A (de) 1970-05-13
DE1956485A1 (de) 1970-05-21
JPS4824343B1 (de) 1973-07-20
SE354752B (de) 1973-03-19
SU362550A3 (de) 1972-12-13
BE741289A (de) 1970-04-16
GB1278650A (en) 1972-06-21
US3619646A (en) 1971-11-09
AT289893B (de) 1971-05-10

Similar Documents

Publication Publication Date Title
DE2544974C3 (de) Schaltkreis zur Realisierung logischer Funktionen
DE1280924B (de) Bistabile Schaltung
DE3708499A1 (de) Digitale gegentakt-treiberschaltung
CH620557A5 (de)
DE1956485C3 (de) Schaltungsanordnung für eine bistabile Kippschaltung mit Feldeffekttransistoren
DE2252371A1 (de) Schwellwert-verknuepfungsglied
DE2556828C3 (de) Dynamisches Schieberegister aus Isolierschicht-Feldeffekttransistoren
DE2639555A1 (de) Elektrische integrierte schaltung in einem halbleiterchip
DE2053461B2 (de) Schaltungsanordnung fuer eine bistabile kippschaltung
DE1512149C3 (de) Binäres Verfahren zur Feststellung des Vorzeichens der Phasenverschiebung zwischen periodischen Signalen und Schaltung zur Durchführung des Verfahrens
DE1942420C3 (de) Antivalenz/ Äquivalenz-Schaltung mit Feldeffekt-Transistoren
DE2362170A1 (de) Nichtlineare integrierte schaltung
EP0589221A1 (de) Integrierte Halbleiterschaltungsanordnung
DE1537236B2 (de) Im Takt geschalteter ein und ruck stellbarer FUp Flop
DE1807105B2 (de) Treiberschaltung für Flip-Flops
DE2640653A1 (de) Binaere frequenzteilerschaltung
DE2929148C2 (de) Flankengetriggertes Flipflop
DE1953478A1 (de) Integrierter logischer Kreis
DE2455125C2 (de) Frequenzteilerstufe
DE1774168A1 (de) UEbertragungs- und Speicherstufe fuer Schieberregister und aehnliche Anordnungen
DE3531599C2 (de)
DE2461935A1 (de) Flipflop
DE2027991B2 (de) Mehrstufige bistabile kippschaltung
DE1081049B (de) Sperrgatter bzw. logisches íÀUnd-NichtíÂ-Element unter Verwendung von Transistoren
DE1537236C (de) Im Takt geschalteter, ein und ruck stellbarer Flip Flop

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
EHJ Ceased/non-payment of the annual fee