DE1953478A1 - Integrierter logischer Kreis - Google Patents

Integrierter logischer Kreis

Info

Publication number
DE1953478A1
DE1953478A1 DE19691953478 DE1953478A DE1953478A1 DE 1953478 A1 DE1953478 A1 DE 1953478A1 DE 19691953478 DE19691953478 DE 19691953478 DE 1953478 A DE1953478 A DE 1953478A DE 1953478 A1 DE1953478 A1 DE 1953478A1
Authority
DE
Germany
Prior art keywords
transistor
pulse
point
gate
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19691953478
Other languages
English (en)
Other versions
DE1953478B2 (de
DE1953478C3 (de
Inventor
Tetsuo Ando
Shigeyuki Ochi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP44060884A external-priority patent/JPS492857B1/ja
Application filed by Sony Corp filed Critical Sony Corp
Publication of DE1953478A1 publication Critical patent/DE1953478A1/de
Publication of DE1953478B2 publication Critical patent/DE1953478B2/de
Application granted granted Critical
Publication of DE1953478C3 publication Critical patent/DE1953478C3/de
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C19/00Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C19/00Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/18Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
    • G11C19/182Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
    • G11C19/184Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/096Synchronous circuits, i.e. using clock signals

Description

It 1405
Sony Corporation, Tokio/Japan
Integrierter logischer Kreis
Die Erfindung bezieht sich auf einen integrierten logischen Kreis, insbesondere einen integrierten logischen Kreis des verhältnislosen Typs unter Verwendung von Zweiphas en-Takt impuls en.
In digitalen logischen Kreisen wurden in Jüngster Zeit aus den nachstehend erläuterten Gründen Metallisolator-Halbleiter (MIS)-]?eldeffekt-Transistoren oder Metalloxyd-Halbleiter (MOS)-Transistoren verwendet. Ein integrierter Kreis großer Abmessungen mit MOS-Transistoren erfordert nämlich bei der Herstellung weniger Diffusionsprozesse, ist daher leicht herzustellen, besitzt einen hohen Wirkungsgrad und weist ferner einen niedrigen Leistungsverbrauch auf.
Ein logischer Kreis mit einem üblichen MOS-Transistor des Verhältnistyps erfordert jedoch viele MIS-Transistoren großer Abmessungen als Belastungen; dies zwingt zu einer Begrenzung der Dichte der Transistoren auf einem Halbleitersubstrat, was den Ausnutzungskoeffizienten des Substrates verringert. Bei einem üblichen logischen Kreis des verhältnislosen Typs können kleine MlS-Transistoren derselben Abmessungen benutzt werden, so daß sich ein hoher Ausnutzungskoeffizient des Substrates ergibt. Dieser Kreis
009819/1692 BAD
erfordert jedoch auch eine Leitung zur Stromversorgung der MIS-Transistoren, eine Masseleitung und eine Leitung für einen Drei- oder Vierphasen-Taktimpuls (außer den Eingangs- und Ausgangsleitungen). Die elektrischen Felder dieser Leitungen üben demgemäß einen Einfluß auf den Substrat aus, so daß die Transistoren nicht ganz eng aneinander angeordnet werden können und der gesamte Leistungsverbrauch nicht im erwünschten Masse verringert werden kann,
Die Erfindung bezieht sich nun auf einen integrierten Kreis des verhältnislosen Typs ("ratioless type")* der un- W ter Zufuhr eines Taktimpulses ohne Verwendung einer Gleichspannungsquelle arbeitet.
Die erfindungsgemäße Lösung ergibt sich im einzelnen aus dem Hauptanspruch. Sie besitzt die folgenden Vorteile:
1. Da der Taktimpuls ein Zweiphasen-Impuls sein kann, ergibt sich eine einfache Leitungsführung.
2. Da die verwendeten MOS-Transistoren dieselbe miniaturisierte Bauweise besitzen können, sind ihre Integrationsdichte und Schaltgeschwindigkeit hoch.
3. Da der Signalwert unabhängig von der Steilheit g der MOS-Transistoren bestimmt wird, spielt die bei der Herstellung der MOS-Transistoren verursachte Dispersion keine Rolle, was die Herstellung des integrierten Kreises erleichtert. Der resultierende integrierte logische«Kreis wird ferner durch Rauschen nicht ungünstig beeinflußt.
4. In dem Kreis fließt ein Strom nur dann, wenn ein Taktimpuls zugeführt wird; der Strom ist nur ausreichend, um die Streukapazität der MOS-Transistor-Kreise aufzuladen, so daß der Leistungsverbrauch klein bleibt.
009819/1692
5. Es werden weder eine Gleichspannungsquelle, noch Verbindungen zur Stromversorgung benötigt.
6. Auf der Oberfläche des integrierten Kreises braucht keine Masseleitung vorgesehen zu werden; stattdessen wird der Substrat als Masseverbindung benutzt. Demgemäß kann ein Isolator, beispielsweise aus Siliziumdioxyd oder Siliziumnitrid auf dem integrierten Kreis dünn ausgebildet werden; der integrierte Kreis läßt sich daher leicht herstellen.
7.' Da der Strom des Taktimpulses nur fließt, wenn die Streukapazität aufgeladen wird, kann der Taktimpulsgenerator einen einfachen Aufbau erhalten.
Durch die Erfindung wird somit ein kompakter integrierter logischer Kreis geschaffen, der keine G-leichspannungsquelle benötigt. Bei dem erfindungsgemäßen integrierten logischen Kreis wird der Substrat als Masseverbindung verwendet. :irfir.dungsgemäß wird ferner ein digitaler logischer Kreis geschaffen, der veniger MOS-Transistoren verwendet. Diese und weitere Merkmale der Erfindung gehen aus den Ansprüchen und der folgenden "Beschreibung hervor. In der Zeichnung zeigen:
Pig. 1,3 und 5 Schaltbilder vor. erfindungsgemäßen logischen Kreisen (in Anwendung auf Verzögerungs-Multivibrator-Kreisen);
Fig.2,4 und 6 Diagramme zur Erläuterung der Schaltungen der Fig.1,3 und 5;
Fig.7 Beispiele von Kreiskombinationen.
Erfindungsgemäß werden ein Kreis, bestehend aus zwei MIS-Trar.sistoren und ohne Spannungsanschluß, und ein kom-
009819/1692
binatorischer Kreis, bestehend aus einem UND-Torkreis, einem ODER-Torkreis, einem Brückenkreis oder einer Kombination hiervon und ohne Spannungsanschluß, als eine Einheit auf demselben Halbleitersubstrat ausgebildet und stellen zusammen einen integrierten logischen Kreis dar. In-Fig. 1 ist ein Verzögerungsmultivibratorkreis veranschaulicht, der den oben erläuterten Kreis verwendet; die MIS-Transistoren sind hierbei N-Typ-Vergrößerungs-Feldeffekttransistoren mit isoliertem Tor. Wenn die Polarität einer verwendeten Spannung umgekehrt wird, können P-Typ-Feldeffekttransistoren mit isoliertem Tor verwendet werden.
In der Zeichnung kennzeichnet das Bezugszeichen A einen kombinatorischen Kreis, der aus einem MIS-Transistor M1 besteht, der weder einen Stromquellenanschluß, noch einen Eingangsanschluß für die Zufuhr eines Taktimpulses auf-.weist. Das Tor des MIS-Transistors M1 ist ein Eingangsanschluß T1; die Quellelektrode des MIS-TraraLstors M1 ist mit dem Tor und der Quellelektrode eines Mls-Transistors Mp verbunden; der Verbindungspunkt von Tor und Quellelektrode des MIS-Transistors M2 ist an einen ersten Taktimpuls-Eingangsanschluß t1 angeschlossen. Die Ziehelektrode des MIS-Transistors M1 ist an einen Punkt X1 angeschlossen, der die Ziehelektrode des MIS-Transistors Mp mit der Quellelektrode eines MIS-Transistors M, verbindet; das Tor des MIS-Transistors M, ist an einen zweiten Taktimpuls-Eingangsanschluß t2 angeschlossen. Auf diese Weise ist ein Kreis gebildet, dessen Ausgang die Ziehelektrode des MlS-Transistors M, bildet. Sie ist über einen Punkt X0 mit dem Tor eines MIS-Transistors Mc eines Kombinationskreises A! verbunden, der weder einen Spannungsanschluß, noch einen Taktimpuls-Eingangsanschluß aufweist. Die Quellelektrode des MIS-Transistors M5 ist mit dem zweiten Taktimpuls-Eingangsanschluß t2 und mit dem Tor und der Quellelektrode eines MIS-Transistors M6 verbunden. Die Ziehelektrode des MIS-Transistors M^ ist ferner an den Verbin-
009819/1692
BAD ORIGINAL
dungspunkt X~ zwischen der Ziehelektrode des MIS-Transistors M6 und der Quel'lelektrode eines MlS-Transistors M^ angeschlossen. Ein Ausgangsanschluß T2 ist mit der Ziehelektrode des MlS-Transistors M. verbunden. Das Tor des MIS-Transistors M. ist ferner an den ersten Taktimpuls-Eingangsanschluß t^ angeschlossen. In diesem Falle sind die MIS-Transistoren M1 bis Mg auf einem gemeinsamen Halbleitersubstrat ausgebildet, der an Masse angeschlossen ist (wenngleich nicht dargestellt).
Ein Taktimpuls CP1 (vgl. Fig.2A) und ein weiterer Taktimpuls CPp (Fig.2B), der dieselbe Periode wie der Taktimpuls CP1 besitzt, jedoch gegenüber diesem eine vorgegebene Phasenverschiebung aufweist, werden zwischen den Anschlüssen t1 bzw. tp und dem Substrat (Masse) zugeführt. Die Kreise, die aus den MIS-Transistoren M ,Mg und M. bestehen, unterscheiden sich im zugeführten Taktimpuls von den Kreisen, die durch die MIS-Transistoren M1,M2 und M, gebildet werden, entsprechen diesen jedoch.
Es sei angenommen, daß dem EingangsanSchluß T1 ein Eingangsimpuls S1 (Fig.2C) zugeführt wird, der synchron mit dem Taktimpuls CP1 ansteigt und abfällt. Bei der folgenden Beschreibung wird eine positive Logik verwendet; ein höheres Niveau von zwei Werten wird somit als Wert "1" und ein niedrigeres Niveau als Wert "0" bezeichnet.
Führt man den Eingangsimpuls S1 dem Toranschluß T1. des Transistors M1 zu, so ist der Transistor M1 während einer Periode des Wertes »1» des Eingangsimpulses S1 eingeschaltet (leitend) und während einer Periode des Wertes "0" ausgeschaltet (nichtleitend)« Bei Zuführung des Taktimpulses CP1 zum Tor des Transistors M2 wird dieser Transistor M2 während der Dauer des Impulses CP1 eingeschaltet; da der Impuls CP1 der Quellelektrode des Transistors M2
009819/1692
ORIGINAL
zugeführt wird, wird die Streukapazität zwischen dem Punkt X1 auf der Ziehelektrodenseite des Transistors M2 und dem Substrat, die Leitung für den Taktimpuls, aufgeladen, wodurch am Punkt X1 während der Dauer des Impulses CP1 ein Ausgangssignal des Wertes "1" erzeugt wird. Klingt der Impuls CP1 ab, so geht der Transistor M2 in seinen nichtleitenden Zustand über; ist der Transistor M1 leitend, so wird die am Punkt X1 gespeicherte Ladung, das heißt das Ausgangssignal des Wertes "1" über den Transistor M1 entladen; so daß am Punkt X1 ein Ausgangssignal des Wertes 11O" entsteht. Ist der Transistor M1 im ausgeschalteten Zustand, so bleibt das Ausgangssignal des wertes "1" am Punkt X1 unverändert. Am Punkt X1 wird somit auf Grund des Eingangsimpulses S1 am Anschluß T1 ein Ausgangssignal S2 (Fig.2D) erzeugt.
Bei Zuführung des Taktimpulses CPo zum Tor des Transistors M- wird dieser Transistor während der Impulsdauer des Impulses CP2 eingeschaltet, wobei während dieser Zeitdauer am Punkt X1 der Wert "O" vorhanden ist. Wenn daher der Transistor M1 eingeschaltet ist, wenn der Wert am Punkt X2 auf der Seite der Ziehelektrode des Transistors M, gleich "1" ist, wird demgemäß die Ladung im Punkt X2 über die Transistoren M1 und M, entladen und bringt damit das Niveau am Punkt X2 herunter auf "O" und hält es unverändert. Ist das Niveau am Punkt X1 gleich "1" und demgemäß der Transistor M1 im ausgeschalteten Zustand, so wird die Streukapazität am Punkt X2 durch die Ladung im Punkt X1 auf den Wert "1" aufgeladen; hat sich der Taktimpuls CP2 auf den Wert "O" verringert, so daß der Transistor'M2 ausgeschaltet ist, so ist der Zustand am Punkt X2 gespeichert; es .wird daher am Punkt X2 ein AusgangsImpuls S, (Fig.2E) bei dem Ausgangsimpuls S2 am Punkt X1 erzeugt. Es ergibt sich also ein Signal, das um eine halbe Periode gegenüber dem Eingangssignal S1 verzögert ist. Vorstehend
009619/1692
BAD ORIGINAL
wurde das Grundprinzip des erfindungsgemäßen logischen Kreises erläutert.
Der am Punkt X2 erzeugte Ausgangsimpuls S, wird dem Tor des Transistors Mc zugeführt und hält diesen Transistor in der Periode des Wertes "1" des Impulses S, eingeschaltet und in der Periode des Wertes "0" des Impulses ausgeschaltet. Der Taktimpuls CP2 wird dem Tor des Transistors Mg zugeführt und schaltet ihn in der Impulsdauer des Impulses CP2 ein; der Impuls CP2 gelangt zur Quellelektrode des Transistors Mg und erzeugt ein Ausgangssignal des Wertes' "1" am Punkt X, auf der Seite der Ziehelektrode des Transistors Mg während der Impulsdauer des Impulses CP2. Nach der Dauer des Impulses CP*> wird der Transistor Mg ausgeschaltet; ist der Transistor Mc leitend, so wird .die Ladung am Punkt X,, das Ausgangssignal des Wertes "1" über den Transistor M,- entladen, so daß am Punkt χ, ein Ausgangssignal des Wertes "0" entsteht. Ist der Transistor Μς-ausgeschaltet, so bleibt das Ausgangssignal des Wertes "1" am Punkt X, unverändert. Es ergibt sich somit am Punkt X, ein Ausgangsimpuls S, (Pig.2F) bei einem Ausgangsimpuls S, am Punkt X2. ·
Unter solchen Verhältnissen wird der Impuls CP1 dem Tor des Transistors M. zugeführt und macht ihn während der Dauer des Impulses CP1 leitend. Ist am Punkt χ, ein Ausgangsimpuls "1" vorhanden, während der Transistor M. leitend ist, so ergibt sich ein Ausgangsimpuls "1" auf der Seite der Ziehelektrode des Transistors M. und demgemäß am Ausgangsanschluß T2. Ist am Tunkt X, ein Ausgangsimpuls "0" vorhanden, so entsteht am Ausgangsanschluß T2 ein Ausgangssignal des Wertes "0". Man erhält somit am Ausgangsanschluß T2 einen Ausgangsimpuls S5 (Fig.2G) bei einem Ausgangsimpuls S. am Punkt X,.
Bei Zuführung des Eingangs impulses S1 (Fig.2c) zum Eingangsanschluß T1 wird am Aus gang sar.schluß T2 ein Aus-
009819/1692
gangsimpuls S5 (Pig.2G) erzeugt. Ein Vergleich der Impulse S1 und S5 zeigt, daß der Ausgangsimpuls S^ gegenüber dem Eingangsimpuls S1 um eine Periode des Taktimpulses, das heißt um ein Zeitbit, verzögert ist.
Man erkennt somit, daß die in Fig.1 dargestellte Schaltung als ein Verzögerungsmult!vibrator wirkt.
Wie aus der Beschreibung hervorgeht, arbeiten die MlS-Transistoren M1 bis Mg mit dem Taktimpuls als Stromquelle; die Transistoren werden zu keinem Zeitpunkt von außen mit Leistung versorgt; es fließt daher kein ständiger Gleichstrom durch die Transistoren M1 bis Mg. Der Taktimpulsetrom ist ferner ein reiner Ladestrom für die kleine Streukapazität. Der gesamte Leistungsverbrauch der Schaltung ist somit extrem klein.
Da den .Transistoren M1 bis M6 zu keinem Zeitpunkt Leistung zugeführt werden braucht, entfallen eine gesonderte Stromquelle sowie Stromzuleitungen, was den gesamten Aufbau vor allem dann wesentlich vereinfacht, wenn die Transistoren M1 bis Mg, wie zuvor beschrieben, auf einem gemeinsamen Halbleitersubstrat ausgebildet werden. In diesem Falle wird ferner der Halbleitersubstrat an Masse gelegt, so daß gesonderte Leitungen zur Erdung des Halbleitersubstrates für die jeweiligen Transistoren entfallen; dies vereinfacht weiterhin die gesamte Konstruktion.
Da die Transistoren M2 und Mg im nichtleitenden Zustand sind, wenn am Punkte X2 und am Anschluß T2 die Signale "0M herrschen, brauchen die Transistoren M2 und Mg keine so niedrige Steilheit zu besitzen, wie dann, wenn sie als übliche Belastungen dienen, damit das Ausgangssignal 11O" einen ausreichend hohen Stufenwert gegenüber dem Ausgangswert "1" besitzt, so daß das Ausgangsniveau am Punkt X2 und am Anschluß T2 auf "0" zurückgehen. Die
009819/1692
ßAD ORIGINAL
Transistoren M2 und Mg brauchen demgemäß keine größeren Abmessungen als die Transistoren M1 und M, wie im Falle eines logischen Kreises des Verhältnistyps (»ratio type") zu besitzen. Die Erfindung ermöglicht somit die Herstellung integrierter logischer Kreise auf einem Halbleitersubstrat kleiner Abmessungen. Wenn beispielsweise die Transistoren Mp und Mg im Einschaltzustand sind und ein Strom den Punkten X- und X, zu der Zeit zugeführt werden kann, in der die Ausgangswerte am Punkt Xp und am Anschluß Tp gleich "0" sind, so kann das Ausgangssignal "0" nur dann hinreichend unterschieden vom Ausgangsniveau "1" sein, wenn die Steilheit der Transistoren M2 und Mg ausreichend verringert oder di£ der Transistoren M- und M, voll vergrössert ist, so daß das Ausgangsniveau an den Punkten Xp und am Anschluß T2 auf "0" kommt. Da die Transistoren M2 und· Mg keine niedrige Steilheit besitzen müssen, kann man die Anstiegszeit der Impulse S2 und S. voll verkürzen, wenn die Transistoren M2 und Mg im Einschaltzustand sind; dadurch steigert man die Taktimpulsfrequenz und ermöglicht eine Betriebsweise des integrierten logischen Kreises mit hoher Arbeitsgeschwindigkeit. Selbst wenn die Impulsbreite des Taktimpulses vergrößert wird, fließt nur ein Strom, der ausreicht, um eine kleine Streukapazität des Kreises aufzuladen und zu speichern; man braucht daher nicht einen Taktimpuls von kleiner Impulsbreite im Hinblick auf eine Vergrößerung des Leistungsverbrauches durch Verbreiterung der Impulsbreite.
Bei dem zuvor erläuterten Ausführungsbeispiel entspricht die Periode des Taktimpulses CP2 der des Taktimpulses CP1. Selbst wenn jedoch ein Taktimpuls CP2* (Fig.2Bf) verwendet wird, der mit dem Impuls CP2 (Fig.2B) synchron ist, jedoch in Intervallen eines Vielfachen der Periode des Impulses CP2 erzeugt wird, ergeben sich die Ausgangsimpulse S2>S5 und S. an den Punkten X1, X2 und X, wie in den Fig,2D,2E' und 2F1 gegenüber dem Eingangsimpuls S1 (Fig.2C); am Aus-
009819/1692
gangsanschluß T2 entsteht somit ein Ausgangs impuls S,-(Fig.2G').
An Hand von Fig.3 sei die Erfindung in ihrer Anwendung auf einem anderen Verzögerungs-Multivibratorkreis erläutert; gleiche Elemente sind hierbei mit denselben Bezugszeichen wie in Fig.1 bezeichnet. Die Ziehelektrode eines MIS-Transistors M7 ist mit dem Tor eines Mis-Transistors M1 verbunden, dessen Tor an die Quellelektrode des Transistors M1 angeschlossen ist. Ein Eingangsanschluß T1 ist mit der Quellelektrode des Transistors M verbunden. In diesem Falle bildet der MIS-Transistor M1 einen kombinatorischen Kreis A ohne Speisespannungsanschluß und ohne Eingangsanschluß für einen Taktimpuls. Die Ziehelektroden der MIS-Transistoren M1 und M2 sind miteinander verbunden und an die Quellelektrode eines MIS-Transistors M, angeschlossen. Die Quellelektrode des Transistors M1 sowie die Quellelektrode und das Tor des Transistors M2 sind miteinander verbunden und mit einem ersten Taktimpuls-Eingangsanschluß t1 verbunden. Das Tor des Transistors M^, die Quellelektrode eines MIS-Transistors Mp- sowie die Quellelektrode und das Tor eines MIS-Transistors Mg sind miteinander verbunden und an einen zweiten Taktimpuls-Eingangsanschluß t2 angeschlossen. Die Ziehelektrode des Transistors M, ist ferner mit dem Tor des Transistors Mc verbunden; die Ziehelektroden der Transistoren M1- und M,-
0 b
sind miteinander verbunden und an einen Signalausgangsanschluß T2 angeschlossen. In diesem Falle sind die MIS-Transistoren M1,M2,M,,Hr,Mg und M7 auf einem gemeinsamen, an Masse angeschlossenen Halbleitersubstrat ausgebildet.
Der Anschluß t,. wird mit einem Taktimpuls CP1 (Fig.4A) und der Anschluß t2 mit einem Taktimpuls CP2 (Fig.2B) gespeist. Die folgende Beschreibung beruht auf der Annahme, daß der Signaleingangsanschluß T1 mit einem Eingangsimpuls S1 1 (Fig.4C) versorgt wird, der mit dem Taktimpuls c?2 in der an Hand von Fig.1 erläuterten weise synchronisiert ist. 009819/1692
BAD ORIGINAL·
In einem solchen Falle wird der Taktimpuls CP1 dem Tor des Transistors M7 zugeführt und macht diesen Transistor während der Dauer des Impulses CP1 leitend. Ist das Niveau des dem Eingangsanschluß T1 zugeführten Signales S1 1 gleich "0", so wird das Ausgangsniveau am Punkt X' auf der Ziehseite des Transistors M7 gleich "0"; ist das Niveau des Signales S1 1 gleich "1", so wird das Niveau des Ausgangssignales am Punkt X1 1 gleich "1". Das Niveau des Taktimpulses CP1 wird dann "0", wodurch der Transistor M7 gesperrt wird und eine speicherung des Zustandes des Punktes X1 1 erfolgt. Am Punkt X1 1 ergibt sich somit bei einem Signal S1 1 ein Ausgangsimpuls S2' (Fig.4D).
Das Impulssignal S2 1 wird dem Tor des Transistors M-zugeführt, so daß der Transistor M1 leitend wird, während der Impuls S2 1 den Wert "1" besitzt. Der Transistor wird dagegen im nichtleitenden Zustand gehalten, wenn sich der Impuls S2 1 auf dem Niveau "0" befindet. Der dem Tor und der Quellelektrode des Transistors M2 zugeführte Taktimpuls CP1 macht diesen Transistor leitend; die durch den Strom des Taktimpulses CP1 mitgeführte Ladung erzeugt am Punkt X2 1 auf der Ziehseite des Transistors M2 ein Ausgangssignal "1M während der Dauer des Impulses CP1. Beim Wegfall des Impulses CP1 wird der Transistor gesperrt. Bleibt der Transistor M1 eingeschaltet, so wird die Ladung im Punkt X2', in welchem das Ausgangssignal sich auf dem Niveau "1" befand, über den Transistor M1 entladen, so daß am Punkt X2 1 ein Ausgangssignal "0" entsteht. Ist der Tran sistor M1 nichtleitend, so bleibt das Ausgangssignal des Wertes "1" im Punkt X2 1 unverändert. Es entsteht somit am Punkt X2 1 ein Ausgangssignal S-*' (Fig.4E) bei dem Signal
Der Taktimpulß CPg wird ferner dem Tor des Transistors M, zugeführt und hält ihn während der Dauer des Impulses
CP im eingeschalteten Zustand; in dieser Zeit ist das Aus
009819/1692
BAD
gangssignal am Punkt X2 1 auf dem Wert "0". Wenn daher der Transistor M1 im leitenden Zustand ist, wenn sich das Ausgangssignal am Punkt X,1 auf der Ziehseite des Transistors M, auf dem Wert "1" befindet, wird die Ladung des Punktes X,' über die Transistoren M1 und M2 entladen, so daß das Signal am Punkt X,1 auf den Wert "0" absinkt; ist das Signal im Punkt X,1 auf dem Niveau »0», so bleibt es unverändert. Ist das Signal am Punkt X2 1 auf dem Wert "1" und der Transistor M1 demgemäß im gesperrten Zustand, so wird das signal im Punkt X,1 durch die Ladung im Punkt X2 1 auf den Wert "1" gebracht; der Wert des Taktimpulses CP2 wird auf "0" abgesenkt, so daß der Transistor M, gesperrt und der Zustand im Punkt X,1 gespeichert wird. Ein Ausgangsimpuls S^1 (Fig.4F) wird infolgedessen am Punkte X,1 bei einem Ausgangsimpuls S,1 erzeugt.
Der resultierende Ausgangsimpuls S.1 wird dem Tor des Transistors M,- zugeführt, so daß dieser Transistor leitend ist, wenn der Impuls S.1 das Niveau "1" besitzt, während der Transistor Mc gesperrt ist, wenn sich der Impuls S.' auf dem Niveau "0" befindet. Währenddessen wird der Taktimpuls CP2 dem Tor des Transistors Mg zugeführt, macht diesen Transistor leitend und hält ihn während der Dauer des Impulses CP2 im eingeschalteten Zustand. Gleichzeitig wirdder Impuls CP0 der Quellelektrode des Transistors M^ zugeführt, so daß ein Ausgangssignal des Wertes "1" während der Dauer des Impulses CP2 an einem Funkt auf der Ziehelektrodenseite des Transistors Mg erzeugt wird, das heißt am Ausgangsanschluß T2, durch den Strom des Taktimpulses CP2, der durch den Transistor Mg fließt. Nach der Dauer des Impulses CP2 wird der Transistor Mg gesperrt; ist der Transistor Mc im eingeschalteten Zustand, so wird die Ladung am Anschluß T2, die ein Ausgangssignal· des Wertes "1" ist, über den Transistor M5 entladen, so daß sich am Anschluß T2 ein Ausgangssignal des Wertes "0" ergibt. Ist der Transistor M5 im gesperrten Zustand, so bleibt
009819/1692
BAD ORIGINAL
das Ausgangssignal des wertes "O" am Anschluß T2 unverändert. Es wird infolgedessen ein Ausgangsimpuls S^' (Pig.4G) am Anschluß T2 bei einem Ausgangsimpuls S^' am Punkt X,' erzeugt.
Wenn also der Eingangsimpuls S1' (Pig.4C) dem Eingangsanschluß T1 zugeführt wird, ergibt sich ein Ausgangsimpuls Sc' (Fig.4G) am Ausgangsanschluß T2. Der Ausgangsimpuls Sc1 wird somit gegenüber dem Eingangsimpuls S1 1 um ein Zeitbit verzögert (wie an Hand der Pig.1 und 2 erläutert). Die Schaltung der Fig.3 wirkt somit als Verzögerungs-Multivibratorkreis.
Es versteht sich, daß die gleichen Punktionen und Vorteile mit der Schaltung der Fig.3 wie mit der Anordnung gemäß pig.1 erzielt werden.
Die obige Beschreibung beruhte auf der Annahme, daß die Periode des Taktimpulses CP1 der des Taktimpulses CP? entspricht. Wenn jedoch ein Taktimpuls CP^ (Pig.4A!) verwendet wird, der mit dem Impuls GP1 (Pig.4A) synchronisiert ist, jedoch in Intervallen eines Mehrfachen der Periode des Impulses CP1 erzeugt wird, so ergeben sich an den Punkten X1',X2' und X-' die Ausgangs impulse S2',S,1 und S.' (vgl. Pig.4D',4E',4F') bei einem Eingangsimpuls S1' (Fig.4C) so daß am Ausgangsanschluß T2 ein Ausgangsimpuls S1-1 (Pig.4G>) erzeugt wird.
An Hand von Fig.5 sei die Anwendung der Erfindung auf einen in der Einstellung vorgespannten Multivibratorkreis erläutert, bei dem die MIS-Transistoren P-Typ-Verstärkungs-Feldeffekttransistoren mit isoliertem Tor sind und gleiche Elemente wie in Pig.1 mit denselben Bezugszeichen gekennzeichnet sind. Ein Rückstellsignal-Eingangsanschluß R ist mit dem Tor eines MIS-Tranaistors M1 verbunden, der'
009819/1692
einen Kombinationskreis A bildet, der weder einen Stromquellenanschluß, noch einen Taktimpuls-Eingangsanschluß aufweist; die Quellelektrode des Transistors M1 ist mit dem Tor und der Quellelektrode eines MlS-Transistors KLp verbunden. Das Tor und die Quellelektrode des Transistors Mp.sind miteinander verbunden; der Verbindungspunkt ist an einen ersten Taktimpuls-Eingangsanschluß t. angeschlossen. Die Ziehelektrode des Transistors M1 ist an den Verbindungspunkt Y1 der Ziehelektrode des Transistors Mp mit der Quellelektrode eines MlS-Transistors M5 angeschlossen. . Das Tor des Transistors M^ ist mit einem zweiten Taktim-™ puls-Eingangsanschluß t2 verbunden. Die Ziehelektrode des Transistors M, ist an das Tor eines MlS-Transistors MQ angeschlossen, dessen Quellelektrode mit der Ziehelektrode eines MIS-Transistors Mq verbunden ist. Dessen Quellelektrode ist ihrerseits an den zweiten Taktimpuls-Eingangsanschluß ±2 angeschlossen. Die Ziehelektrode des Transistors Mg ist ferner an den Verbindungspunkt Y~ der Quellelektrode eines MIS-Transistors M10 mit der Ziehelektrode eines MIS-Transistors M11 angeschlossen; das Tor und die Quellelektrode dieses Transistors sind mit dem zweiten Taktimpuls-Eingangsanschluß tp verbunden. Der Verbindungspunkt der Ziehelektrode des Transistors MQ mit der des Transistors M11 ist an die Ziehelektrode eines MIS-Transistors M12 angeschlossen, deren Quellelektrode ihrerseits mit dem zweiten Taktimpuls-Eingangsanschluß tp verbunden ist, während das Tor dieses Transistors an einen Einstellsignal-Eingangsanschluß S angeschlossen ist. Das Tor des Transistors M1Q ist mit dem erster. Taktimpuls-Eingangsanschluß t1 verbunden, die Ziehelektrode des Transistors M1n ist mit dem Tor eines Mis-Transistors M1 ~ verbunden, dessen Ziehelektrode an den Verbindungspunkt Y5 der Ziehelektrode 'eines MIS-Transistors M14 mit der Quellelektrode eines MIS-Transistors M11- angeschlossen ist. Die Quellelektrode des Transistors M1, und das Tor sowie die Quell-
009819/1692 bad original
elektrode des Transistors M14 sind mit dem ersten Taktimpuls-Eingang sanschluß t1 verbunden. Das Tor des Transistors M,c ist an den zweiten Taktimpuls-Eingangsanschluß Ip
t« angeschlossen; seine Ziehelektrode ist mit einem Ausgangsanschluß T2 und mit dem Tor des Transistors Mg verbunden. Auch in diesem Falle sind die Mis-Transistoren M1 bis M, und M8 bis M-c auf einem gemeinsamen, an Masse gelegten Halbleitersubstrat ausgebildet. Ein Kreis A", bestehend aus den miteinander verbundenen MlS-Transistoren Mq,Mq und M12, sowie ein Kreis A"1 bestehend aus dem MIS-Transistor M..·», sind ebenso wie der erwähnte Kreis A Kombinationskreise, die weder einen Stromquellenanschluß, noch Taktimpuls-Eingangsanschlüsse aufweisen. Die Transistoren M11 und M1J entsprechen dem Transistor M2 und die Transistoren M10 und M.c dem Transistor M,. «Ο ip 3
Ein Taktimpuls CP1 (vgl. Pig.6A) wird dem ersten Taktimpuls-Eingangsanschluß t1 und ein Taktimpuls CP2 (Fig.6B) dem zweiten Taktimpuls-Eingangsanschluß t2 zugeführt. Beim Ausfilhrungebeispiel der Fig.1 wurde die Verwendung von P-Typ-Verstärkungs-Feldeffekttransistoren mit isoliertem Tor (wie MlS-Transistoren) angenommen. Wird die Polarität der Spannung des" Taktimpulses umgekehrt, so können auch N-Typ-Feldeffekttransistoren mit isoliertem Tor benutzt werdeji. Bei der folgenden Beschreibung wird eine negative Logik verwendet} ein höheres Niveau von zwei werten wird somit als Wert "0" und ein niedrigeres Niveau als Wert "1" bezeichnet.
Im Folgenden wird die Wirkungsweise des vorstehend in seinem Aufbau beschriebenen, in seiner Einstellung vorgespannten Multivibratorkreises erläutert. Es sei angenommen, daß dem Rückstellsignal-Eingangsanschluß R ein Rückstell-Eingangsimpula RQ (Fig.6C) zugeführt wird, der synchron mit einem Taktimpuls CP1 ist; es sei ferner angenommen, daß der Einstellsignal-Eingangsanschluß S mit einem
009819/1692
Einstell-Eingangsimpuls Sn (Pig.6D) versorgt wird, der synchron mit einem Taktimpuls CPp liegt.
Der Rückstellimpuls Rn gelangt zum Tor des Transistors M1, wodurch der Transistor M1 im Einschaltzustand gehalten wird, während sich der Rückstellimpuls RQ auf dem Wert "1" befindet; der Transistor wird dagegen im gesperrten Zustand gehalten, wenn der Impuls Rn den Wert 11O" besitzt.
Währenddessen wird der Taktimpuls CP1 dem Tor des Transistors Mp zugeführt, wodurch dieser Transistor während der Dauer des Impulses CP1 im leitenden Zustand gehalten wird. ψ Gleichzeitig gelangt der Impuls CP1 an die Quellelektrode des Transistors Mp, so daß während der Dauer des Impulses CP1 ein Ausgangssignal des Wertes "1" am Punkt Y1 auf der Ziehelektrodenseite des Transistors Mp durch den Strom des Taktimpulses CP1 erzeugt wird, der durch den Transistor Mp fließt. Fällt der Impuls CP1 weg, so wird der Transistor Mp gesperrt; wenn in diesem Falle der Transistor M1 leitend ist, so wird die Ladung im Punkt Y1, wo das Ausgangssignal den Wert "1" besaß, über den Transistor M1 entladen, so daß das Ausgangssignal am Punkt Y. auf den Wert "0" zurückgeht. Ist der Transistor M1 im ausgeschalteten Zustand, so bleibt das Ausgangssignal im Punkt Y1 auf dem Wert "1". Es entsteht somit ein Impuls Rn., (Fig.6E) am Punkt Y. bei dem RUckstellimpuls Rn am Anschluß R.
Währenddessen wird der zweite Taktimpuls CP2 dera T°r des Transistors Mp zugeführt, wodurch der Transistor M2 während der Dauer des Impulses CP1 leitend gehalten wird, während der das Ausgangsniveau im Punkt Y2 auf dem Wert "0" bleibt. Ist daher der Transistor M. im leitenden Zustand, so wird die Ladung des Niveaus "1" am Punkt Y2 auf der Ziehelektrodenseite des Transistors M, über die Transistoren M^ und Mp entladen, so daß sich das Ausgangsniveau am Punkt Y2 auf "0" verringert. Ist das Ausgangsniveau im Punkt Y2 gleich "0", so bleibt es unverändert.
009819/1692
BAD
Ist das Ausgangsniveau im Punkt Y1 gleich "1" und demgemäß der Transistor M1 -Im gesperrten Zustand, so wird das Ausgangsniveau im Punkte Y2 durch die Ladung im Punkt Y1 auf den Wert "1" gebracht; fällt der Taktimpuls CP1 weg, so daß der Transistor M, in den Sperrzustand übergeht, so wird der Zustand im Punkt Y2 gespeichert. Es entsteht somit ein Impuls R02 (Fig.6F) am Punkt Y2 bei einem Impuls RQ1 am Punkt Y1.
Der Einstellimpuls SQ wird ferner dem Tor des Transistors M12 zugeführt, so daß dieser Transistor leitend gehalten wird, während der Einstellimpuls SQ den Wert "1" besitzt; der Transistor M12 wird dagegen gesperrt gehalten, wenn sich der Einstellimpuls SQ auf dem Wert "0" befindet. Währenddessen wird der Taktimpuls CP2 dem Tor des Transistors M11 zugeführt, wodurch dieser Transistor im leitenden Zustand gehalten wird, während der Taktimpuls CP2 vorhanden ist; gleichzeitig gelangt der Taktimpuls CP2 zur Quellelektrode des Transistors M11, so daß ein Ausgangs signal des V/ertes "1" in der Impulsdauer des Impulses CP2 am Punkte Y, auf der Ziehelektrodenseite'des Transistors M11 durch den hindurchfließenden Strom des Impulses CP2 erzeugt wird. Fällt der Taktimpuls CP2 weg, so wird der Transistor M11 gesperrt; ist der Transistor M12 leitend, so wird die ladung im Punkte Y~ über den Transistor M12 entladen, so daß sich am Punkt Y, ein Ausgangssignal des Niveaus "0" einstellt. Das Ausgangssignal am Punkt Y, wird durch das am Punkt Y2 beeinflußt. Wenn nämlich am Punkt Y2 das Ausgangesignal des Wertes "1" erzeugt wird, so daß der Transistor MQ leitend wird, und wenn am Ausgangsanschluß T2 ein Ausgangssignal des Wertes »1» abgenommen wird, so daß der Transistor Mq leitend wird, so wird die Ladung am Punkt Y, über die Transistoren MQ und Mg entladen, so daß sich am Punkt Y, ein Ausgangssignal des v/ertes "0" einstellt. Wenn einer der beiden Transisto-
009819/1692
ren M8 oder Mq oder beide im gesperrten Zustand sind und der Transistor M12 gleichfalls gesperrt ist, so bleibt das Ausgangssignal des Wertes "1" im Punkt Y, unverändert. Infolgedessen ergibt sich ein Impuls Sq1 (Fig.6Gr) am Punkt Y, bei einem Einstellimpuls Sq am Anschluß S, dem Impuls Rq2 am Punkt Y2 und dem Signal am Ausgangsanschluß Tp.
Der erste Taktimpuls CP1 wird dem Tor des Transistors M10 zugeführt, so daß dieser Transistor M10 leitend ist, während der Taktimpuls CP1 vorhanden ist. Ist in einem solchen Falle das Ausgangsniveau des Punktes Y, auf "0", das heißt ist der Transistor M12 leitend oder sind beide Transistoren Mg und MQ leitend und ist das Ausgangsniveau im Punkt Y- auf der Ziehelek.trodenseite des Transistors M10 gleich "1", so wird die Ladung im Punkt Y. über die Transistoren M12 und M10 oder M^,Mg und M10 entladen, so daß das Ausgangsniveau im Punkt Y. auf "0" zurückgeht. Ist das Ausgangsniveau im Punkt Y. gleich "0", so bleibt es unverändert. Ist das Ausgangsniveau im Punkt Y~ gleich 1M", so wird das Ausgangsniveau im Punkt Y- durch die Ladung im Punkt Y, auf "1" angehoben; wenn das Niveau des Taktimpulses CP1 "0" wird, so daß der Transistor M10 gesperrt wird, wird der Zustand im Punkt Y. gespeichert. Es entsteht somit ein Impuls SQ2 (Fig.6H) am Punkt Y. bei einem Impuls S01 am Punkt Y,.
Der so im Punkt Y. erzeugte Impuls S02 wird dem Tor des Transistors M1, zugeführt; dadurch wird der Transistor M1, im leitenden Zustand gehalten, während der Impuls SQ2 auf dem Wert "1" bleibt; der Transistor M15 wird nichtleitend, wenn der Impuls Sq2 den Wert "0" besitzt. Währenddessen wird der Taktimpuls CP1 dem Tor des Transistors M1 χ zugeführt und macht diesen Transistor während der Dauer des Impulses CP1 leitend; gleichzeitig wird der Impuls CP1 der Quellelektrode des Transistors M1- zugeführt,
009819/1692
BAD ORIGINAL
durch den der Strom des Impulses CP1 fließt, so daß im Punkt ▼,- auf der Ziehelektrodenseite des Transistors M1, ein Ausgangssignal des Wertes "i" während der Impulsdauer des Impulses CP- entsteht. Fällt der Impuls CP1 weg, so wird der Transistor M14 gesperrt; ist in diesem Falle der Transistor M1, leitend, so entlädt sich die Ladung des Punktes Y,- über den Transistor M1-, so daß am Punkt Y^ ein Ausgangesignal des Wertes "0" entsteht; ist der1 Transistor M1, dagegen gesperrt, so bleibt das Ausgangesignal des Wertes "1" im Punkt Yc unverändert. Es wird somit am Punkt Y5 ein Impuls SQ, (Fig.61) bei einem Impuls $Q2 am Punkt Ύ. erzeugt.
Unter solchen Umständen wird der Impuls CPp dem Tor des Transistors M15 zugeführt, wodurch dieser Transistor während der Dauer des Impulses CPp leitend gehalten wird. Wenn während der Leitfähigkeit des Transistors M1 ^ das Niveau des Ausgangs impulses im Punkt Y1- gleich "1" ist, ergibt sich auf der Ziehelektrodenseite des Transistors M1C ein Ausgangssignal des Wertes "1" und demgemäß auch am Ausgangsanschluß T2* Ist der Wert des Ausgangssignales am Punkt Yc gleich 41O", so ergibt sich am Ausgangsanschluß Tp ein Ausgangssignal des Wertes "0". Man erhält somit einen Ausgangs impuls SQ4 (Fig.6J) am Ausgangsanschluß Tp hei einem Ausgangsimpuls Sq, am Punkt Yc.
Wird da-s Einstellsignal Sq dem Einstells'ignal-Eingangsanschluß S früher als das Rucksteilsignal RQ zugeführt, so beginnt der Kultivibratorkreis natürlich mit dem Einstellsignal S0 zn arbeiten; selbst wenn jedoch das Rückstellsignal Rq dem Rückstellsignal-Eingangsanschluß R um 1/2 Zeitbit früher als das Einstellsignal Sq zugeführt wird (vgl. Fig,6C und 6D), ergibt sich das Signal S04 (Fig.6J) am Ausgangsanschluß T2. Man erkennt somit, daß man mit dom in der Einstellung vorgespannten Multivibratorkreis der Fig.5 dieselbe Betriebsweise und die gleichen Vorteile wie bei
009819/1692
Pig.1 erzielt.
Die kombinatorischen Kreise A,A1,A" und A"1, die aus MlS-Transistoren ohne jede Speisespannungsquelle und ohne Eingangsanschluß für Taktimpulszufuhr bestehen, können durch einen ODER-Kreis ersetzt werden, der aus einer Anzahl von MlS-Transistoren besteht, die wie in Fig.7A veranschaulicht parallel geschaltet sind, ferner durch einen UND-Kreis·, der aus einer Anzahl von MIS-Transistoren besteht, die gemäß Fig.7B in Reihe geschaltet sind, ode.r durch einen Brückenkreis, der aus MlS-Transistoren gemäß Fig.7C besteht. Man kann ferner auch die Schaltungen der Fig.7A,7B und 7c in Kombination benutzen. In Fig.7 bezeichnen die Bezugszeichen I1 bis I^ die Signaleingangsanschlüsse und die Bezugszeichen tQ und t~ ' die Signalausgangsanschlüsse.
Vorzugsweise sind Kapazitäten C,C,C" und C"! zwischen die Tore und die Quellelektroden der MlS-Transistoren M-, M.,M..Q,M..c und M7 geschaltet (vgl. die gestrichelten Elemente in den Fig. 1,3 und !>). Bei Verwendung dieser Kapazitäten werden die Ouellelektrodenseiten der MlS-Transistoren M,,M4,M10»M-|5 und ^7 kapazitiv durch den Taktimpuls erregt; wenn die Kombinationskreise A,a',A" und A"1 im gesperrten Zustand sind oder wenn der Signalwert am Eingangsanschluß T1 der Fig.3 gleich "1" ist, wird das Niveau "1" der Ausgänge an den Quellelektrodenseiten der MIS-Transistoren M,,M.,M10,M15 und M7 noch weiter als bei den vorhergehenden Ausführungsbeispielen vergrößert; die Ausgangssignale werden an den Ausgangsseiten als Ladespannungen an den Punkten auf den Ziehelektrodenseiten der Transistoren M.,,M, ,M1Q,M15 und M7 abgenommen.
Bei jeder Schaltung der Fig.1,3 und 5 können die Quell- und Ziehelektroden jedes MIS-Transistors ausge-
009819/1692
BAD
19S3478
wechselt werden; auch dies führt zu genau den gleichen Betriebsverhältnissen wie oben angenommen.
009819/1692

Claims (5)

  1. Patentansprüche
    Integrierter logischer Kreis, dadurch gekennzeichnet , daß ein Kombinationskreis mit einem Eingangsanschluß und zwei Ausgangsanschlüssen, "bestehend aus wenigstens einem Feldeffekttransistor, vorgesehen ist, ferner zwei Feldeffekttransistoren mit einer Torelektrode, einer Quellelektrode und einer Ziehelektrode, wobei der Quellelektroden-Ziehelektroden-Kreis des ersten Feldeffekttransistors und die Ausgangsanschlüsse des Kombinationskreises parallel geschaltet sind, wobei ferner die Torelektrode des ersten Feldeffekttransistors mit einem der Ausgangsanschlüsse des Kombinationskreises verbunden ist und einer der Quellelektroden-Ziehelektroden-Kreise des zweiten Feldeffekttransistors an den anderen Ausgangsanschluß des Kombinationskreises angeschlossen ist, wobei der andere Quellelektroden-Ziehelektroden-Kreis des zweiten Feldeffekttransistors mit einem Ausgangsanschluß verbunden ist, daß ferner eine Einrichtung zur Zuführung eines ersten Taktimpulses zum Tor des ersten Feldeffekttransistors vorhanden ist sowie eine Einrichtung zur Zuführung eines zweiten Taktimpulses zum Tor des zweiten Feldeffekttransistors.
  2. 2.) Integrierter logischer Kreis nach Anspruch 1, dadurch gekennzeichnet» daß der erste und der zweite Taktimpuls dem ersten und dem zweiten Feldeffekttransistor so zugeführt werden, daß sie nicht gleichzeitig leitend gemacht werden.
    » ■
  3. 3.) Integrierter logischer Kreis nach Anspruch 1, dadurch gekennzeichnet^ daß ein Kondensator zwischen einen der Ausgangsanschlüsse des Kombinationskreises und die Tor-
    009819/1692
    BAD ORIGiNAk
    elektrode des zweiten Feldeffekttransistors geschaltet ist.
  4. 4.) Integrierter logischer Kreis nach Anspruch 1, dadurch gekennzeichnet, daß der Kombinationskreis und der erste sowie zweite Transistor auf demselben Halbleitersubstrat ausgebildet sind und der Substrat an Masse angeschlossen ist.
  5. 5.) Integrierter logischer Kreis nach Ansprucii 1, dadurch gekennzeichnet, daß der Kombinationskreis aus einem UND-Torkreis, einem ODER-Torkreis oder einem aus Feldeffekttransistoren aufgebauten Brückenkreis oder einer Kombination dieser Elemente besteht.
    003819/1692
    Leerseite
DE1953478A 1968-10-23 1969-10-23 Dynamischer Verzögerungskreis Expired DE1953478C3 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP7692168 1968-10-23
JP44060884A JPS492857B1 (de) 1969-07-31 1969-07-31

Publications (3)

Publication Number Publication Date
DE1953478A1 true DE1953478A1 (de) 1970-05-06
DE1953478B2 DE1953478B2 (de) 1979-04-12
DE1953478C3 DE1953478C3 (de) 1979-11-22

Family

ID=26401938

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1953478A Expired DE1953478C3 (de) 1968-10-23 1969-10-23 Dynamischer Verzögerungskreis

Country Status (5)

Country Link
US (1) US3622798A (de)
DE (1) DE1953478C3 (de)
FR (1) FR2021406A1 (de)
GB (1) GB1290149A (de)
NL (1) NL158981B (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3912948A (en) * 1971-08-30 1975-10-14 Nat Semiconductor Corp Mos bootstrap inverter circuit
US3714466A (en) * 1971-12-22 1973-01-30 North American Rockwell Clamp circuit for bootstrap field effect transistor
US3755689A (en) * 1971-12-30 1973-08-28 Honeywell Inf Systems Two-phase three-clock mos logic circuits
US4439691A (en) * 1981-12-23 1984-03-27 Bell Telephone Laboratories, Incorporated Non-inverting shift register stage in MOS technology
US5459414A (en) * 1993-05-28 1995-10-17 At&T Corp. Adiabatic dynamic logic
US6069493A (en) * 1997-11-28 2000-05-30 Motorola, Inc. Input circuit and method for protecting the input circuit
JP4968671B2 (ja) * 2006-11-27 2012-07-04 Nltテクノロジー株式会社 半導体回路、走査回路、及びそれを用いた表示装置
CN110648621B (zh) * 2019-10-30 2023-04-18 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路及显示装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3524077A (en) * 1968-02-28 1970-08-11 Rca Corp Translating information with multi-phase clock signals

Also Published As

Publication number Publication date
NL6915979A (de) 1970-04-27
DE1953478B2 (de) 1979-04-12
FR2021406A1 (de) 1970-07-24
US3622798A (en) 1971-11-23
DE1953478C3 (de) 1979-11-22
GB1290149A (de) 1972-09-20
NL158981B (nl) 1978-12-15

Similar Documents

Publication Publication Date Title
DE2544974C3 (de) Schaltkreis zur Realisierung logischer Funktionen
DE2222521C3 (de) N-stufiger Ringzähler
DE3735948A1 (de) Pegelumsetzerschaltung
DE1462952B2 (de) Schaltungsanordnung zur realisierung logischer funktionen
CH620557A5 (de)
DE2252371A1 (de) Schwellwert-verknuepfungsglied
DE2233286A1 (de) Schaltungsanordnung zur datenuebertragung
DE2415098C3 (de) Amplitudendetektorschaltung
DE2825029A1 (de) Datenverriegelungsvorrichtung
DE2802595C2 (de) Schaltungsanordnung mit Feldeffekttransistoren zur Spannungspegelumsetzung
DE3237778A1 (de) Dynamisches schieberegister
DE1953478A1 (de) Integrierter logischer Kreis
DE1956485C3 (de) Schaltungsanordnung für eine bistabile Kippschaltung mit Feldeffekttransistoren
DE3343700C2 (de)
DE2812378A1 (de) Halbleiterschaltung mit mindestens zwei in einem halbleiterkristall vereinigten feldeffekttransistoren
DE2426447C2 (de) Komplementäre Transistorschaltung zur Durchführung boole'scher Verknüpfungen
DE1947937A1 (de) Inverter mit Isolierschicht-Feldeffekttransistoren
DE2539967C2 (de) Logikgrundschaltung
DE1922761A1 (de) Kondensatorspeicher
DE2025857A1 (de) Datenspeicherschaltung in der Form einer zweiphasigen Schieberegisterzelle sehr hoher Arbeitsgeschwindigkeit und geringer Leistungsaufnahme
DE1284521C2 (de) Schaltungsanordnung mit einem mehremitter-transistor
DE2029566C3 (de) Schieberegisterstufenschaltung
DE2705429A1 (de) Festkoerper-abtastschaltung
DE2053744C3 (de) Inverterschaltung
DE3531599C2 (de)

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)