DE3531599C2 - - Google Patents

Info

Publication number
DE3531599C2
DE3531599C2 DE3531599A DE3531599A DE3531599C2 DE 3531599 C2 DE3531599 C2 DE 3531599C2 DE 3531599 A DE3531599 A DE 3531599A DE 3531599 A DE3531599 A DE 3531599A DE 3531599 C2 DE3531599 C2 DE 3531599C2
Authority
DE
Germany
Prior art keywords
transistors
input
circuit
transistor
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE3531599A
Other languages
English (en)
Other versions
DE3531599A1 (de
Inventor
Makoto Itami Hyogo Jp Yamamoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE3531599A1 publication Critical patent/DE3531599A1/de
Application granted granted Critical
Publication of DE3531599C2 publication Critical patent/DE3531599C2/de
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/153Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
    • H03K5/1534Transition or edge detectors

Description

Die Erfindung betrifft eine Impulserzeugungsschaltung, mit mindestens einer Eingangsschaltung und einer Ausgangsschaltung, die jeweils Transistorpaare mit einem Anreicherungs-Typ-Transistor und einem Verarmungs-Typ- Transistor aufweisen.
Eine herkömmliche Schaltung des gleichen grundsätzlichen Typs ist in Fig. 1 dargestellt.
In dieser Figur sind die Transistoren Q₁, Q₃, Q₅, Q₇ und Q₁₀ vom Verarmungs-Typ, während die Transistoren Q₂, Q₄, Q₆, Q₈, Q₉, Q₁₁, Q₁₂ und Q₁₃ vom Anreicherungs-Typ sind. Die Transistoren Q₁ bis Q₆ sind in der Konfiguration eines dreistufigen Inverters, die Transistoren Q₇, Q₈ und Q₉ in einer NOR-Schaltung, die Transistoren Q₁₂ und Q₁₃ in einer NAND-Schaltung und die Transistoren Q₁₀, Q₁₁ und Q₁₂ in einer zweiten NOR-Schaltung angeordnet und angeschlossen.
Im Betrieb, der aus dem Zeitverlauf von Fig. 2 ersichtlich ist, wird das Eingangssignal A verzögert und durch die Inverterschaltung invertiert, die aus den Transistoren Q₁ bis Q₆ zusammengesetzt ist, um ein Signal B zu erzeugen, welches verzögert wird und invertiert in bezug auf das Signal A ist. Durch Bildung der NOR-Verknüpfung der Signale A und B wird ein Impulssignal C erzeugt. Durch Bildung der NAND-Verknüpfung der Signale A und B mittels des NAND-Gatters, welches aus den Transistoren Q₁₂ und Q₁₃ besteht, werden außerdem niedrigverlaufende Impulse im Zeitraum zwischen den Impulsen des Signales C erzeugt. Durch Bildung der NOR-Verknüpfung des Signales C mit dem NAND-Produkt der Signale A und B wird unter Verwendung der Transistoren Q₁₂ und Q₁₃ ein Ausgangssignal D gemäß Fig. 2 erzeugt.
Um die Impulsbreite des Signales D zu ändern, kann die Anzahl der Stufen der Inverterschaltung geändert werden (solange wie eine ungeradzahlige Zahl von Stufen aufrechterhalten wird).
Obwohl die Schaltung von Fig. 1 geeignet ist, um ein Ausgangsimpulssignal der gewünschten Art zu erzeugen, ist sie dennoch nachteilig dahingehend, daß ihre Vervollständigung mehr Transistorelemente und Vorrichtungen erfordert, wie dies erwünscht ist. Daher ist ihr Gesamtleistungsverbrauch höher als gewünscht. Außerdem ist die für die Schaltung erforderliche Chipfläche groß. Ein anderer Nachteil besteht darin, daß das Schaltungs-Layout geändert werden muß, um die Impulsperiode zu ändern.
Aus der DE-PS 31 44 513 ist eine Schaltungsanordnung in MOS-Technik zur Erzeugung eines Nachfolgetaktes aus mindestens einem Setztakt bekannt, wobei diese Schaltungsanordnung aus einer Schaltstufe, einer Verzögerungsstufe und einer Endstufe besteht. Der über einen Schalttransistor der Schaltstufe eingespeiste Setztakt steuert die Verzögerungsstufe und die Endstufe. Die Schaltstufe kann durch die Parallel- oder Serienschaltung weitere Schalttransistoren zu dem ersten Schalttransistor in einfacher Weise zur ODER- bzw. UND-Verknüpfung mehrerer Setztakte ausgebildet werden.
Aus der Zeitschrift "Halbleiter-Schaltungstechnik", Tietze/Schenk, 6. Auflage, 1983, Seiten 83, 84, 94 bis 97 und 216 ist der Aufbau und die Struktur von Anreicherungs- Typ-Transistoren und Verarmungs-Typ-Transistoren bekannt.
Aus der Zeitschrift "Radio, Fernsehen, Elektronik", 31 (1982), Heft 6, Seite 367 ist eine Impulserzeugungsschaltung bekannt, die aus Dioden, Widerständen und Kondensatoren in Form von diskreten Bauelemente aufgebaut ist. Diese Impulserzeugungsschaltung ist dafür ausgebildet, um Impulse an der Vorder- und Rückflanke eines Eingangsimpulses zu erzeugen.
Die der Erfindung zugrunde liegende Aufgabe besteht darin, eine Impulserzeugungsschaltung der angegebenen Gattung zu schaffen, die weniger Transistorelemente in ihrer Vervollständigung erfordert und daher weniger Schaltungsfläche besitzt und einen reduzierten Leistungsverbrauch aufweist und welche die Möglichkeit bietet, mittels eines technologischen Prozeßabschnitts eine Voreinstellung der gewünschten Impulsbreite ohne Layout-Änderungen vornehmen zu können.
Diese Aufgabe wird erfindungsgemäß durch die im Kennzeichnungsteil des Anspruches 1 aufgeführten Merkmale gelöst.
Weitere vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen 2 bis 5.
Im folgenden wird die Erfindung anhand von Ausführungsbeispielen unter Hinweis auf die Zeichnung näher erläutert. Es zeigt
Fig. 1 eine schematische Darstellung einer konventionellen Impulserzeugungsschaltung,
Fig. 2 einen Zeitverlauf zur Beschreibung der Wirkungsweise der Schaltung von Fig. 1,
Fig. 3 eine schematische Schaltung einer Impulserzeugungsschaltung mit Merkmalen nach der vorliegenden Erfindung, und
Fig. 4 einen Zeitverlauf zur Erklärung der Wirkungsweise der Schaltung von Fig. 3.
Anhand der schematischen Darstellung von Fig. 3 wird nun ein bevorzugtes Ausführungsbeispiel einer Impulserzeugungsschaltung der erfindungsgemäßen Art beschrieben.
Diese Schaltung ist aus N-Kanal-Transistoren gebildet, die auf einem Halbleitersubstrat vorgesehen ist. In der Schaltung sind die Transistoren Q₂₀, Q₂₂, Q₂₅ und Q₂₆ vom Anreicherungs-Typ, während die Transistoren Q₂₁, Q₂₃ und Q₂₄ vom Verarmungs-Typ sind. In dieser Schaltung ist das Eingangssignal mit A bezeichnet, während ein invertiertes Signal A ebenfalls geliefert wird.
Die Schaltung gemäß Fig. 3 umfaßt zwei Eingangsschaltungen, eine erste, die aus dem Anreicherungs/Verarmungs- Paar der Transistoren Q₂₀ und Q₂₁ zusammengesetzt ist und die zweite des Anreicherungs/Verarmungs-Paares der Transistoren Q₂₂ und Q₂₃. In der ersten Eingangsschaltung, die aus den Transistoren Q₂₀ und Q₂₁ zusammengesetzt ist, sind die Senken der zwei Transistoren miteinander verbunden, wie dies auch die Quellen sind. Die Senken empfangen das Signal A. Die Gates der Transistoren Q₂₀ und Q₂₁ sind mit dem Quellenverbindungspunkt verbunden, an den ein Signal E erzeugt wird. Die Verbindungen unter den Transistoren Q₂₂ und Q₂₃ der zweiten Eingangsschaltung sind ähnlich, wobei jedoch die Senken das Signal empfangen. In diesem Falle wird ein Signal erzeugt. Eine Ausgangsschaltung ist durch die Transistoren Q₂₄, Q₂₅ und Q₂₆ gebildet. Diese Transistoren sind in einer NOR-Gatterkonfiguration miteinander verbunden, wobei das Ausgangssignal F an einem gemeinsamen Verbindungspunkt erzeugt wird.
Es ist von Wichtigkeit, daß die Kanalwiderstände der Anreicherungs- Typ-Transistoren Q₂₀ und Q₂₂ in dem Ein-Zustand bedeutend geringer sind als die Kanalwiderstände der Transistoren Q₂₁ und Q₂₃ im Ein-Zustand.
Zur Erläuterung des Betriebes sei zunächst auf die erste Eingangsschaltung eingegangen, die aus den Transistoren Q₂₀ und Q₂₁ zusammengefügt ist, wobei das Eingangssignal A sich von L (Niedrigpegel) und H (Hochpegel) ändert. Dabei wird der Anreicherungs-Typ-Transistor Q₂₀ ausgeschaltet und der Verarmungs-Typ-Transistor Q₂₁ eingeschaltet. In diesem Falle wird die Gatekapazität des Transistors Q₂₅ in der Ausgangsschaltung über den relativ hohen Widerstand des Verarmungs-Typ-Transistors Q₂₁ aufgeladen. Wenn auf der anderen Seite das Eingangssignal A sich von H auf L ändert, wird die Gatekapazität des Transistors Q₂₅ über den relativ niedrigen Widerstand des Transistors Q₂₀ entladen, da der Transistor Q₂₀ eingeschaltet ist. Eine ähnliche Wirkung tritt in der zweiten Eingangsschaltung auf, die aus den Transistoren Q₂₂ und Q₂₃ zusammengesetzt ist, wobei die Ein- und Aus-Zustände der Anreicherungs- und Verarmungs-Typ-Transistoren um 180° außer Phase in bezug auf die erste Eingangsschaltung sind.
Weil die genannten Kanalwiderstände der Transistoren Q₂₁ und Q₂₃ bedeutend größer sind als die der Transistoren Q₂₀ und Q₂₂, haben die Quellenverbindungspunkt-Signale E und der entsprechenden Eingangsschaltungen bedeutend geringere Anstiegszeiten als Abfallzeiten, wie dies klar aus Fig. 4 ersichtlich ist. Daher wird bei der ersten Eingangsschaltung die Zeit von der Übergangskante des Eingangssignales A bis zur Schwellwertspannung (angezeigt durch eine gebrochene Linie in Fig. 4) des Transistors Q₂₅ gekreuzt durch das Signal E, welche länger für die Anstiegskantenübergänge des Signales A als für die fallenden Kantenübergänge ist. Das gleiche trifft zu für die zweite Eingangsschaltung in bezug auf die Signale und . Daher bleibt, wie dies aus Fig. 4 zu sehen ist, beim Anstiegskantenübergang des Signales A das Signal E unterhalb der Schwellwertspannung des Transistors Q₂₅, und zwar für eine bestimmte Zeit, nachdem das Signal unter den Schwellwertpegel des Transistors Q₂₆ abgesunken bzw. gefallen ist. Daher wird ein Impuls des Ausgangssignales F zwischen dem Zeitpunkt, bei dem das Signal auf den L-Pegel fällt (welches schnell geschieht), und dem Zeitpunkt, bei dem das Signal E den Schwellwertpegel des Transistors Q₂₅ kreuzt, erzeugt. Ein ähnliches Phänomen tritt beim ansteigenden Flankenübergang des invertierten Eingangssignales auf.
Um die Impulsbreite der Impulse, die durch die Schaltung gemäß Fig. 3 erzeugt werden, zu ändern, ist es bloß ausreichend die Kanalwiderstände der Verarmungs-Typ-Transistoren Q₂₁ und Q₂₃ zu ändern. Das bedeutet, daß es nicht notwendig ist, Transistoren hinzuzufügen oder abzuziehen oder das Schaltungs-Layout zu ändern, um die Impulsbreite des Ausgangssignales zu ändern. Außerdem erfordert die Schaltung von Fig. 3 bedeutend weniger Transistoren als die konventionelle Schaltung von Fig. 1. Daher ist die erforderliche Chipfläche bei der erfindungsgemäßen Schaltung bedeutend verringert in bezug auf die konventionelle Schaltung.
Die Erfindung ist nicht auf die bevorzugten Ausführungsbeispiele der beschriebenen Art beschränkt. Zahlreiche Änderungen und Modifikationen können in naheliegender Weise durchgeführt werden, ohne hierbei den Gegenstand der Erfindung zu verlassen.

Claims (4)

1. Impulserzeugungsschaltung, mit mindestens einer Eingangsschaltung und einer Ausgangsschaltung, die jeweils Transistorpaare mit einem Anreicherungs-Typ-Transistor und einem Verarmungs-Typ-Transistor aufweisen, dadurch gekennzeichnet, daß
  • a) die Eingangsschaltung zwei voneinander unabhängige Transistoreingangspaare (Q₂₀, Q₂₁ und Q₂₂, Q₂₃) aufweist, von denen das eine Transistoreingangspaar (Q₂₀, Q₂₁) ein Eingangs-Impulssignal (A) und das andere Transistoreingangspaar (Q₂₂, Q₂₃) das invertierte Eingangs-Impulssignal () empfängt.
  • b) die Kanalwiderstände der Anreicherungs-Typ- Transistoren (Q₂₀, Q₂₂) geringer als die Kanalwiderstände der Verarmungs-Typ- Transistoren (Q₂₁, Q₂₃) ausgebildet sind, wobei durch die während des Herstellungsprozesses eingestellten Kanalwiderstände der Verarmungs-Typ-Transistoren (Q₂₁, Q₂₃) die Impulsbreite (F) der erzeugten Impulse festgelegt wird,
  • c) bei beiden Transistoreingangspaaren (Q₂₀, Q₂₁ und Q₂₂, Q₂₃) jeweils die Senken- Anschlüsse und die Quellen-Anschlüsse der beiden Transistoren miteinander verbunden sind, wobei die Senken-Anschlüsse das Eingangsimpulssignal (A) bzw. das invertierte Eingangsimpulssignal () empfangen und die Gate-Anschlüsse mit den Quellen-Anschlüssen verbunden sind, und
  • d) die Ausgangsschaltung (Q₂₄, Q₂₅, Q₂₆) aus einer einzelnen NOR-Gatterkonfiguration gebildet ist, welche die Ausgangssignale der Eingangsschaltungen verarbeitet.
2. Impulserzeugungsschaltung nach Anspruch 1, dadurch gekennzeichnet, daß jeder der Transistoren (Q₂₀, Q₂₁, Q₂₂, Q₂₅) ein N-Kanal- MOS-Transistor ist.
3. Impulserzeugungsschaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Ausgangsschaltung einen Verarmungs-Typ-Transistor (Q₂₄) und zwei Anreicherungs-Typ-Transistoren (Q₂₅, Q₂₆) aufweist, die in einer NOR-Gatterkonfiguration mit einem gemeinsamen Knotenpunkt des Verarmungs-Typ-Transistors (Q₂₄) und der Anreicherungs- Typ-Transistoren (Q₂₅, Q₂₆) der Ausgangsschaltung angeschlossen sind, der mit einem Ausgangsanschluß (F) gekoppelt ist, und wobei die Gates der Anreicherungs-Typ-Transistoren (Q₂₅, Q₂₆) der Ausgangsschaltung die Ausgangssignale der Eingangsschaltung empfangen.
4. Impulserzeugungsschaltung nach Anspruch 3, dadurch gekennzeichnet, daß jeder der Transistoren (Q₂₄, Q₂₅, Q₂₆) ein N-Kanal-MOS- Transistor ist.
DE19853531599 1984-09-29 1985-09-04 Impulserzeugungsschaltung Granted DE3531599A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59205025A JPS6182527A (ja) 1984-09-29 1984-09-29 パルス発生回路

Publications (2)

Publication Number Publication Date
DE3531599A1 DE3531599A1 (de) 1986-04-03
DE3531599C2 true DE3531599C2 (de) 1989-12-14

Family

ID=16500194

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19853531599 Granted DE3531599A1 (de) 1984-09-29 1985-09-04 Impulserzeugungsschaltung

Country Status (3)

Country Link
US (1) US4649290A (de)
JP (1) JPS6182527A (de)
DE (1) DE3531599A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62293343A (ja) * 1986-06-11 1987-12-19 Toshiba Corp ブ−ス変換回路
US4963765A (en) * 1989-07-03 1990-10-16 Texas Instruments Incorporated High speed CMOS transition detector circuit
US5139403A (en) * 1991-03-25 1992-08-18 Replas Incorporated Apparatus for producing pellets from film

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2061443A1 (de) * 1970-12-14 1972-06-22 Intec Ind Technik Robert R Sch Schaltung zur Erzeugung von Triggerimpulsen
JPS5118776A (ja) * 1974-08-07 1976-02-14 Keisuke Ueno Nannenrinsanseruroozuno kaishitsuho
JPS5144053A (en) * 1974-10-11 1976-04-15 Toray Industries Wafukuhoseiniokeru nuimepatsukaringuhatsuseihoho
JPS57180225A (en) * 1981-04-28 1982-11-06 Fujitsu Ltd Trigger pulse generating circuit
JPS5812422A (ja) * 1981-07-15 1983-01-24 Nec Corp 遅延回路
DE3144513C1 (de) * 1981-11-09 1983-05-05 Siemens AG, 1000 Berlin und 8000 München Schaltungsanordnung in MOS-Technik zur Erzeugung eines Nachfolgetaktes aus mindestens einem Setztakt
US4595845A (en) * 1984-03-13 1986-06-17 Mostek Corporation Non-overlapping clock CMOS circuit with two threshold voltages

Also Published As

Publication number Publication date
DE3531599A1 (de) 1986-04-03
US4649290A (en) 1987-03-10
JPS6182527A (ja) 1986-04-26
JPH0355045B2 (de) 1991-08-22

Similar Documents

Publication Publication Date Title
DE4326134B4 (de) Eingangswechseldetektorschaltung
DE2544974B2 (de) Schaltkreis zur Realisierung logischer Funktionen
DE19882086B4 (de) Verfahren und Vorrichtung zum Implementieren einer adiabatischen Logikfamilie
EP0225960B1 (de) CMOS-Inverterkette
DE10241982B4 (de) Digitale Signal-Verzögerungs-Einrichtung
DE2755715C2 (de) Logische Schaltung
DE10149585A1 (de) Integrierbare, steuerbare Verzögerungseinrichtung, Verwendung einer Verzögerungseinrichtung sowie Verfahren zum Betrieb einer Verzögerungseinrichtung
EP0589221B1 (de) Integrierte Halbleiterschaltungsanordnung
DE1956485C3 (de) Schaltungsanordnung für eine bistabile Kippschaltung mit Feldeffekttransistoren
DE19961061C2 (de) Halbleitervorrichtung
DE3531599C2 (de)
DE3330383C2 (de) Eingangsverstärkerschaltung
DE2422123A1 (de) Schaltverzoegerungsfreie bistabile schaltung
EP0824789B1 (de) Vorrichtung zur takterzeugung für cmos-schaltungen mit dynamischen registern
DE1953478A1 (de) Integrierter logischer Kreis
DE3314655A1 (de) Cmos-pufferverstaerker
DE2525690B2 (de) Logische DOT-Verknüpfungsschaltung in Komplementär-Feldeffekttransistor-Technik
DE3144513C1 (de) Schaltungsanordnung in MOS-Technik zur Erzeugung eines Nachfolgetaktes aus mindestens einem Setztakt
EP1033814B1 (de) Integrierte Schaltung zur Erzeugung zweier Ausgangstakte mit zeitlich nicht überlappenden Pegeln
DE4004381A1 (de) Eingangspuffer
DE2362987A1 (de) Impulsgenerator
DE3823738A1 (de) Logikschaltung
DE2053744C3 (de) Inverterschaltung
EP0067464B1 (de) Dynamischer Synchron-Binärzähler mit identischem Aufbau der Stufen
DE19743261C1 (de) Logikgatter

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8339 Ceased/non-payment of the annual fee