DE3314655A1 - Cmos-pufferverstaerker - Google Patents

Description

Bei dem beschriebenen Aufbau wird also der Kurzschlußstrom zwischen den Elektroden bzw. den genannten Anschlüssen des Puf'ferverstärkers verhindert oder zumindest reduziert. Hierfür ist jedoch eine große Anzahl von Elementen erforderlich. Um darüberhinaus ein binäres Ausgangssignal Y mit exakter Impulsbreite zu erhalten, muß die Periode des Taktsignals φ-, welches das D-Flipflop 1 taktet, weniger als ein Zehntel der Impulsbreite des Ausgangssignals Y betragen. Diese Tatsache, daß heißt die relativ hohe erforderliche Frequenz des Taktsignals steht einer Verringerung des Stromverbrauchs entgegen. Darüberhinaus gibt es Fälle, wo ein Aufbau gemäß der beschriebenen Schaltung nicht möglich ist.

■5 Aufgabe der Erfindung ist es, einen

Pufferverstärker zu schaffen, bei dem der KurζSchlußstrom zwischen zwei Elektroden des Pufferverstärkers verringert ist, ohne daß ein komplexer Aufbau erforderlich wäre oder der praktischen Anwendung dieses Pufferverstärkers Grenzen

gesetzt wären.

Diese Aufgabe wird erfindungsgemäß durch die Merkmale im Patentanspruch gelöst.

Die Erfindung wird nachfolgend anhand der Zeichnungen an einem Ausführungsbeispiel näher erläutert. Es zeigen:·

Fig. 1a das Schaltbild eines herkömmlichen CMOS-

Pufferverstärkers,
30

Fig. 1b den Zeitverlauf von Signalen in der Schaltung von Fig. 1a,.

Fig. 2a ein Schaltbild des Pufferverstärkers gemäß einem Ausführungsbeispiel der

Erfindung und

33U655

Beschreibung

Die Erfindung betrifft einen CMOS-Pufferverstärker nach dem Oberbegriff des Patentanspruchs. Es handelt sich insbesondere um einen CMOS-Pufferverstärker mit einer relativ großen Verstärkung seiner Ausgangsstufe."

Bei der Auslegung eines CMOS-Pufferverstärkers kommt es wesentlich'darauf an, einen unerwünschten Kurzschlußstrom durch die Reihenschaltung aus P-Kanal-Transistor und N-Kanal-Transistor zwischen den beiden freien Elektroden dieser Reihenschaltung zu verhindern. Fig. 1 zeigt ein Schaltbild eines herkömmlichen CMOS-Pufferverstärkers. Bei dieser Schaltung werden ein P-Kanal-Transistor 4 und ein N-Kanal-Transistor 5, die die Ausgangsstufe eines CMOS-Puf ferverstärkers bilden, von verschiedenen Treiberschaltungen, nämlich den Treiberschaltungen 2 bzw. 3 angesteuert. Das heißt, die Treiberschaltungen 2 und 3 führen dem P-Kanal-Transistor 4 und dem N-Kanal-Transistor 5 verschiedene Signale zu, so daß die beiden Transistoren 4 und 5 vorübergehend in einen Sperrzustand kommen. Ein Verzögerungsflipflop 1 wird von einem Taktsignal <j>_Q getaktet und verzögert ein Eingangssignal X um eine Periode des Taktsignals, so daß ein Ausgangssignal W erzeugt wird. Das Eingangssignal X und das Ausgangssignal W werden an die Treiberschaltungen 2 und 3 angelegt, welche Treibersignale A und B für den Transistor 4 bzw. den Transistor 5 erzeugen. Aufgrund dieser beiden Treibersignale A und B kommen die beiden Transistoren 4 und 5 während der Zeiten T₁ und χ in den Sperrzustand. Dieser gleichzeitige Sperrzustand der beiden Transistoren 4 und 5 verhindert einen Kurzschlußstrom zwischen den beiden Anschlüssen V„. und V

L)U üb

des Pufferverstärkers bei einem Pegelwechsel des Ausgangssignals Y.
35

•I 4 Ο"

Fig. 2b den Zeitverlauf von Signalen in der Schaltung von Fig. 2a.

Die Fig. 2a und 2b zeigen ein Schaltbild bzw. den Zeitverlauf von Signalen für ein Ausführungsbeispiel der Erfindung. Wie aus Fig. 2a ersichtlich/ sind anstelle der bei Fig. 1a erforderlichen komplizierten Schaltungen lediglich zwei CMOS-Inverter als Treiberschaltungen 6 und 7 vorgesehen. Bei der Treiberschaltung 6 ist der Verstärkungsfaktor eines P-Kanal-Transistors größer als der eines N-Kanal-Transistors. Wenn ein Eingangssignal U an die Treiberschaltung 6 angelegt wird, gibt diese ein Ausgangssignal C mit einer verhältnismäßig flachen Abfallflanke und einer steilen Anstiegsflanke ab, wie dies in Fig. 2b gezeigt ist. Im Gegensatz dazu ist bei der Treiberschaltung 7 der Verstärkungsfaktor eines N-Kanal-Transistors größer als der eines P-Kanal-Transistors. Wenn das Eingangssignal U an die Treiberschaltung 7 angelegt wird, ergibt sich ein Ausgangssignal D mit einer steilen Abfallflanke und einer relativ flachen Anstiegsflanke. Wie aus Fig. 2b ersichtlich, haben die von den Treiberschaltungen 6 und 7 gelieferten Ausgangssignale C und D außerdem eine Verzögerung. Das heißt ein P-Kanal-Transistor 8 der Ausgangsstufe, an den das Treibersignal C angelegt wird, befindet sich während der Zeiten von TO bis T2 sowie von T3 bis T5 im Sperrzustand und während der Zeit von T2 bis T3 im leitenden Zustand. In ähnlicher Weise befindet sich der N-Kanal-Transistor 9 der Ausgangsstufe, an den das Treibersignal D angelegt wird, während der Zeit von TO bis T1 und während der Zeit von T4 bis T5 im leitenden Zustand und während der Zeit von T1 bis T4 im Sperrzustand. Beide Transistoren 8 und 9 sind daher während der Zeiten von T1 bis T2 sowie von T3 bis T4 im Sperrzustand. Die Dauer, während derer beide Transistoren 8 und 9 im Sperrzustand sind sowie die Verzögerungszeit der Transistoren der Treiberschaltungen 6 und 7 sind kleiner als in μs-Größenordnung an-

33U655

zunehmen. Durch Vorsehen solcher Zeiten, zu denen beide Transistoren 8 und 9 gleichzeitig gesperrt sind/ wird vermieden, daß die beiden Anschlüsse V_DD und V₅₅ kurzge-

schlossen werden. Dadurch wird ein Kurzschlußstrom zwischen V und V_cc bei einem CMOS-Pufferverstärker während der Übergangszeit des Spannungspegels im Verstärker verhindert.

Beim Stand der Technik ist eine große Anzahl von Transistoren zur Erzeugung unterschiedlicher Treibersignale für die beiden komplementären Transistoren der Ausgangsstufe erforderlich. Erfindungsgemäß kann der genannte Kurzschlußstrom so lange verhindert werden, solange die beiden den Transistoren 8 und 9 gelieferten Treibersignale, wie erwähnt, unterschiedliche Verzögerungszeiten besitzen. Auf diese Weise kann man bei einem CMOS-Pufferverstärker auf eine große Anzahl von Transistoren und auf besondere Bedingungen hinsichtlich der Treiberimpulsbreite verzichten.

Die erfindungsgemäße Schaltung ist auch auf andere Treiberschaltungen, nicht nur auf einen Pufferverstärker anwendbar, zur Verhinderung eines unerwünschten Stroms zwischen irgendwelchen Elektroden. Ein weiterer Vorteil der Verwendung dieser Schaltung liegt in einer Verminderung des Stromverbrauchs, insbesondere bei Einsatz in einer integrierten Schaltung für eine Uhr.

Leerseite

Claims (1)

1. Patentanspruch

   CMOS-Pufferverstärker■umfassend eine Ausgangsstufe mit einer Reihenschaltung aus einem ersten P-Kanal-Transistor (8) und einem ersten N-Kanal-Transistor (9), einen ersten Treiber (6) für den ersten P-Kanal-Transistor und einen zweiten Treiber (7) für den ersten N-Kanal-Transistor, von denen der erste Treiber einen zweiten P-Kanal-Transistor und einen zweiten N-Kanal-Transistor und der zweite Treiber einen dritten P-Kanal-Transistor und einen dritten N-Kanal-Transistor aufweist/ wobei die Transistoren (8, 9) der Ausgangsstufe so ansteuerbar sind, daß ein gleichzeitiger leitender Zustand beider Transistoren (8, 9) vermieden wird, dadurch gekennzeichnet ,daß der Verstärkungsfaktor des zweiten P-Kanal-Transistors größer als der des zweiten N-Kanal-Transistors und der Verstärkungsfaktor des dritten P-Kanal-Transistors kleiner als der des dritten N-Kanal-Transistors ist.