DE2514462A1 - Schaltungsanordnung zur umwandlung eines spannungspegels - Google Patents
Schaltungsanordnung zur umwandlung eines spannungspegelsInfo
- Publication number
- DE2514462A1 DE2514462A1 DE19752514462 DE2514462A DE2514462A1 DE 2514462 A1 DE2514462 A1 DE 2514462A1 DE 19752514462 DE19752514462 DE 19752514462 DE 2514462 A DE2514462 A DE 2514462A DE 2514462 A1 DE2514462 A1 DE 2514462A1
- Authority
- DE
- Germany
- Prior art keywords
- field effect
- bipolar transistor
- transistor
- potential
- reference potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/017509—Interface arrangements
- H03K19/017518—Interface arrangements using a combination of bipolar and field effect transistors [BIFET]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
- H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
- H03K19/09448—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET in combination with bipolar transistors [BIMOS]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Logic Circuits (AREA)
Description
Aktenzeichen der Anmelderin:
FI 973 101
Die Erfindung betrifft ganz allgemein eine Schaltungsanordnung für die Umwandlung oder Verschiebung eines Spannungspegels.
Insbesondere handelt es sich hierbei um eine Schaltungsanordnung, die als Schnittstellenschaltung Spannungsamplituden logischer
Werte eines Systems in unterschiedliche Spannungsamplituden eines anderen Systems umwandelt.
In der heutigen Technik der integrierten Halbleiterschaltungen benötigt man in vielen elektronischen Systemen und Schaltungen
eine Schnittstellenschaltung zur Verschiebung von Spannungspegeln, die bei einer Art logischen Schaltungen anfallen, in davon
unterschiedliche Amplitudenpegel zum Ansteuern anderer Arten von logischen Schaltungen. Solche Schaltungen werden auch als
Pufferschaltungen bezeichnet. Beispielsweise werden solche
Schnittstellenschaltungen zwischen emittergekoppelten logischen
Schaltkreisen (ECL) oder transistor-transistor-gekoppelten logischen Schaltkreisen (TTL) und Metalloxid-Halbleiterfeldeffekttransistorschaltungen
(MOS-FET) eingesetzt. Bei derartigen Schaltungen werden entweder von einer TTL oder ECL-Schaltung
kommende Spannungspegel von 0 bis 1,5 Volt in MOS-Signale mit einer Amplitude von 0 bis etwa 8,5 Volt umgewandelt.
509846/0696
- 2 - 251U62
Will man beispielsweise Leitungen hoher Kapazität in heutigen Datenverarbeitungsanlagen mit hoher Arbeitsgeschwindigkeit
ansteuern, dann sind bei großen Signalamplituden beträchliche Leistungen erforderlich. Die Verlustleistung ist dabei eine
Funktion der Kapazität, der Spannungsamplitude und der Frequenz
(Leistung = CV . f) · Es ist in der heutigen Technik ganz allgemein
anerkannt, daß die Übertragung eines Signals großer Amplitude in einer Maschine über beträchtliche Entfernungen nicht
zugelassen werden kann. Man hat sich daher dafür entschieden, Signale mit niedriger Spannungsamplitude zu übertragen, wie sie
2 beispielsweise in bipolaren logischen Schaltkreisen (T L, ECL,
usw.) benutzt werden. Dafür sind jedoch schnell arbeitende Empfangsschaltungen niedriger Leistung erforderlich.
Es gibt jedoch zahlreiche Anwendungsgebietef bei denen eine
Schnittstellenschaltung zwischen Schaltungen mit niedrigem Spannungspegel und Schaltungen mit hohem Spannungspegel erforderlich
ist. Beispielsweise arbeiten die neuesten elektronischen Uhren in der Anzeige mit Flüssigkristallen, die bei einer Batteriespannung
von 1,5 bis 3 Volt zum Ansteuern ein Potential von etwa 15 Volt benötigen.
Aufgabe der Erfindung ist es also, eine verbesserte Trennstellenschaltung
oder Schnittstellenschaltung zur Umwandlung von Spannungsamplituden logischer Signale eines Systems in die unterschiedlichen,
von einem anderen System geforderten Spannungsamplituden zu schaffen. Insbesondere soll dabei eine verbesserte
Schnittstellenschaltung zwischen den typischerweise bei ECL oder
2
T L-Schaltungen auftretenden Spannungen und den bei Metalloxidsilicium-Feldeffekttransistoren (MOS-FETs) auftretenden Spannungen geschaffen werden. Dabei soll die neue Schnittstellenschaltung eine hohe Arbeitsgeschwindigkeit und niedrige Verlustleistung im Vergleich mit bisher bekannten Schnittstellenschaltungen aufweisen.
T L-Schaltungen auftretenden Spannungen und den bei Metalloxidsilicium-Feldeffekttransistoren (MOS-FETs) auftretenden Spannungen geschaffen werden. Dabei soll die neue Schnittstellenschaltung eine hohe Arbeitsgeschwindigkeit und niedrige Verlustleistung im Vergleich mit bisher bekannten Schnittstellenschaltungen aufweisen.
Diese der Erfindung zugrundeliegend® Aufgabe uad die dabei er-FI 973 101
509846/0836
-3- 251U62
zielbaren Vorteile werden in einer Schaltungsanordnung zur Umwandlung
eines Amplitudenpegels in einen anderen Amplitudenpegel in einer Schaltung verwirklicht, die im Eingangskreis
einen als Emitterfolger geschalteten bipolaren Transistor und
im Ausgangskreis einen als Inverter geschalteten Feldeffekttransistor
aufweist, der eingangsseitig am Kollektor des bipolaren
Transistors angeschlossen ist. Ein dritter Feldeffekttransistor ist in Reihe mit der Inverterstufe geschaltet und am Emitter
des bipolaren Transistors angeschlossen und arbeitet als umschaltbare
Stromsenke, In der Schaltung sind noch Impedanzen, vorzugsweise in Form eines Feldeffekttransistors vorgesehen, der
als aktive Last geschaltet ist und zwischen dem relativ hohen Bezugspotential und dem Kollektor des bipolaren Transistors
eingeschaltet ist.
Die Erfindung wird nunmehr anhand von Ausführungsbeispielen in Verbindung mit den beigefügten Zeichnungen näher beschrieben.
Die unter Schutz zu stellenden Merkmale der Erfindung sind in den ebenfalls beigefügten Patentansprüchen im einzelnen angegeben.
In den Zeichnungen zeigt;
Fig. 1 ein Prinzipschaltbild der Schnittstellenschaltung gemäß der Erfindung,
Fig. 2 ein Impulsdiagramm zur Darstellung der an den
verschiedenen Knotenpunkten der in Fig. 1 gezeigten Schaltung auftretenden Signale und
Fig. 3 eine weitere Ausführungsform der Erfindung.
Fig. 1 zeigt die neue Schnittstellenschaltung mit einem bipolaren NPN-Transistor T1, an dessen Basis die Eingangsklemme A
angeschlossen ist. Das am Knotenpunkt A liegende Eingangssignal schwankt zwischen einem ersten Bezugspotential, in diesem
FI 973 101 50 98 46/ 06 96
-4- 251U62
Fall Erdpotential und einer zweiten Spannung V1. V1 ist dabei eine im Vergleich mit den noch zu beschreibenden Spannungen
relativ niedrige Spannung. Das Eingangssignal liegt außerdem an der Gate-Elektrode eines P-Kanal-Feldeffekttransistors P2. Die
Drain-Elektrode des Transistors P2 ist am Knotenpunkt B mit dem Kollektor des Transistors T1 verbunden. P2 wirkt als aktive
Last für T1. Die Source-Elektrode des Transistors P2 ist an der
Klemme D mit einem zweiten Bezugspotential V3 verbunden. In Fig. 1 ist das Potential V3 eine relativ hohe Signalspannung,
wie sie als Ausgangssignal von Feldeffekttransistoren üblicherweise
auftritt und liegt bei etwa 8#0 Volt.
Der Ausgangsknotenpunkt B des bipolaren Transistors T1 ist mit
den Gate-Elektroden der Feldeffektransistoren P1 und N2 verbunden. Diese Transistoren sind in einer üblichen kompelmentären
FET-Inverterstufe miteinander verbunden, wobei eine Ausgangsklemme
C an den miteinander verbundenen Drain-Elektroden angeschlossen ist. Der Emitter des Transistors T1 ist am Knotenpunkt
E des Feldeffekttransistors N1 angeschlossen, der außerdem mit der Feldeffekttransistor-Inverterstufe in Reihe geschaltet
ist.
Wie noch genauer zu beschreiben sein wird, führt der Transistor Nl nicht nur den Emitterstrom des bipolaren Transistors T1, wenn
dieser leitet, sondern verbindet auch den Ausgangsknotenpunkt C mit Masse, wenn T1 gesperrt ist. N1 ist daher eine umsteuerbare
Stromsenke, wobei der über diesen Transistor nach Erde abgeleitete Strom von dem an seiner Gate-Elektrode liegenden Potential
abhängt.
Um das Ansprechverhalten der Schaltung weiter zu verbessern, sind die Transistoren N1 und N2 so ausgelegt, daß das Verhältnis
der Breite zur Länge des Kanals entsprechend hoch ist, wodurch sich ihre Steilheit, d.h. ihr Übergangsleitwort erhöht.
FI 973 101
5098A6/0696
; Die Arbeitsweise der Schnittstellenschaltung läßt sich am besten
anhand des Spannungsdiagramins oder Impulsdiagramms der Fig. 2
in Verbindung mit Fig. 1 erläutern. Damit die Erfindung klar verständlich wird, sind in dem Diagramm die typischen Spannungen
, an den verschiedenen Knotenpunkten gezeigt. Selbstverständlich ! ist die vorliegende Erfindung keinesfalls auf die hier verwendeten
Spannungswerte beschränkt.
ι Wenn das am Knotenpunkt A liegende Potential zum Zeitpunkt tQ
auf Erdpotential (0 Volt) liegt, dann ist der bipolare Transistor T1 gesperrt und der Feldeffekttransistor P2 ist leitend,
f Mit leitendem Transistor P2 und gesperrtem bipolaren Transistor T1 ist das am Knotenpunkt B liegende Potential im wesentlichen
gleich dem am Knotenpunkt D liegenden Potential, d.h. gleich V3. In dem Diagramm ist V3 gleich 8,0 Volt. Dieses Potential
! reicht aus, die Transistoren N2 und N1 leitend zu machen, wäh- ! rend der P-Kanal-Transistor P1 gesperrt gehalten wird. Damit
j liegt aber die Ausgangsklemme C über den durch die Transistoren
; N2 und N1 nach Masse CO Volt) gebildeten Stromkreis mit niedrigern
Widerstand auf Erdpotential.
i
Wenn das am Knotenpunkt A liegende Signal zum Zeitpunkt tv auf ; V1 (1,5 Volt) ansteigt, wird der bipolare Transistor T1 eingeschaltet, da diese Spannung die Basis des Transistors T1 so weit vorspannt, daß ein Strom vom Kollektor nach dem Emitter von ι T1 fließen kann. Der P-Kanal-Transistor P2 bleibt leitend, da das Potential V1 nicht hoch genug ist, um P2 zu sperren. Damit wird aber ein Stromkreis vom Knotenpunkt D über die Transistoren P2 und T1 nach dem Knotenpunkt E aufgebaut. Das Potential am Knotenpunkt E steigt damit von Erdpotential auf V1 - VßE (der Spannungsabfall zwischen Basis und Emitter von T1) an. V1 - VBE =0,8 Volt.
Wenn das am Knotenpunkt A liegende Signal zum Zeitpunkt tv auf ; V1 (1,5 Volt) ansteigt, wird der bipolare Transistor T1 eingeschaltet, da diese Spannung die Basis des Transistors T1 so weit vorspannt, daß ein Strom vom Kollektor nach dem Emitter von ι T1 fließen kann. Der P-Kanal-Transistor P2 bleibt leitend, da das Potential V1 nicht hoch genug ist, um P2 zu sperren. Damit wird aber ein Stromkreis vom Knotenpunkt D über die Transistoren P2 und T1 nach dem Knotenpunkt E aufgebaut. Das Potential am Knotenpunkt E steigt damit von Erdpotential auf V1 - VßE (der Spannungsabfall zwischen Basis und Emitter von T1) an. V1 - VBE =0,8 Volt.
. Dieses Potential steigt, wie in dem Diagramm zu sehen, sehr
FI 973 101 509846/ 0696
schnell an. Daher ist die Spannung am Knotenpunkt E zeitweise höher als das Erdpotential am Ausgangsknotenpunkt C. Da das
am Knotenpunkt B liegende Potential immer noch hoch ist, fließt ein Strom vom Knotenpunkt E zum Knotenpunkt C, Daraus ergibt
sich eine kleine, aber bedeutungsvolle Verbesserung in der Geschwindigkeit, mit der der Knotenpunkt C vom Erdpotential auf
das Potential V3 gebracht wird. Wenn das am Knotenpunkt B herrschende Potential etwa 7 Volt erreicht hat, dann wird der Transistor
N2 wegen der Verringerung der zwischen seiner Gate- und Source-Elektrode liegenden Spannung und seiner Schwellwertspannung
rasch gesperrt.
Zum gleichen Zeitpunkt versucht die am Knotenpunkt E liegende
Spannung zusammen mit der am Knotenpunkt B liegenden Spannung für die Gate-Elektrode den Transistor N1 leitend zu halten. Für
diesen Zeitpunkt arbeitet der bipolare Transistor T1 als Emitterfolger,
und das am Knotenpunkt B liegende Potential fällt rasch von 8 Volt auf 3 Volt ab. Das nunmehr am Knotenpunkt B liegende
verringerte Potential begrenzt den durch den N-Kanal-Transistor N1 gezogenen Strom. Der Transistor P1 schaltet voll ein, und
bringt das an der Klemme C auftretende Ausgangssignal voll auf
+V3, 8,0 Volt.
Während der nächsten Phase, in der das Potential an der Klemme A von +V1 auf Erdpotential abfällt, wird der Transistor T1 gesperrt.
Der Feldeffekttransistor P2 bleibt jedoch bei einem erhöhten Strom leitend. Der vom Knotenpunkt D über den Transistor
P2 nach dem Knotenpunkt B fließende Strom lädt damit den Knotenpunkt
B angenähert auf das an der Klemme D herrschende Potential, +V3 auf. Dieses Potential reicht aus, um P1 zu sperren und die
N-Kanal-Transistoren N1 und N2 einzuschalten. Dadurch geht aber
! das an der Klemme liegende Potential sehr rasch auf Erdpotential über. ι
Aus der eben gegebenen Beschreibung erkennt man, daß der N-Kanal-Transistor
N1 als umschaltbare Str©msenke arbeitet, wobei
509846/069$
der durch den Transistor N1 nach Erdpotential fließende Strom
von der an seiner Gate-Elektrode liegenden Spannung abhängt.
Wenn T1 gesperrt istf halten N1 und N2 gemeinsam die Ausgangsklemme
C auf Erdpotential. Wenn T1 eingeschaltet wird, dann
' stellt N1 einen nach Erde führenden Stromkreis mit niedrigem Widerstand dar« Daraus ergibt sich eine Art positive Rückkopplungswirkung
, so daß das Potential am Knotenpunkt E kurzzeitig auf ein höheres Potential angehoben wird, als der Knotenpunkt
C. Wie bereits erwähnt, ergibt sich dadurch eine wesentliche Verbesserung in der Anstiegszeit des bei C auftretenden Impulses.
Ferner wird das Potential am Knotenpunkt B von etwa 8 Volt . auf 3 Volt abgesenkt. Diese Kombination von gleichzeitiger
; Änderung der Schwellwertspannung und der zwischen Gate- und
Source-Elektrode von N2 liegenden Spannung sperrt N2 raschf so
daß die am Knotenpunkt C liegende Spannung rasch auf 8 Volt ansteigt.
Fig. 3 zeigt eine weitere Ausführungsform der Erfindung, bei der statt der einzigen in Fig. 1 an Klemme D angeschlossenen
Potentialquelle nunmehr zwei an den Klemmen G und H angeschlossene Potentialquellen benutzt werden. Der einzige Unterschied
zwischen den in Fig. 1 und Fig. 3 dargestellten Schaltungen besteht darin, daß das eine für die Source-Elektroden der
Transistoren P2 und P1 zur Verfügung stehende Potential V3
durch zwei mit den Source-Elektroden der Transistoren P1 bzw. P2 verbundene gesonderte Potentialquellen V3 und V5 ersetzt ist.
Die Anschlüsse werden dabei an den Knotenpunkten 10 und 20 ' vorgenommen.
Die in Fig. 3 dargestellte Schaltung bietet den Vorteil, daß die in der Schaltung verbrauchte Leistung dann verringert ist,
wenn das Eingangspotential bei V1 liegt. Da der Stromkreis zwischen P2, Transistor T1 und Transistor N1 der einzige zwischen
den beiden Bezugspotentialen bestehende Stromkreis ist, wird in diesem Stromkreis praktisch der größte Anteil an Leistung
FI 973 1O1 5 0 9 8 46/ 0 6 96
-8- 251U62
verbraucht. Wenn daher für die Schaltung eine niedrige Potentialquelle
zur Verfügung steht, dann kann die Verlustleistung dadurch herabgesetzt werden, daß man an der Source-Elektrode von
P2 ein geringeres Bezugspotential V5 anlegt, während man das gewünschte ausgangsseitige Bezugspotential +V3 als Potentialquelle
für den Transistor P1 beibehält. Es sei beispielsweise
angenommen, daß die Schwellwertspannung von P2 kleiner als 3 Volt ist, dann kann das Potential V5 etwa 4,0 Volt betragen,
während das Potential V3 bei 8,0 Volt liegt. Das niedrigere Potential V5 reicht aus, um eine zufiredenstellende Arbeitsweise
der Schaltung sicherzustellen, während gleichzeitig die in dem zuvor erwähnten Stromkreis eintretenden Leistungsverluste
herabgesetzt werden. Dies wird mit einer leichten Erhöhung der in dem Stromkreis P1, N2 und N1 erforderlichen Gleichstromleistung
erkauft.
Selbstverständlich sind ohne Abweichen vom Wesen und vom Anwen-, dungsbereich der Erfindung auch gewisse Änderungen möglich. In
der hier beschriebenen Ausführungsform wurde beispielsweise ein bipolarer NPN-Transistor benutzt. Selbstverständlich ist die
Erfindung ebenso auf bipolare PNP-Transistoren anwendbar, wenn entsprechend Änderungen bei den Feldeffekttransistoren und bei
der Polarität der Bezugspotentiale vorgenommen werden. Ferner wurde der am Kollektor des bipolaren Transistors angeschlossene
Widerstand als Feldeffekttransistor dargestellt. Andere Widerstandselemente könnten selbstverständlich ebenfalls benutzt
werden. Wie bereits erwähnt, ist es erwünscht, daß beide Transistoren
N1 und N2 ein relativ großes Verhältnis von Breite zu Länge der Gate-Elektrode aufweisen, um die Steilheit der
Transistoren zu erhöhen.
509846/0696
Claims (7)
1.) Schaltungsanordnung zur Umwandlung eines in einem ersten
Potentialbereich liegenden Eingangssignals in ein in einem davon verschiedenen zweiten Potentialbereich liegendes
Ausgangssignal,
dadurch gekennzeichnet, daß als Eingangsstufe ein als Emitterfolger geschalteter bipolarer Transistor (T1)
vorgesehen ist, an dessen Basiselektrode das Eingangssignal zuführbar ist,
daß eine aus komplementären Feldeffekttransistoren (P1, N2) bestehende Ausgangsstufe an einem ersten Bezugspotential (+V3) zur Erzeugung eines Ausgangssignals angeschlossen
ist, wobei die Gate-Elektroden der komplementären
Feldeffekttransistoren mit der Kollektorelektrode des bipolaren Transistors verbunden sind, daß
ferner zwischen der Kollektorelektrode des bipolaren Transistors (T1) und dem ersten Bezugspotential (V3) ein
Widerstandselement (P2) eingeschaltet ist, und daß schließlich eine an einem zweiten Bezugspotential
angeschlossene umsteuerbare Stromsenke (N1) mit der Emitterelektrode des bipolaren Transistors und der Inverterstufe
verbunden ist, wodurch die Ausgangsklemme bei leitendem bipolaren Transistor auf dem zweiten Bezug
spotential gehalten ist, während der bipolare Transistor im leitenden Zustand als Emitterfolger arbeitet.
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß als Stromsenke ein dritter, mit der Inverterstufe
in Reihe geschalteter Feldeffekttransistor (N1) dient.
FI 973 101 509846/0636
25U462
3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß die Steilheit des dritten Feldeffekttransistors
(N1) und des einen Feldeffekttransistors (N2) gleicher Polarität des komplementären Paares größer ist als die
Steilheit des anderen Feldeffekttransistors (P1) des
komplementären Paares.
, 4. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß als Widerstandselement (P2) ein aktives Bauelement
dient.
\ 5. Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet,
daß als aktives Bauelement ein vierter Feldeffekttransistor (P2) dient, dessen Gate-Elektrode mit der
Basis des bipolaren Transistors (T1) verbunden ist,
6. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet,
daß ein erster Feldeffekttransistor (P2) , ein bipolarer Transistor (T1) und ein zweiter Feldeffekttransistor
(N1) von zum ersten Feldeffekttransistor entgegengesetzter Polarität zwischen dem ersten und dem zweiten
Bezugspotential in Reihe geschaltet sind, wobei das Eingangssignal der Basis des bipolaren Transistors (T1)
und der Gate-Elektrode des ersten Feldeffekttransistors
■ (P2) zugeführt wird,
! daß zur Erzeugung des Ausgangssignals eine aus komplementären
Feldeffekttransistoren (P1, N2) augebaute Inverterstufe
zwischen dem ersten und dem zweiten Bezugspotential in Reihe geschaltet ist,
und daß die Gate-Elektroden der komplementären Feldeffekttransistoren
(P1, N2) und des zweiten Feldeffekttransistors (N1} mit der Kollektorelektrode des bipolaren
Transistors (T1) verbunden sind.
FI 973 101
509846/0696
- 11 - 25U462
7. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet,
daß drei Bezugspotentiale (V3, V5, Erde) vorgesehen sind, wobei das erste Bezugspotential größer ist als das
dritte Bezugspotential,
daß die aus komplementären Feldeffekttransistoren (P1, N2) bestehende Inverterstufe zur Erzeugung des Ausgangssignals
mit dem dritten Bezugspotential (+V3) verbunden ist, wobei die Gate-Elektroden der komplementären Feldeffekttransistoren
mit dem Kollektor des bipolaren Transistors (T1)
verbunden sind, an dessen Basiselektrode das Eingangssignal liegt,
verbunden sind, an dessen Basiselektrode das Eingangssignal liegt,
daß das Widerstandselement (P2) zwischen der Kollektorelektrode
des bipolaren Transistors (T1) und dem dritten Bezugspotential (+V5) eingeschaltet ist
und daß die Stromsenke (N1) zwischen dem zweiten Bezugspotential (Erde) einerseits und der Inverterstufe sowie
der Emitterelektrode des bipolaren Transistors (T1) eingeschaltet ist und bei gesperrtem, bipolaren Transistor
das Ausgangssignal auf dem zweiten Bezugspotential hält, während der bipolare Transistor im leitendem Zustand als Emitterfolger arbeitet.
und daß die Stromsenke (N1) zwischen dem zweiten Bezugspotential (Erde) einerseits und der Inverterstufe sowie
der Emitterelektrode des bipolaren Transistors (T1) eingeschaltet ist und bei gesperrtem, bipolaren Transistor
das Ausgangssignal auf dem zweiten Bezugspotential hält, während der bipolare Transistor im leitendem Zustand als Emitterfolger arbeitet.
Fi 973 101 509846/0696
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US466562A US3900746A (en) | 1974-05-03 | 1974-05-03 | Voltage level conversion circuit |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2514462A1 true DE2514462A1 (de) | 1975-11-13 |
DE2514462B2 DE2514462B2 (de) | 1981-04-16 |
DE2514462C3 DE2514462C3 (de) | 1981-12-24 |
Family
ID=23852233
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2514462A Expired DE2514462C3 (de) | 1974-05-03 | 1975-04-03 | Schaltungsanordnung zur Umwandlung eines Spannungspegels |
Country Status (7)
Country | Link |
---|---|
US (1) | US3900746A (de) |
JP (1) | JPS546458B2 (de) |
CA (1) | CA1047602A (de) |
DE (1) | DE2514462C3 (de) |
FR (1) | FR2269825B1 (de) |
GB (1) | GB1491059A (de) |
IT (1) | IT1034370B (de) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1504867A (en) * | 1974-06-05 | 1978-03-22 | Rca Corp | Voltage amplitude multiplying circuits |
JPS51139223A (en) * | 1975-05-28 | 1976-12-01 | Hitachi Ltd | Mis level converter circuit |
JPS5238852A (en) * | 1975-09-22 | 1977-03-25 | Seiko Instr & Electronics Ltd | Level shift circuit |
US4097772A (en) * | 1977-06-06 | 1978-06-27 | Motorola, Inc. | MOS switch with hysteresis |
US4128775A (en) * | 1977-06-22 | 1978-12-05 | National Semiconductor Corporation | Voltage translator for interfacing TTL and CMOS circuits |
US4150308A (en) * | 1977-10-25 | 1979-04-17 | Motorola, Inc. | CMOS level shifter |
JPS54116169A (en) * | 1978-03-01 | 1979-09-10 | Toshiba Corp | Logic signal level conversion circuit |
US4161663A (en) * | 1978-03-10 | 1979-07-17 | Rockwell International Corporation | High voltage CMOS level shifter |
US4191898A (en) * | 1978-05-01 | 1980-03-04 | Motorola, Inc. | High voltage CMOS circuit |
DE2929383A1 (de) * | 1979-07-20 | 1981-02-12 | Ibm Deutschland | Schaltungsanordnung zur spannungspegelumsetzung und zugehoeriges verfahren |
US4295065A (en) * | 1979-08-13 | 1981-10-13 | Rca Corporation | Level shift circuit |
US4446444A (en) * | 1981-02-05 | 1984-05-01 | Harris Corporation | CMOS Amplifier |
US4463273A (en) * | 1981-10-26 | 1984-07-31 | Rca Corporation | Electronic circuits and structures employing enhancement and depletion type IGFETs |
KR910008521B1 (ko) * | 1983-01-31 | 1991-10-18 | 가부시기가이샤 히다찌세이사꾸쇼 | 반도체집적회로 |
US4704547A (en) * | 1984-12-10 | 1987-11-03 | American Telephone And Telegraph Company, At&T Bell Laboratories | IGFET gating circuit having reduced electric field degradation |
US4717847A (en) * | 1985-04-29 | 1988-01-05 | Harris Corporation | TTL compatible CMOS input buffer |
US5030856A (en) * | 1989-05-04 | 1991-07-09 | International Business Machines Corporation | Receiver and level converter circuit with dual feedback |
FR2680024B1 (fr) * | 1991-07-29 | 1993-10-22 | Merlin Gerin | Interface de securite compacte et module de vote la comportant. |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3708689A (en) * | 1971-10-27 | 1973-01-02 | Motorola Inc | Voltage level translating circuit |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3400335A (en) * | 1966-12-02 | 1968-09-03 | Automatic Elect Lab | Integratable gyrator using mos and bipolar transistors |
US3566145A (en) * | 1968-05-22 | 1971-02-23 | Gen Electric | Rectifier circuit |
US3573507A (en) * | 1968-09-11 | 1971-04-06 | Northern Electric Co | Integrated mos transistor flip-flop circuit |
US3649843A (en) * | 1969-06-26 | 1972-03-14 | Texas Instruments Inc | Mos bipolar push-pull output buffer |
US3631528A (en) * | 1970-08-14 | 1971-12-28 | Robert S Green | Low-power consumption complementary driver and complementary bipolar buffer circuits |
US3662188A (en) * | 1970-09-28 | 1972-05-09 | Ibm | Field effect transistor dynamic logic buffer |
US3739194A (en) * | 1971-07-21 | 1973-06-12 | Microsystems Int Ltd | Static bipolar to mos interface circuit |
US3742252A (en) * | 1972-01-06 | 1973-06-26 | Woodward Governor Co | Signal conversion circuit |
US3801831A (en) * | 1972-10-13 | 1974-04-02 | Motorola Inc | Voltage level shifting circuit |
US3823330A (en) * | 1973-01-18 | 1974-07-09 | Inselek Inc | Circuit for shifting and amplifying input voltages |
-
1974
- 1974-05-03 US US466562A patent/US3900746A/en not_active Expired - Lifetime
-
1975
- 1975-03-17 GB GB10954/75A patent/GB1491059A/en not_active Expired
- 1975-03-18 IT IT21370/75A patent/IT1034370B/it active
- 1975-03-21 CA CA223,172A patent/CA1047602A/en not_active Expired
- 1975-03-21 FR FR7509380A patent/FR2269825B1/fr not_active Expired
- 1975-04-03 DE DE2514462A patent/DE2514462C3/de not_active Expired
- 1975-04-14 JP JP4438275A patent/JPS546458B2/ja not_active Expired
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3708689A (en) * | 1971-10-27 | 1973-01-02 | Motorola Inc | Voltage level translating circuit |
Also Published As
Publication number | Publication date |
---|---|
CA1047602A (en) | 1979-01-30 |
US3900746A (en) | 1975-08-19 |
JPS546458B2 (de) | 1979-03-28 |
FR2269825B1 (de) | 1977-04-15 |
GB1491059A (en) | 1977-11-09 |
FR2269825A1 (de) | 1975-11-28 |
DE2514462B2 (de) | 1981-04-16 |
IT1034370B (it) | 1979-09-10 |
DE2514462C3 (de) | 1981-12-24 |
JPS50142132A (de) | 1975-11-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE68910711T2 (de) | Zeitlich abweichende Ansteuerung zur Verwendung in integrierten Schaltungen. | |
EP0096944B1 (de) | Schaltungsanordnung mit mehreren, durch aktive Schaltungen gebildeten Signalpfaden | |
DE2514462A1 (de) | Schaltungsanordnung zur umwandlung eines spannungspegels | |
DE4344307C2 (de) | Ausgangsschaltung einer integrierten Halbleiterschaltkreisvorrichtung | |
DE3708499A1 (de) | Digitale gegentakt-treiberschaltung | |
DE69118214T2 (de) | Digitaler Halbleiterschaltkreis | |
EP0094044A2 (de) | Schaltungsanordnung zur Pegelumsetzung | |
DE69635767T2 (de) | Cmos treiberschaltung | |
EP0253914A1 (de) | Isolierschicht-Feldeffekttransistor-Gegentakttreiberstufe mit Kompensierung von Betriebsparameterschwankungen und Fertigungsstreuungen | |
DE2538910A1 (de) | Integrierte schaltung | |
DE69735659T2 (de) | Differenzsignal-Generatorschaltung mit einer Schaltung zur Stromspitzenunterdrückung | |
DE69121175T2 (de) | Flipflop-Schaltung mit einem CMOS-Hysterese-Inverter | |
DE2919569C2 (de) | Inverter-Pufferschaltung | |
DE2422123A1 (de) | Schaltverzoegerungsfreie bistabile schaltung | |
DE3741913C2 (de) | CMOS-Logikschaltung | |
DE2413147C3 (de) | Impulsformer | |
DE2358003C3 (de) | Schaltungsanordnung zur Pegelumsetzung logischer Signale | |
EP0013686A1 (de) | Verriegelungsschaltung | |
DE3309396A1 (de) | Schaltungsanordnung zur pegelanpassung | |
DE3314655A1 (de) | Cmos-pufferverstaerker | |
DE2901234A1 (de) | Zweizustandsschaltung | |
DE2248238C3 (de) | Flip-Flop-Schaltungsanordnung | |
EP0009085A1 (de) | Verriegelungsschaltung zur Phasenaufspaltung und Pegelumsetzung eines TTL-Eingangssignals mit Feldeffekttransistoren und entsprechendes Betriebsverfahren | |
DE2657281C3 (de) | MIS-Inverterschaltung | |
DE2053744C3 (de) | Inverterschaltung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OD | Request for examination | ||
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |