DE2901234A1 - Zweizustandsschaltung - Google Patents

Zweizustandsschaltung

Info

Publication number
DE2901234A1
DE2901234A1 DE19792901234 DE2901234A DE2901234A1 DE 2901234 A1 DE2901234 A1 DE 2901234A1 DE 19792901234 DE19792901234 DE 19792901234 DE 2901234 A DE2901234 A DE 2901234A DE 2901234 A1 DE2901234 A1 DE 2901234A1
Authority
DE
Germany
Prior art keywords
terminal
connection
transistor
output
transistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19792901234
Other languages
English (en)
Inventor
David Beecham
Jack Kane
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
Western Electric Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Western Electric Co Inc filed Critical Western Electric Co Inc
Publication of DE2901234A1 publication Critical patent/DE2901234A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356008—Bistable circuits ensuring a predetermined initial state when the supply voltage has been applied; storing the actual state when the supply voltage fails
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/418—Address circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Logic Circuits (AREA)
  • Manipulation Of Pulses (AREA)

Description

BLUMBACH · WESER . BERGEN · KRAMER
PATENTANWÄLTE IN MÜNCHEN UND WIESBADEN
Patentconsult Radeckestraße 43 8000 München 60 Telefon (089)883603/883004 Telex 05-212313 Telegramme Patentconsult Patentconsult Sonnenberger Straße 43 6200 Wiesbaden Telefon (06121)562943/561998 Telex 04-186237 Telegramme Patentconsult
Western Electric Company Incorporated Beecham, D. Case 7-2 222 Broadway-New York, N.Y. 10038 USA
Zwei zustands s chaltung
Die Erfindung betrifft eine Zweizustandsschaltung mit einem ersten und einem zweiten Feldeffekttransistor, bei der das Gate jedes Transistors mit einem Ausgangsanschluß des jeweils anderen Transistors gekoppelt ist, derart, daß ein digitales Eingangssignal jeweils einen der Transistoren einschaltet und den anderen Transistor ausschaltet, um einen der beiden Zustände der Schaltung zu definieren.
Neuere integrierte Schaltungen verwenden häufig sowohl Bipolar- als auch MOS-Transistore Schaltungen, und es ist notwendig, Detektorschaltungen zur Bearbeitung von Signalen der bipolaren Schaltungen vor einer Weiterleitung zu den MOS-Schaltungen vorzusehen. In MOS-Speichern mit wahlfreiem Zugriff (RAM) wird eine als Eingangspuffer bekannte Detektorschaltung benutzt, um die digitalen Ausgangssignale bipolarer Logikschaltungen durch einen Vergleich des digitalen Ausgangssignals mit einer Bezugsspannung festzustellen. Es wäre wünschenswert, die Notwendigkeit einer erzeugten Bezugsspannung zu vermeiden. Es wurde bereits vorgeschlagen, daß die
München: R. Kramer Dipl.-Ing.. W. Weser Dipl.-Phys. Or. rer. nat. . P. Hirsch Dipl.-Ing. · H. P. Brehm Dipl.-Chem. Dr. phil. nat. Wiesbaden: P.G. Blumbadi Dipl.-Ing. · P.Bergen Dipl.-Ing. Dr.jur. · G. Zwirner Dipl.-Ing. Dipl.-W.-Ing.
909 8 2 9/0835
Detektorfunktion durch Verwendung eines kreuzgekoppelten Paares von MOS-Transistoren verbessert werden kann, wobei einer der Transistoren, eine kleinere Kanalbreite als der andere besitzt. Dadurch wird die Verstärkung dieses Transistors zur Erzeugung einer Unsymmetrie verringert, so daß eine digitale 1, die einen bestimmten Spannungspegel überschreitet, einen der Transistoren auf vorhersehbare Weise betätigt oder einschaltet. In der Praxis ergibt sich dadurch jedoch nur eine kleine Differenz für den Schwellenwert der Stromleitung der beiden MOS-Transistoren und dieses Verfahren ist sehr anfällig für Änderungen der Verarbeitungsbedingungen. Es werden demgemäß weiterhin Bezugsspannungen zur Erzielung einer zuverlässigen Detektorfunktion benutzt. Ein Beispiel eines bekannten Detektors dieser Art wird in einem handelsüblichen Bauteil verwendet, das als Mostek 4027 4K RAM bekannt ist.
Es ergibt sich der Wunsch nach Schaffung eines Detektors oder Eingangspuffers der oben beschrieben Art, bei dem keine extern zugeführte Bezugsspannung erforderlich ist und der weniger von Änderungen der Halbleiterverarbeitungsbedingungen abhängig ist.
Zur Lösung dieser Aufgabe geht die Erfindung aus von einer Zweizustandsschaltung der eingangs genannten Art und ist dadurch gekennzeichnet, daß die Kanallänge eines der Transistoren
101829/08
wesentlich größer als die des anderen Transistors ist, so daß die Schaltung im Betrieb ohne angelegtes Eingangssignal einen vorbestimmten Zustand und bei Zuführung eines geeigneten Eingangssignals den anderen Zustand annimmt.
Bei einem Ausführungsbeispiel der Erfindung handelt es sich um eine Detektorschaltung, die im wesentlichen ein erstes und zweites Paar kreuzgekoppelter Schaltbauteile T1, T2, T3, T4 und eine Spannungsausgleichsschaltung (die bei einem bevorzugten Ausführungsbeispiel drei Schaltbauteile T9, T1O, T11 enthält) sowie zwei zusätzliche Schaltbauteile T5 und T6 aufweist. Ein weiteres Schaltbauteil T20 wird in Verbindung mit den Bauteilen T1 und T2 verwendet. Die Bauteile T1, T2, T3, T4, T5, T6, T8, T9, T1O, T11 und T20 besitzen jeweils einen Steueranschluß sowie einen ersten und einen zweiten Ausgangsanschluß. Die Bauteile T1, T2, T3 und T4 sind in typischer Weise MOS-Transistoren. Die Kanallänge eines MOS-Transistors ist definiert als der Abstand zwischen der Drain und der Source-Zone. Die Kanallänge der MOS-Transistoren T3 und T4 eines Paares ist kleiner als die des anderen Paares T1 und T2 gewählt. Die kleinere Kanallänge der Transistoren T3 und T4 erhöht deren Verstärkung im Vergleich zu den Transistoren T1, T2 und verringert deren Schwellenspannung wesentlich wiederum im Vergleich zu den Transistoren T1 und T2. Dadurch wird die Detektor-
909829/0835
schaltung veranlaßt, ohne zugeführtes Eingangssignal einen vorbestimmten Ausgangswert anzugeben. Der Unterschied in der Kanallänge für die Transistoren TI9 T2 und T3„ T4 schafft die Möglichkeit, daß der Detektor eine wesentlich größere Störfestigkeit besitzt, als wenn die Kanalbreite der Transistoren verändert worden wäre. Dadurch wird außerdem die Erzielung einer größeren Produktionsausbeute erleichtert,, da für den Detektor größere Schwankungen der Schwellenwertspannung aufgrund von Änderungen der Verarbeitungsbedingungen im Vergleich zu bekannten Schaltungen ähnlicher Art zulässig sindj, bei denen die Kanalbreite der Transistoren unterschiedlich ist.
Ein weiteres Merkmal eines bevorzugten Ausführungsbeispiels der Erfindung ist eine mit dem Steueranschluß des Transistors T 20 verbundene Spannungspegel-Einstellschaltung» Diese Schaltung ist in der Lage* den O-Pegel einer bipolaren TTL-Schaltung (Transistor-Transistor-Logik) in den O-Pegel einer MOS-Schaltung umzuwandeln. Dadurch wird die Störgrenze im Betrieb verbessert»
Der Detektor arbeitet dynamisch und im Ruhezustand wird praktisch keine Gleichstromleistung verbraucht, so daß sich ein verhältnismäßig niedriger Leistungsverbrauch ergibt. Außerdem ist der Detektor durch eine hohe Eingangsempfindlichkeit gekennzeichnet.
09 829/083
290123* - ίο -
Nach der vorliegenden Erfindung ist im Prinzip ein kreuzgekoppeltes Paar von Feldeffekttransistoren vorgesehen, wobei die Kanallänge eines Transistors größer als die des anderen Transistors ist, so daß das Transistorpaar ohne zugeführtes Eingangssignal bei vorbestimmten Ausgangsspannungen festgehalten wird. Das kreuzgekoppelte Paar ist in vielen Anwendungsfällen zur Durchführung von Lese- und logischen Operationen brauchbar.
Nachfolgend wird die Erfindung anhand der Zeichnung näher beschrieben. Die Zeichnung stellt ein Ausführungsbeispiel der Erfindung dar.
Die Zeichnung zeigt eine Detektorschaltung 10 zum Schieben bipolarer Spannungspegel auf Pegel, die für MOS-Transistorverarbeitung mit MOS-Feldeffekttransistoren T1 bis T26 geeignet sind. Ein Feldeffekttransistor, dessen Gate ausreichend aufgeladen ist, um eine Stromleitung zwischen dem Drain- und Source-Anschluß zu ermöglichen, wird als betätigt oder eingeschaltet bezeichnet. Wenn umgekehrt das Gate nicht genügend aufgeladen ist, um eine Stromleitung zu ermöglichen, so wird der Transistor als ausgeschaltet bezeichnet.
Der Source-Anschluß der Transistoren T1, T2, T3, T4, T20, T21, T23t T25, T26 und der Gate-Anschluß des Transistors T26 sind miteinander verbunden und an die Spannung VSS1 am Anschluß
808829/0835
angeschaltet. Die Gate-Anschlüsse der Transistoren T1, T2 und der Drain-Anschluß des Transistors T4 sind miteinander verbunden und an den Anschluß 22 sowie den Source-Anschluß des Transistors T6 angeschaltet. Der Gate-Anschluß der Transistoren T3, T4 und der Drain-Anschluß der Transistoren T1, T20 liegen am Anschluß 20 und am Source-Anschluß des Transistors T5. Der Drain-Anschluß der Transistoren T5, T6 und der Gate-Anschluß des Transistors T22 sind mit dem Anschluß 24 verbunden. Der Drain-Anschluß der Transistoren T2, T11, der Source-Anschluß des Transistors T9 und der Gate-Anschluß der Transistoren T5„ T7 sind miteinander und mit dem Anschluß 16 verbunden. Der Drain-Anschluß des Transistors T3* der Source-Anschluß der Transistoren T10, T11 und der Gate-Anschluß der Transistoren T6, T8 sind miteinander und mit dem Anschluß 18 verbunden. Der Gate-Anschluß der Transistoren T9, T10f T11 und T25 sind an den Anschluß 36 gelegt. Der Drain-Anschluß der Transistoren T99 TIOj, T14 und T16 liegen an der Yersorgungsspannung VDD am Anschluß 34ο Die Schaltung mit den Transistoren T9j T10 und T11 dient als Spannungsausglelchsschaltung, die wahlweise die Potentiale der Anschlüsse 16 und 18 ausgleicht.
Der Drain-Anschluß der Transistoren T7 und T8 liegt am Anschluß 26. Der Source-Anschluß des Transistors T7 ist mit dem Anschluß 28, dem Drain-Anschluß des Transistors T12 und dem Gate-Anschluß der Transistoren T13 und T16 verbunden. Der
809829/0835
Source-Anschluß des Tansistors T8 ist mit dem Anschluß 30, dem Gate-Anschluß der Transistoren T12, T14 und dem Drain-Anschluß des Transistors TI3 verbunden. Der Source-Anschluß der Transistoren T12, T13, T15, T17, T18 und T19 liegt an der Versorgungsspannung VSS2 (typisch O Volt) am Anschluß Der. Sarce-Ans chluß des Transistors T16 ist mit dem Drain-Anschluß der Transistoren T17, T18, dem Gate-Anschluß des Transistors T19 und dem invertierenden Ausgangsanschluß T40 verbunden. Der Source-Anschluß des üansistors T14 ist mit dem Drain-Anschluß der Transistoren T15, T19» dem Gate-Anschluß des Transistors T18 und dem nicht invertierenden Ausgangsanschluß 42 gekoppelt. Der Gate-Anschluß der Transistoren T15 und T17 liegt am Anschluß 44. Die Spannungen VSS1 und VSS2, die beiietypisch auf O Volt gehalten werden, sind zur Erzielung einer besseren Störgrenze getrennt.
Ein Eingangs ans chluß 54 ist mit dem Drain-Anschluß des Transistors 24 verbunden. Der Gate-Anschluß des Transistors 24 liegt am Anschluß 46. Der Source-Anschluß des Transistors T24 ist mit dem Anschluß 48, dem Gate-Anschluß der Transistoren T20, T21 und dem Drain-Ans chluß des Transistors T23 gekoppelt. Der Gate-Anschluß des Transistors T23 liegt am Drain-Anschluß der Transistoren T21, T22, T25, T26 und dem Source-Anschluß des Transistors T22.
909829/0835
Die Schaltung 10 ist als Eingangsajfolressenpuffer-Pegelschiebeschaltung brauchbar und kann als Teil eines dynamischen RAM-Speichers Verwendung finden. In typischer Weise sprechen dynamische n-Kanal-RAM-Speicher auf TTL-Spanungspegel an, bei denen der Signalpegel O typisch + 0,8 V oder weniger und der Signalpegel 1 typisch+ 2,2 Y oder mehr beträgt. Ein nicht invertiertes Ausgangssignal erscheint am Anschluß 42 und ein invertiertes Ausgangssignal am Anschluß 40. Wenn die Spannungen VSS1 und VSS2 beide gleich 0 V sind und VDD 12 V beträgt, so hat ein Ausgangspegel 1 typisch + 10„5 V (unter Annahme einer Schwellenwertspannung von 1,5 V). Diese Spannungspegel sind kompatibel mit denen, die in einer Vielzahl üblicher dynamischer n-Kanal-MOS-Speichern mit wahlfreiem Zugriff verwendet werden.
Zu Anfang werden die Anschlüsse 24 und 26 auf 0 V und die Anschlüsse 36j 44 und 46 auf + 12 V gehalten. Die Kombination der Transistoren T9„ T10 und T11 dient in bekannter Weise zur Einstellung des Potentials an den Anschlüssen 16 und 18 auf im wesentlichen gleiche Werte von etwa + 10„5 V (unter Annahme einer Schwellenwertspannung der Transistoren von 1,5 V). Das Potential am Gate-Anschluß der Transistoren T5j> T6, T7 und T8 ist demgemäß ausreichend positiv9 um alle diese Transistoren eingeschaltet zu halten. Die Anschlüsse 20, 22, 28 und 30 werden demgemäß über die eingeschalteten Transistoren T5, T6, T7 bzw. T8 auf im wesentlichen 0 V entladen. Die Transistoren T15, T17
§§9829/0838
und T25 sind ebenfalls eingeschaltet, und die Anschlüsse 40, 42 und 50 werden auf VSS2 (0 V), VSS2 (o V) bzw. VSS1 (0 V) eingestellt. Die Anschlüsse 36 und 44 werden dann impulsförmig auf 0 V gebracht und die Anschlüsse 16, 18, 40, 42 und 50 halten die vorher eingestellten Potentiale als Ladung der parasitären Kapazitäten (nicht dargestellt), die diesen Anschlüssen und den damit verbundenen Tansistoren zugeordnet sind.
Es sei angenommen, daß ein Eingangssignal 0 von 0 V jetzt an den Anschluß 54 angelegt wird. Dann geht der Anschluß 48 auf 0 V und schaltet den Transistor T20 aus. Der Anschluß 46 wird dann impulsförmig auf Erdpotential gebracht, um den Transistor T24 auszuschalten. Anschließend wird der Anschluß 24 impulsförmig von Erdpotential auf + 12 V gelegt. Die beiden Transistoren T5 und Τ6 beginnen zu leiten und das Potential der Anschlüsse 20 und 22 beginnt anzusteigen. Das Potential der Anschlüsse 16 und 18 erhöht sich wegen der Bootstrap-Wirkung der Transistoren T5 und T6. Die Transistoren T3 und T4 schalten ein und leiten vor den Transistoren T1 und T2, da die Kanallänge der Transistoren T3 und T4 kleiner als die der Transistoren T1 und T2 ist und daher die Verstärkung der Transistoren T3 und T4 größer als die der Transistoren T1 und T2 ist. Außerdem sind die Schwellenwertspannungen der Transistoren T3 und T4 niedriger als die der Transistoren T1 und T2. Dadurch entlädt sich der Anschluß 18
909829/0835
über den eingeschalteten Transistor T3 in Richtung auf das Potential O V am Anschluß 38. Dadurch wird der Transistor T6 weniger eingeschaltet und wirkt als größere Impedanz mit der Tendenz, den positiven Potentialanstieg am Anschluß 22 zu begrenzen. Dadurch wiederum werden die Transistoren T1 und T2 ausgeschaltet gehalten, so daß das Potential des Anschlusses 20 weiter über den betätigten Transistor T5 in Richtung auf + 12 V laufen kann. Dadurch werden die Transistoren T3 und T4 eingeschaltet, so daß der Anschluß 18 sich in Richtung auf 0 V (VSS1) entladen kann, während der Anschluß 16 relativ unbeeinflußt bleibt. Aufgrund der beschriebenen Bedingungen wird der Transistor T6 ausgeschaltet, so daß kein Strom über ihn fließt. Der Anschluß 22 entlädt sich ebenfalls über den eingeschalteten Transistor T4 auf 0 V am Anschluß 38 (VSS1). Dies stellt sicher, daß die Transistoren T1 und T2 ausgeschal tet bleiben.
Der Transistor T 5 bleibt eingeschaltet und der Anschluß wird auf etwa + 12 V gehalten» Zu diesem Zeitpunkt fließt praktisch kein Gleichstrom über die Transistoren T1 bis T
An den Anschlüssen 16 und 18„ die zu Anfang etwa gleiches Potential hatten, hat sich demgemäß jetzt eine Spannungsdifferenz von mehreren Volt gebildet«, Die Anschlüsse 20 und die zu Anfang 0 V hatten, haben ebenfalls eine Differenzspannung von mehreren Volt.
Ü9829/083S
Es wird dann der Anschluß 26 impulsförmig von O V auf + 12 V gebracht. Der Transistor T 7 ist eingeschaltet, so daß das Potential des Anschlusses 28 von O V in Richtung auf + 12 V ansteigt. Das Potential am Gate-Anschluss des Transistors T7 wird (durch "Bootstrap-Wirkung") um mehrere Schwellenwertspannungen oberhalb + 12 V gebracht, und zwar aufgrund der Gate-Kapazitäten und der parasitären Kapazitäten (nicht gezeigt) zwischen den Anschlüssen 26 und 16. Die an den Anschluß 26 angelegte Spannung erscheint am Anschluß 28 und betätigt den Transistor T16. Dadurch wird der Anschluß 40 veranlaßt, das Potential VDD abzüglich einer Schwellenwertspannung anzunehmen, nämlich den 1-Pegel (+ 10,5 V). Dadurch wird der Transistor T13 eingeschaltet, der dann den Anschluß 30 auf OV (das Potential VSS2) hält. Der Transistor T14 schaltet dann aus und demgemäß bleibt der Ausgangsanschluß 42 auf 0 V (VSS2). Der Transistor T8 ist zu dieser Zeit ausgeschaltet.
Für ein O-Eingangssignal von 0 Volt erscheint demgemäß ein O-Ausgangssignal von 0 V am Anschluß 42 (der als nicht invertierter Ausgangsanschluß der Detektor-Schiebeschaltung dient) und ein 1-Ausgangssignal von 10, 5 V am Anschluß 40 (der als invertierter Aus gangs an Schluß dient). Die Ausgangsspannungen von + 10,5 V und 0 V sind die typischen Pegel 1 und 0 eines n-Kanal-Feldeffekt-Transistor-RAM-Speichersystems, in Verbindung mit dem die Schaltung 10 verwendet werden kann.
009829/0835
Das 1-Signal am Ausgangsanschluß 40 betätigt den Transistor T19j der den Ausgangsanschluß 42 aktiv auf dem O~Signal-Pegel (auf VSS2) hält. Das O-Signal am Ausgangsanschluß 4o schaltet den Transistor T18 aus, so daß das Potential am Anschluß 42 auf VDD abzüglich der Schwellenwertspannung von T16 gehalten werden kann, also auf dem 1-Pegel.. Wenn umgekehrt entsprechend der nachfolgenden Erläuterung eine 1 an den Anschluß 54 gelegt wird, so erscheint am Anschluß 42 eine 1 und am Anschluß 40 eine 0. Dadurch wird der Transistor T18 eingeschaltet, der den Ausgangsanschluß 40 aktiv auf einer 0 (VSS2) hält» Diese 0 erscheint am Anschluß 40 und schaltet den Transistor T19 aus, so daß das Potential des Anschlusses 42 auf VDD abzüglich der Schwellenwertspannung des Transistors T14 gehalten werden kann, wodurch eine 1 gegeben ist*
Wenn eine 1 an den Eingangsanschluß 54 angelegt ist, dann wirkt der Gate-Anschluß des Transistors T20 ausreichend positiv, um den Transistor T20 einzuschalten,, Dadurch ergibt sich eine niedrige Impedanz parallel zum Transistor T1. Diese niedrige Impedanz über dem Transistor T1 überdeckt die eingebaute Unsymmetrie, die dadurch verursacht ist„ daß die Kanallänge der Transistoren T3 und T4 kleiner ist als die der Transistoren T1 und T2o Wenn das Potential des Anschlusses 24 von 0 V auf + 12 V ansteigt, dann erhöht sich das Potential des Anschlusses 22
i0S829/O83
wesentlich schneller als das Potential des Anschlusses 20. Dadurch wird der Transistor T2 vor dem Transistor T 3 eingeschaltet und entsprechend der Anschluß 16 relativ mit Bezug auf den Anschluß 18 entladen. Dies führt zu einer Unsymmetrie entgegengesetzt zu der bei einem Eingangssignal O. Die sich ergebenden Ausgangssignale an den Anschlüssen 40 und 42 sind 0 bzw. 1 für ein an den Anschluß 54 angelegtes Eingangssignal
Die parasitären Kapazitäten zwischen dem Drain- und Gate-Anschluß des Transistors T20 bewirken, daß ein Teil der positiv gerichteten Flanke des an den Anschluß 24 angelegten Spannungsimpulses das Potential am Gate-Anschluß des Transistors T20 erhöhen kann. Wenn ein Eingangssignal-Pegel 0, typisch zwischen 0 V und + o,8 V, am Anschluß 48 auf einen Wert oberhalb der Schwellenwertspannung des Transistors T20 erhöht wird, dann schaltet der Transistor T20 ein und es kann sich ein fehlerhaftes Ausgangssignal ergeben. Die Schaltung mit den Transistoren T21, T22, T23, T25 und T26 dient zur Einstellung eines Eingangspegels 0 am Anschluß 48 auf den Pegel VSS1 ( 0 V). Dadurch wird ein zuverlässiger O-Pegel geschaffen und sichergestellt, daß der Transistor T20 für ein Eingangssignal 0 ausgeschaltet bleibt. Der positive Potentialanstieg am Anschluß 24 wird zum Anschluß 50 übertragen und bewirkt ein Einschalten
909829/0835
des Transistors T 23, wodurch der Anschluß 48 auf VSS1 (OV) gezogen wird. Demgemäß wird ein "schwaches" Eingangssignal 0, typischerweise + 0,8 V, in ein "hartes" Eingangssignal 0 von 0 V umgewandelt. Die kapazitive Kopplung des Gate-Anschlusses von T20 wird auf diese Weise überwunden und die richtige Arbeitsweise der Schaltung 10 aufrechterhalten. Wenn ein Eingangssignal 1 über den Transistor T24 an den Anschluß 48 gegeben wird, dann schaltet der Transistor T21, dessen Gate-Anschluß mit dem Anschluß 48 verbunden ist, ein, und der Potentialanstieg am Anschluß 50 wird über den Transistor T21 mit VSS1 gekoppelt. Dadurch bleibt der Transistor T23 abgeschaltet, so daß der Spannungspegel 1 am Anschluß 48 nicht gestört wird.
Man beachte, daß während der gesamten Operation der Schaltung kein Ruhegleichstrom fließt, so daß der Leistungsverbrauch relativ niedrig gehalten wird. Außerdem erzielt man eine hohe Empfindlichkeit, da die Spannungsausgleichsschaltung für einen selektiven Potentialausgleich der Anschlüsse 16 und 18 sorgt«
Die Detektor-Pegel-Schiebeschaltung 10 ist in Form einer integrierten Schaltung als Teil eines dynamischen n-Kanal-RAM-Speichers mit 16.384 Bit hergestellt worden und hat sich als funktionstüchtig erwiesen.
909929/0835
Es sind zahlreiche Abänderungen innerhalb des Schutzumfanges der Erfindung möglich. Beispielsweise können p-Kanal-MOS-Transistoren anstelle der n-Kanal-MOS-Transistoren verwendet werden, vorausgesetzt, daß jeweils geeignete Spannungen eingestellt werden. Außerdem kann der Transistor T T1 weggelassen und eine andere Spannungsausgleichschaltung verwendet werden.
9G9829/0835

Claims (5)

  1. BLUMBACH · WESER . BARGEN · KRAMER
    ZWIRNER - MiRSeH-. BREHM
    PATENTANWÄLTE IN MÜNCHEN UND WIESBADEN 29 01234
    Patentconsult Radeckestraße 43 8000 München 60 Telefon (C89) 883603/883604 Telex 05-212313 Telegramme Patentconsult
    Patentconsult Sonnenberger Straße 43 6200 Wiesbaden Telefon (06121)562943/561998 Telex 04-186237 Telegramme Patentconsult
    Western Electric Company Incorporated Beecham, D. Case 7-2 Broadway " —~"
    New York, N.Y. 10038 USA
    Patentansprüche,
    Zweizustandsschaltung mit einem ersten und einem zweiten Feldeffekttransistor (T1„ T4), bei der der Gate-Anschluß jedes Transistors mit einem Ausgangsanschluß des jeweils anderen Transistors gekoppelt ist, derart, daß ein digitales Eingangssignal jeweils einen der Transistoren einschaltet und den anderen Transistor ausschaltet, um einen der beiden Zustände der Schaltung zu definieren,
    dadurch gekennzeichnet,,
    daß die Kanallänge eines der Transistoren wesentlich größer als die des anderen Transistors ist, so daß die Schaltung im Betrieb ohne angelegtes Eingangssignal einen vorbestimmten Zustand und bei Zuführung eines geeigneten Eingangssignals den anderen Zustand einnimmt»
    München: R. Kramer Dipl.-Ing. · W. Weser Dipl.-Phys. Dr. rer. nat. . P. Hirsch Dipl.-Ing. . H.P. Brehm Dipl.-Chem. Dr. phil. nat.
    Wissbaden: P.G. Blumbadi Dipl.-Ing. . P. Bergen Dipl.-Ing. Dr. jur. · G. Zwirner Dipl.-Ing. Dipl.-W.-Ing.
    80982^/083
  2. 2. Schaltung nach Anspruch 1 mit folgenden Bauteilen: Ein dritter, vierter, fünfter und sechster Feldeffekttransistor (T2, T3, T5 und T6), die je einen Gate-Anschluß und einen ersten und einen zweiten Ausgangsanschluß besitzen,
    eine Spannungsausgieichsschaltung (T9, T10, T11), wobei die Gate-Anschlüsse des ersten und dritten Transistors T1 und T2 zusammen mit dem zweiten Ausgangs-. anschluß des zweiten und sechsten Transistors T4 und T6 verbunden sind und der zweite Ausgangsanschluß des dritten Transistors T2 mit dem Gate-Anschluß des fünften Transistors T5 und der Spannungsausgleichsschaltung verbunden ist,
    der Gate-Anschluß der Transistoren T3 und T4 mit dem zweiten Ausgangsanschluß der Transistoren T1, T5 verbunden ist und der zweite Ausgangsanschluß des Transistors T3 mit der Spannungsausgleichsschaltung und dem Gate-Anschluß des Transistors T6 verbunden ist, und die ersten Ausgangsanschlüsse der Transistoren T5 und T6 zusammengeschaltet sind,
    dadurch gekennzeichnet, daß die Länge der Kanäle der Transistoren T1 und T2 größer
    909829/08
    ist als die Länge der Kanäle für die Transistoren T3 und T4,
    und daß ein siebter Feldeffekttransistor vorgesehen ist, dessen Ausgangsanschluß mit dem Gate-Anschluß der Transistoren T3, T4 verbunden ist und dessen Gate-Anschluß Eingangssignale aufnehmen kann.
  3. 3. Schaltung nach Anspruch 1,
    dadurch gekennzeichnet,',· daß Schaltbauteile T7 und T8 mit je einem Steueranschluß und einem ersten und einem zweiten Ausgangsanschluß vorgesehen sind, daß die ersten Ausgangsanschlüsse der Schaltbauteile T7 und T8 verbunden sind, daß die Steueranschlüsse der Schaltbauteile T5 und T7 verbunden sind und daß die Steueranschlüsse der Schaltbauteile T6 und T8 miteinander gekoppelt sind.
  4. 4. Schaltung nach Anspruch 2f
    dadurch gekennzeichnet, daß Schaltbauteile T12, T13, T14, T15, T16, T17, T18 und T19 vorgesehen sind, die je einen Steueranschluß und erste und zweite Ausgangsanschlüsse aufweisen, daß der Steueranschluß von T13 mit dem zweiten Ausgangsanschluß von T7, dem ersten Ausgangsanschluß von T12 und dem Steueranschluß von T16 verbunden ist, daß der Steueranschluß von T12 mit dem zweiten
    809Ö29/083S
    Ausgangsanschluß von T8, dem ersten Ausgangsanschluß von T 13 und dem Steueranschluß von T15 verbunden ist, daß der zweite Ausgangsanschluß von T 14 mit dem ersten Ausgangsanschluß von T15 und T19, dem Steueranschluß von T18 und einem Anschluß verbunden ist, der als erster Ausgangsanschluß dienen kann, und daß der zweite Ausgangsanschluß von T16 mit dem ersten Ausgangsanschluß von T17 und T18 und dem Steueranschluß von T19 sowie einem weiteren Anschluß verbunden ist, der als zweiter Ausgangsanschluß dienen kann.
  5. 5. Schaltung nach Anspruch 2,
    dadurch gekennzeichnet, daß ein kapazitives Bauteil T22 mit einem ersten und einem zweiten Anschluß vorgesehen ist, ferner ein erstes Bauteil T24, das wahlweise eine Übertragung einer an einem ersten Anschluß 54 des Bauteils angekoppelten Signalinformation zu einem zweiten Anschluß 48 des Bauteils ermöglicht, und Schaltbauteile T21, T23, T25 und T26, die je einen Steueranschluß und erste und zweite Ausgangsanschlüsse aufweisen, daß der zweite Ausgangsanschluß von T21, T25 und T26 miteinander und dem Steueranschluß von T23 sowie dem zweiten Anschluß des kapazitiven Bauteils verbunden sind, daß der Steueranschluß von T21 mit dem Steueranschluß von T20, dem
    909829/0 8 35
    zweiten Ausgangsanschluß von T23 und dem ersten Schaltelement T24 verbunden ist, daß der erste Ausgangsanschluß von T 22 mit dem Steueranschluß von T23, dem zweiten Anschluß von T21 und dem ersten Anschluß von T23 und T24 verbunden ist und daß ein Eingangsanschluß mit dem ersten Anschluß des ersten Schaltelementes T24 verbunden ist.
    90S829/083S
DE19792901234 1978-01-16 1979-01-13 Zweizustandsschaltung Pending DE2901234A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/869,845 US4216395A (en) 1978-01-16 1978-01-16 Detector circuitry

Publications (1)

Publication Number Publication Date
DE2901234A1 true DE2901234A1 (de) 1979-07-19

Family

ID=25354364

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19792901234 Pending DE2901234A1 (de) 1978-01-16 1979-01-13 Zweizustandsschaltung

Country Status (9)

Country Link
US (1) US4216395A (de)
JP (1) JPS54129863A (de)
BE (1) BE873473A (de)
DE (1) DE2901234A1 (de)
FR (1) FR2414827A1 (de)
GB (1) GB2012512A (de)
IT (1) IT1117553B (de)
NL (1) NL7900310A (de)
SE (1) SE7900144L (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8518692D0 (en) * 1985-07-24 1985-08-29 Gen Electric Co Plc Power-on reset circuit arrangements
DE69526336D1 (de) * 1995-04-28 2002-05-16 St Microelectronics Srl Leseschaltung für Speicherzellen mit niedriger Versorgungsspannung
US6097618A (en) * 1997-12-11 2000-08-01 Cypress Semiconductor Corporation Apparatus and method for correcting data in a non-volatile random access memory
US8072834B2 (en) * 2005-08-25 2011-12-06 Cypress Semiconductor Corporation Line driver circuit and method with standby mode of operation
US7859925B1 (en) 2006-03-31 2010-12-28 Cypress Semiconductor Corporation Anti-fuse latch self-test circuit and method
US7859906B1 (en) 2007-03-30 2010-12-28 Cypress Semiconductor Corporation Circuit and method to increase read margin in non-volatile memories using a differential sensing circuit

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3539839A (en) * 1966-01-31 1970-11-10 Nippon Electric Co Semiconductor memory device
US3795898A (en) * 1972-11-03 1974-03-05 Advanced Memory Syst Random access read/write semiconductor memory
US3902082A (en) * 1974-02-11 1975-08-26 Mostek Corp Dynamic data input latch and decoder
US3906464A (en) * 1974-06-03 1975-09-16 Motorola Inc External data control preset system for inverting cell random access memory
JPS5430617B2 (de) * 1974-09-04 1979-10-02
JPS5856890B2 (ja) * 1974-09-09 1983-12-17 日本電気株式会社 トランジスタカイロ
US3959781A (en) * 1974-11-04 1976-05-25 Intel Corporation Semiconductor random access memory
JPS51142925A (en) * 1975-06-04 1976-12-08 Hitachi Ltd Address buffer circuit
US4024512A (en) * 1975-06-16 1977-05-17 Fairchild Camera And Instrument Corporation Line-addressable random-access memory
US4031415A (en) * 1975-10-22 1977-06-21 Texas Instruments Incorporated Address buffer circuit for semiconductor memory
US4038646A (en) * 1976-03-12 1977-07-26 Intel Corporation Dynamic mos ram
US4023050A (en) * 1976-05-10 1977-05-10 Gte Laboratories Incorporated Logic level converter
US4028557A (en) * 1976-05-21 1977-06-07 Bell Telephone Laboratories, Incorporated Dynamic sense-refresh detector amplifier
US4077031A (en) * 1976-08-23 1978-02-28 Texas Instruments Incorporated High speed address buffer for semiconductor memory
US4110841A (en) * 1977-12-06 1978-08-29 Bell Telephone Laboratories, Incorporated Level shifter and sense-refresh detector

Also Published As

Publication number Publication date
FR2414827A1 (fr) 1979-08-10
US4216395A (en) 1980-08-05
IT7967080A0 (it) 1979-01-15
JPS54129863A (en) 1979-10-08
NL7900310A (nl) 1979-07-18
GB2012512A (en) 1979-07-25
IT1117553B (it) 1986-02-17
BE873473A (fr) 1979-05-02
SE7900144L (sv) 1979-07-17

Similar Documents

Publication Publication Date Title
DE69523341T2 (de) Spannungspegelverschieber
DE3883323T2 (de) Ausgangspufferschaltungen.
DE69121871T2 (de) CMOS-Ausgangspufferschaltung mit reduzierten Prellen auf den Masseleitungen
DE69804423T2 (de) Mit Sicherheit auch bei niedriger Betriebsspannung betreibbare Pegelumsetzerschaltung
EP0504470B1 (de) Pegelumsetzschaltung
DE3851487T2 (de) Schneller CMOS-Ausgangspuffer mit niedriger Störspannung.
DE2625007A1 (de) Adressenpufferschaltung in einem halbleiterspeicher
EP0591561B1 (de) Integrierte Schaltung zur Erzeugung eines Reset-Signals
DE2657948B2 (de) Logikschaltung
DE2514462C3 (de) Schaltungsanordnung zur Umwandlung eines Spannungspegels
EP0496018A1 (de) Integrierte Schaltung zur Erzeugung eines Reset-Signals
DE68917801T2 (de) Spannungsversorgungsschalter.
DE2646653C3 (de)
EP0499673A1 (de) Regelschaltung für einen Substratvorspannungsgenerator
DE69209498T2 (de) Referenzspannungsgenerator für dynamischen Specher mit wahlfreien Zugriff
DE10026622A1 (de) Treiberschaltung
DE3323446A1 (de) Eingangssignalpegelwandler fuer eine mos-digitalschaltung
DE68920208T2 (de) Konfiguration für TTL-Ausgangstreibergatter.
DE2901234A1 (de) Zweizustandsschaltung
DE3855792T2 (de) Halbleiterspeicheranordnung mit verbesserter Ausgabeschaltung
DE2739110A1 (de) Dynamische vorladeschaltungsanordnung
DE4127805C2 (de)
DE68905658T2 (de) Schaltung zum Erzeugen eines impulsförmigen Signals.
DE2131939B2 (de) Logisch gesteuerte Inverterstufe
DE2553972A1 (de) Schaltungsanordnung zur ueberwachung der funktion einer dynamischen decodierschaltung

Legal Events

Date Code Title Description
OHN Withdrawal