DE4127805C2 - - Google Patents

Description

Die Erfindung bezieht sich auf eine Pegelumwandlungseinrichtung nach dem Oberbegriff des Patentanspruchs 1, sowie auf ein Verfahren zur Umwandlung eines Pegels eines Signals nach dem Oberbegriff des Patentanspruchs 16.

Der jüngste Fortschritt in der Halbleitertechnologie hat zur Entwicklung integrierter logischer Schaltungen verschiedener Standards geführt, die von relativ langsamen TTL (Transistor- Transistor-Logik)-Schaltungen bis zu ECL (Emitter-gekoppelte- Logik)-Schaltungen reichen.

Fig. 10 ist ein Blockschaltbild, das ein Beispiel eines in­ tegrierte logische TTL-Schaltungen enthaltenden Computer­ systems zeigt. Nach dieser Abbildung sind mit einer Busleitung 1 eine CPU 2, ein Hauptspeicher 3, ein Cache-Speicher 4 und ein Ein/Ausgabegerät 5, die sämtlich aus TTL-Elementen gebil­ det sind, verbunden. Externe Geräte wie ein Drucker 6 und eine Tastatur 7 sind mit dem Ein/Ausgabegerät 5 verbunden. Die CPU 2 und der Cache-Speicher 4 beispielsweise sind jedoch manchmal durch eine CPU 2′ und einen Cache-Speicher 4′ er­ setzt, die aus ECL-Elementen gebildet sind, um die Anforde­ rungen der Hochgeschwindigkeitsverarbeitung zu erfüllen. In diesem Falle muß, wie in Fig. 11 gezeigt, zwischen die CPU 2′ und die Busleitung 1 bzw. zwischen den Cache-Speicher 4′ und die Busleitung 1 eine Pegelumwandlungseinrichtung geschaltet werden. Mit anderen Worten ist es erforderlich, wenn mit re­ lativ hoher Geschwindigkeit arbeitende ECL-Geräte und relativ langsame TTL-Geräte in Kombination miteinander betrieben werden, die Pegel der beiden Gerätetypen einander anzupassen.

Fig. 12 ist ein Blockschaltbild, das ein Beispiel dafür zeigt, wie eine integrierte logische ECL-Schaltung 8 und eine integrierte logische TTL-Schaltung 10 miteinander über eine herkömmliche Pegelumwandlungseinrichtung 9 verbunden sind. Die integrierte ECL-Schaltung 8 wird mit einer Quellspannung VEE von -5,2 bis -4,5 V versorgt und gibt ein Signal auf einen Widerstand Rg von 50 Ω aus. Dieser Widerstand Rg wird mit einer Quellspannung VTT von -2 V versorgt. Die inte­ grierte ECL-Schaltung 8 weist einen Hoch(H)-Spannungspegel bzw. eine logische Amplitude H von -0,8 V und einen Nied­ rig(L)-Spannungspegel bzw. einen logischen L-Amplitudenwert von -1,6 V auf. Andererseits ist mit der integrierten TTL- Schaltung 10 eine Quellspannung VTL von +5 V verbunden. Die integrierte TTL-Schaltung 10 hat einen H-Spannungspegel bzw. eine logische H-Amplitude von 2,4 V oder mehr und einen L-Spannungspegel bzw. eine logische L-Amplitude von 0,4 V oder weniger.

Die Pegelumwandlungseinrichtung 9 wird mit den Quellspannun­ gen VTL und VEE von +5 V und -5 V versorgt und wandelt die ECL-Pegel (H = -0,8 V, L = -1,6 V) in die TTL-Pegel (H < 2,4 V, L < 0,4 V) um.

Fig. 13A ist ein Blockschaltbild der erwähnten herkömmlichen Pegelumwandlungseinrichtung 9. Gemäß der Abbildung enthält diese Einrichtung eine Eingangsschalteinrichtung A, eine Re­ ferenzspannungserzeugungsschaltung B, eine Steuersignalerzeu­ gungsschaltung E und eine Ausgangsschalteinrichtung C. Die Referenzspannungserzeugungsschaltung B erhält die Versor­ gungsspannung VEE (-5 V) und erzeugt Referenzspannungen Vbb und Vcs. Die Referenzspannungen Vbb und Vcs werden an die Eingangsschalteinrichtung A angelegt.

Die Eingangsschalteinrichtung A ist zwischen die Versorgungs­ spannung VEE und die Steuersignalerzeugungsschaltung E ge­ schaltet und führt unter Aufnehmen eines Signals Vin von der integrierten ECL-Schaltung einen Schaltvorgang aus. Genauer gesagt, schaltet sie, wenn das Potential des Signals Vin hö­ her als das Potential der Referenzspannung Vbb ist, ein, und wenn das Potential des Signals Vin niedriger als das Poten­ tial der Referenzspannung Vbb ist, schaltet sie aus. Die Re­ ferenzspannung Vcs bestimmt den Betrag des zur Eingangs­ schalteinrichtung A fließenden Stromes, wenn die Eingangs­ schalteinrichtung A einschaltet.

Die Steuersignalerzeugungsschaltung E erzeugt ein Steuersi­ gnal zum Ausschalten der Ausgangsschalteinrichtung C in Reak­ tion auf das Einschaltsignal von der Eingangsschalteinrich­ tung A und ein Steuersignal zum Einschalten der Ausgangs­ schalteinrichtung C in Reaktion auf ein Ausschaltsignal von der Eingangsschalteinrichtung A.

Die Ausgangsschalteinrichtung C ist zwischen die Versorgungs­ spannung Vcc (5 V) und Massepotential geschaltet und schaltet in Reaktion auf die beiden Steuersignale von der Steuersignalerzeugungsschaltung E und erzeugt ein Signal Vout auf TTL-Pegel.

Fig. 13B ist ein Schaltbild, das ein Beispiel einer herkömm­ lichen Pegelumwandlungseinrichtung 9 zeigt. Diese Einrichtung ist in "Mell Integrated Circuits Data Book", 1971, veröffent­ licht von Motorola, beschrieben. Nach Fig. 13B enthält diese Pegelumwandlungsschaltung einen ECL-Eingangsanschluß Vi, einen TTL-Ausgangsanschluß Vo, einen mit 5 V versorgten Quellanschluß Vcc, einen mit -5 V versorgten Quellanschluß VEE und einen Masseanschluß GND. Transistoren Q21, Q22 und Q23 und ein Widerstand R25 bilden eine Eingangsschalteinrich­ tung A. Transistoren Q27 und Q28, Dioden D27 und D25 und Wi­ derstände R26, R27, R28 und R29 bilden eine Referenzspan­ nungserzeugungsschaltung B, die die Versorgungsspannungen Vbb und Vcs an die Eingangsschalteinrichtung A liefert. Die Span­ nung Vbb ist eine Referenzspannung zum Bestimmen eines Schwellspannungspegels für den Eingang und ist auf ein etwa in der Mitte zwischen der hohen und niedrigen logischen Am­ plitude der ECL-Schaltung liegendes Potential (-1,2 V) ge­ setzt. Die Spannung Vcs ist eine Referenzspannung zur Vorgabe eines Strompegels für die Eingangsschalteinrichtung A und wird an die Basis des Transistors Q23 angelegt. Widerstände R21 und R24 stellen Lastwiderstände der Eingangsschaltein­ richtung A dar, die an einer totemförmig gepolten, aus Tran­ sistoren Q25 und Q26 und einer Diode D23 gebildeten Ausgangs­ schaltung C anliegen. Ein Transistor Q24, Widerstände R22 und R23 und Dioden D21 und D22 bilden eine Spannungsklemmschal­ tung D zum Einstellen der Obergrenze der vom Lastwiderstand R24 der Eingangsschalteinrichtung A abgegebenen Spannung. Die Klemmschaltung D und die Widerstände R21 und R24 bilden die Steuersignalerzeugungsschaltung E.

Im folgenden wird der Betrieb der in Fig. 13B gezeigten Pe­ gelumwandlungseinrichtung beschrieben.

Es sei zuerst angenommen, daß der ECL-Eingangsanschluß Vi mit hohem Pegel (H = -0,8 V) versorgt wird. Da das an den Eingangsanschluß Vi angelegte Hochpegelsignal (-0,8 V) ein höheres Potential Vbb aufweist, wird der in der Eingangs­ schalteinrichtung A enthaltene Transistor Q21 leitend, und der Transistor Q22 wird nichtleitend. Damit, daß der Transi­ stor Q21 leitend wird, wird an den entgegengesetzten Enden des Lastwiderstandes R21 eine Spannung erzeugt, womit das Basis-Potential des Transistors Q25 der Ausgangsschaltung C hinreichend erniedrigt wird. Der Transistor Q25 wird in Reak­ tion auf die Verringerung der Basisspannung nichtleitend.

Andererseits fließt durch den Widerstand R24 kein Strom, da der Transistor Q22 nichtleitend ist. Infolgedessen wird die durch die Spannungsklemmschaltung D festgehaltene Spannung an den Transistor Q26 der Ausgangsschaltung C angelegt, was den Transistor Q26 leitend macht. Indem der Transistor Q26 lei­ tend wird, werden der Ausgangsanschluß Vo und der Massean­ schluß GND der Ausgangsschaltung C mit einem Ausgang von etwa 0 V (niedrigem Pegel) verbunden.

Als nächstes sei angenommen, daß der ECL-Eingangsanschluß Vi mit niedrigem Pegel (L = -1,6 V) beaufschlagt wird. In Reak­ tion auf die Eingangsspannung auf niedrigem Pegel wird der Transistor Q21 nichtleitend und der Transistor T22 leitend. Indem der Transistor Q21 nichtleitend wird, fließt kein Strom durch die Eingangsschalteinrichtung A. Infolgedessen hat die Basis des Transistors Q25 der Ausgangsschaltung C ein Poten­ tial, das etwa dem des Quellanschlusses Vcc entspricht, wo­ durch der Transistor Q25 leitend gemacht wird. Auf der ande­ ren Seite fließt, da der Transistor Q22 leitend ist, ein Strom von der Eingangsschalteinrichtung A zum Widerstand R24, womit das Basispotential des Transistors Q26 der Ausgangs­ schaltung C hinreichend erniedrigt wird. Der Transistor Q26 wird in Reaktion auf die Erniedrigung dieser Basisspannung nichtleitend. Im Ergebnis dessen wird ein Signal auf hohem Pegel am Ausgangsanschluß Vo der Ausgangsschaltung C ausge­ geben. Dieses Signal auf hohem Pegel hat ein Potential Vcc-2Vbe, wobei Vbe die Vorwärtsspannung des Transistors Q25 oder der Diode D23 ist und einen Wert von etwa 0,8 V hat. Wenn zwischen den Ausgangsanschluß Vo und den Masseanschluß GND ein Lastwiderstand geschaltet ist, wird die Ausgangs­ spannung bei etwa 3,4 V liegen. Wenn die Last eine kapazi­ tive, wie etwa ein Kondensator, ist, wird ein Potential in der Größenordnung von 5 V ausgegeben.

Die gemäß obiger Beschreibung aufgebaute herkömmliche ECL- TTL-Pegelumwandlungsschaltung hat den Nachteil eines großen Leistungsverbrauches, da als Quellspannungen zum Anlegen an die Pegelumwandlungsschaltung relativ hohe Spannungen von +5 V und etwa -5 V verwendet werden.

Diesen Nachteil weist auch eine in DE 34 41 142 C2 beschriebene Anordnung zur Impulsverlängerung und Pegelumsetzung auf, die im wesentlichen aus einer gleichstrom-mitgekoppelten Komparatorschaltung und zwei linearen Verstärkern besteht.

Diese Schaltung ist zwischen eine ECL- und eine TTL- Logikschaltung geschaltet weist einen ersten bis dritten sowie weitere Quellenanschlüsse auf und wandelt gleichzeitig Pegel und Impulslänge eines Signales von der ECL-Schaltung in dem Standard der TTL-Schaltung angemessene Werte um.

An dieser Schaltung liegen die ECL-Betriebsspannung von -5,2 V, eine positive Betriebsspannung von +5V (TTL-Spannung), zwei Potentiale von +2V bzw. -2V sowie eine feste Bezugsspannung von z. B. -1,3V an, und das Umsetzungsverfahren beruht auf dem Zusammenwirken der - insgesamt recht aufwendigen - Komparator- und Verstärkerschaltungen. Der erzeugte Signalpegel wird im Grunde durch die angelegte TTL-Betriebsspannung bestimmt.

Die Quellspannungen können verringert werden, um den Nachteil des hohen Stromverbrauches zu beseitigen. Da jedoch in der herkömmlichen Schaltung die totempfahlartige Ausgangsschal­ tung verwendet wird, müssen als Quellspannung an den Quell­ anschluß Vcc mindestens 3 V angelegt werden. Das an den Quellanschluß VEE angelegte Potential muß -3 V oder niedriger sein, um die Schwellspannung Vbb für die Eingangsschaltein­ richtung A und die Schwellspannung Vcs zur Vorgabe des Span­ nungspegels zu erzeugen.

Fig. 14 ist ein Blockschaltbild, das eine Pegelumwandlungs­ einrichtung zeigt, die Werte von mehreren Bit aufnimmt. Gemäß der Abbildung unterscheidet sich diese Pegelumwandlungsein­ richtung von der Pegelumwandlungseinrichtung nach Fig. 13A darin, daß eine Mehrzahl von Eingangsschalteinrichtungen A, Steuersignalerzeugungsschaltungen E und Ausgangsschaltein­ richtungen C entsprechend der Mehrzahl von Bits vorgesehen ist. Genauer gesagt, um eine Mehrzahl von Bit-Signalen von der integrierten logischen ECL-Schaltung aufzunehmen, kann nur die Referenzspannungserzeugungsschaltung B gemeinsam ge­ nutzt werden, während die anderen Schaltungen A, C und E in einer Anzahl entsprechend der Anzahl von Bits vorgesehen wer­ den müssen. Jede der anderen Schaltungen A, C und E enthält jedoch eine große Anzahl von Elementen und wenn die Anzahl der Schaltungen erhöht wird, um der Anzahl von Bits zu entsprechen, wird der Schaltungsaufbau kompliziert und erfor­ dert eine vergrößerte Substratfläche.

Es ist daher Aufgabe der Erfindung, eine zwischen eine logi­ sche integrierte Schaltung eines ersten Standards mit kleinem logischen Hub und eine integrierte logische Schaltung eines zweiten Standards mit großem logischem Hub geschaltete Pegel­ umwandlungseinrichtung anzugeben, die zu einer Pegelumwand­ lung bei niedrigerer Quellspannung als eine herkömmliche Schaltung in der Lage ist, damit einen niedrigeren Strom­ verbrauch als diese aufweist und einfach aufgebaut ist, damit die erforderliche Substratfläche verkleinert wird. Es ist weiter Aufgabe der Erfindung, ein Verfahren zur Umwandlung eines Signalpegels zu schaffen.

Eine Pegelumwandlungseinrichtung nach der Erfindung weist die Merkmale des Patentanspruchs 1 auf.

Zweckmäßige Ausgestaltungen ergeben sich aus den Unteransprüchen.

Das erfindungsgemäße Verfahren weist die Merkmale des Patentanspruchs 16 auf.

Beim Umwandeln des ECL- Pegels in den TTL-Pegel kann die Quellspannung beispielsweise eine Amplitude haben, die durch den unteren logischen Hub -1,6 V des ECL-Pegels und den oberen logischen Hub 2,4 V des TTL-Pegels bestimmt ist.

Infolgedessen ist diese Pegelumwandlungseinrichtung mit nied­ rigerer Quellspannung als die herkömmliche Pegelumwandlungs­ einrichtung betreibbar, was den Vorteil geringerer Leistungs­ aufnahme mit sich bringt.

Es folgt die Erläuterung von Ausführungsbeispielen anhand der Figuren.

Von den Figuren zeigen:

Fig. 1 das Blockschaltbild einer Ausführungs­ form;

Fig. 2 das Blockschaltbild einer Pegelumwand­ lungseinrichtung, die zwischen eine inte­ grierte logische ECL-Schaltung und eine integrierte logische TTL-Schaltung ge­ schaltet ist;

Fig. 3 ein Schaltbild, das Einzelheiten der Fig. 1 zeigt;

Fig. 4 eine Darstellung, die Spannungs-Wellen­ formen der in Fig. 3 gezeigten Schaltun­ gen zeigt;

Fig. 5 eine Draufsicht, die den Aufbau einer Ausgangsschalteinrichtung zeigt;

Fig. 6 eine Darstellung, die Charakteristika der Ausgangsschalteinrichtung zeigt;

Fig. 7A ein Schaltbild, das eine Abwandlung der Fig. 3 zeigt;

Fig. 7B ein Wellenformdiagramm des durch die Schaltung der Fig. 7A gelieferten Steuer­ signals;

Fig. 8 ein Blockschaltbild, das eine Modifizie­ rung der Fig. 1 zeigt;

Fig. 9 ein Schaltbild, das den Hauptteil der Fig. 8 zeigt;

Fig. 10 ein Blockschaltbild eines integrierte lo­ gische TTL-Schaltungen enthaltenden Com­ putersystems;

Fig. 11 ein Blockschaltbild, das ein Beispiel ei­ ner CPU und eines Cache-Speichers nach Fig. 10 zeigt, die aus integrierten logi­ schen ECL-Schaltungen gebildet sind;

Fig. 12 ein Blockschaltbild, das eine herkömmli­ che Pegelumwandlungsschaltung zeigt, die zwischen eine integrierte logische ECL- Schaltung und eine integrierte logische TTL-Schaltung geschaltet ist;

Fig. 13A ein Blockschaltbild einer herkömmlichen Einrichtung;

Fig. 13B ein Schaltbild der in Fig. 12 gezeigten herkömmlichen Pegelumwandlungsschaltung; und

Fig. 14 ein Blockschaltbild, das eine Abwandlung der Fig. 13A darstellt.

Fig. 2 ist ein Blockschaltbild, das eine Pegelumwandlungs­ schaltung zwischen einer integrierten ECL-Schaltung und einer integrierten TTL-Schaltung zeigt. Gleiche Bauteile werden mit den gleichen Bezugszeichen wie in Fig. 12 bezeichnet. Nach Fig. 2 ist die integrierte ECL-Schaltung 8 mit einer -5 V- Spannungsquelle verbunden, und ihr Ausgang ist über einen An­ passungswiderstand Rg zwischen der integrierten ECL-Schaltung 8 und der Pegelumwandlungseinrichtung 9 mit einem Quellan­ schluß Vtt von -2 V verbunden. Die Pegelumwandlungsschaltung 9 ist mit der Quellspannung VTT und einer Stromversorgung VCC von +3 V verbunden. Die integrierte TTL-Schaltung 10 ist mit einer Stromversorgung VTL von +5 V verbunden.

Im Unterschied zu der Pegelumwandlungseinrichtung nach Fig. 12 ist an die Pegelumwandlungsschaltung 9 dieser Ausführungs­ form an den Quellanschluß Vcc +3 V angelegt, und an den Quellanschluß Vtt ist -2 V angelegt. Auf diese Weise kann durch Verwendung niedrigerer Quellspannungen als in den her­ kömmlichen Einrichtungen der Leistungsverbrauch gesenkt werden. Weiter ist es durch die Nutzung der Anschlußspannung VTT von -2 V als Minus-Spannung nicht nötig, eine zusätzliche Spannungsquelle vorzusehen.

Fig. 1 ist ein Blockschaltbild, das eine Pegelumwandlungsein­ richtung nach einer Ausführungsform zeigt. Nach dieser Abbil­ dung enthält die Pegelumwandlungseinrichtung 9 dieser Ausfüh­ rungsform den Quellanschluß Vcc, der mit einer Quellspannung von +3 V verbunden ist, den Quellanschluß Vtt, der mit der Quellspannung von -2 V verbunden ist, eine mit dem Quellan­ schluß Vcc verbundene Referenzspannungserzeugungsschaltung 11 und eine Massepotential-Quelle GND zur Erzeugung einer mit der Obergrenze des TTL-Pegels korrelierten Referenzspannung und einer mit der Untergrenze des TTL-Pegels korrelierten Re­ ferenzspannung, eine Eingangsschalteinrichtung 14 zum Ausfüh­ ren eines Schaltvorganges in Reaktion auf das Eingangssignal Vi von der integrierten logischen ECL-Schaltung 8, eine Dif­ ferenzspannungserzeugungsschaltung 15, die in Reaktion auf den Schaltbetrieb der Eingangsschalteinrichtung 14 eine Dif­ ferenzspannung zwischen der Obergrenzen-Referenzspannung und der Untergrenzen-Referenzspannung erzeugt, eine Verstärker­ schaltung 16 zum Verstärken eines durch die Differenzspan­ nungserzeugungsschaltung 15 erzeugten Differenzspannungssi­ gnals und eine Ausgangsschalteinrichtung 17, die in Reaktion auf ein Ausgangssignal der Verstärkerschaltung 16 betreibbar ist und einen Schaltvorgang zur Ausgabe eines Signals einer durch die Quellspannung Vcc und das Massepotential GND be­ stimmten Amplitude ausführt.

Fig. 3 zeigt einen speziellen Aufbau der in Fig. 1 gezeigten Pegelumwandlungsschaltung, und Fig. 4 zeigt Signal-Wellenfor­ men der entsprechenden Teile der Schaltung. Nach Fig. 3 ent­ hält die Eingangsschalteinrichtung 14 Transistoren Q1 und Q2 und einen Widerstand R1. Die Referenzspannungserzeugungs­ schaltung 11 enthält einen Widerstand R2, Dioden D1, D2 und D3 und Transistoren Q3 und Q4. Der Widerstand R2 und die Di­ oden D1, D2 und D3 werden zur Erzeugung einer Referenzspan­ nung von 2,4 V verwendet, während die Diode D3 dazu verwendet wird, eine übermäßige Verringerung des niedrigen Pegels der durch die Differenzspannungserzeugungsschaltung 14 oder den Widerstand R3 erzeugten Spannung zu verhindern. Eine durch den Widerstand R2 und die Dioden D1, D2 und D3 erzeugte Span­ nung Vu wird an den Transistor Q4 angelegt, während eine Spannnung (0,8 V), die durch die Diode D3 erzeugt wird, an den Transistor Q3 angelegt wird. Die Transistoren Q3 und Q4 halten die an entgegengesetzten Enden des Widerstandes R3 er­ zeugten Spannungen fest. Die Verstärkerschaltung 16 enthält einen n-MOSFET 18 und einen Widerstand R4. Die Ausgangs­ schalteinrichtung 17 enthält einen CMOS-Inverter mit einem p-MOSFET 19 und einem n-MOSFET 20 in komplementärer Schaltung.

Fig. 4 ist eine Darstellung von Ausgangs-Wellenformen der im Schaltbild der Fig. 3 gezeigten entsprechenden Schaltungen. In Fig. 4 ist (1) die Wellenform des an die Eingangsschalt­ einrichtung (14) angelegten Signals und (2) die Wellenform einer an das Gate des n-MOSFET 18 angelegten Spannung. Die Bezugsziffer (3) zeigt die Wellenform der Drain des n-MOSEFT. Bezugsziffer (4) gibt die Wellenform eines Ausgangswertes Vo der Ausgangsschalteinrichtung 17 an.

Im folgenden wird der Betrieb der in den Fig. 1 bis 4 gezeig­ ten Pegelumwandlungsschaltung beschrieben. Es sei zuerst an­ genommen, daß an den ECL-Eingangsanschluß Vi hoher Pegel (H= -0,8 V) angelegt sei. Der Transistor Q1 wird leitend, da die an den Eingangsanschluß Vi angelegten -0,8 V höher sind als das Potential des Quellanschlusses Vtt und die Spannung zwi­ schen Basis und Emitter eine Vorwärtsspannung ist. Indem die­ ser Transistor leitend wird, fließt ein Strom I zum Lastwi­ derstand R3 (der Differenzspannungerzeugungsschaltung) über den Transistor Q2 mit auf Masse liegender Basis, wodurch die Spannung für den Widerstand R3 verringert wird. Die an das Gate der Verstärkerschaltung 16 angelegte Spannung VA ist zu diesem Zeitpunkt durch die folgenden Gleichungen auszudrüc­ ken:

VA = (Vu-Vbe(Q4)) - I1 × (R3) (1)
VA = (Vu-Vbe(Q4)) - Vbe(D1) - Vbe(D2) (2)
Vu = Vbe(D1) + Vbe(D2) + Vbe(D3) (3)
I = (Vi - Vbe(Q1) - VTT)/(R1) (4)

wobei Vbe(Q4) und Vbe(Q1) Spannungsabfälle in der Vorwärts- Richtung der Transistoren Q4 und Q1 und Vbe(D1), Vbe(D2) und Vbe(D3) Spannungsabfälle in der Vorwärts-Richtung der Dioden D1, D2 und D3 sind.

Obige Gleichung (1) zeigt den Fall, daß Ix(R3) kleiner als eine Summe 2Vbe von Vorwärts-Spannungen der Dioden D1 und D2 ist, und Gleichung (2) den Fall, daß Ix(R3) gleich oder grö­ ßer als 2Vbe ist. Damit kann durch Einstellen des Wertes des Widerstandes R3 derart, daß Ix(R3)=2Vbe ist, die Gatespannung Va der Verstärkerschaltung 16 auf 0 V gesetzt werden, wenn am ECL-Eingangsanschluß Vi hoher Pegel anliegt. In Reaktion auf diese OV wird der n-MOSFET 18 der Verstärkerschaltung 16 nichtleitend. In Reaktion darauf, daß der n-MOSFET 18 nicht­ leitend wird, wird der n-MOSFET 20 der Ausgangsschalteinrich­ tung 17 leitend und der p-MOSFET 19 nichtleitend. Im Ergebnis dessen werden am Ausgangsanschluß Vo der Ausgangsschaltein­ richtung 17 näherungsweise OV (niedriger Pegel) ausgegeben.

Als nächstes wird angenommen, daß der ECL-Eingangsanschluß Vi L = -1,6 V (niedrigen Pegel) aufnimmt. Der Transistor Q1 wird nichtleitend, da die Potentialdifferenz zwischen der Basis des Transistors Q1 und dem Quellenanschluß Vtt etwa 0,4 V be­ trägt und die Spannung zwischen Basis und Emitter niedriger als die Vorwärtsspannung (0,8 V) ist. Im Ergebnis dessen fließt zum Widerstand R1 so gut wie kein Strom, und am Wider­ stand R3 gibt es keinen Spannungsabfall. Die Gatespannung VA des n-MOSFET 18 der Verstärkerschaltung 16 ist dann etwa 1,6 V, was gleich dem Wert der durch den Transistor Q4 der Referenzspannungserzeugungsschaltung 11 erzeugten Spannung Vu-Vbe(Q4) ist. Diese 1,6 V werden in einem Maße verstärkt, daß das Schalten des CMOS-Inverters der Ausgangsschaltein­ richtung 17 leicht möglich ist. Bei dieser Ausführungsform werden sie auf die Quellspannung Vcc verstärkt. Dann wird die Spannung von H = Vcc am Ausgangsanschluß Vo durch Einschalten des p-MOSFET 19 der Ausgangsschalteinrichtung 17 und Aus­ schalten des n-MOSFET 20 ausgegeben.

Fig. 5 ist eine Draufsicht, die den Aufbau der Ausgangs­ schalteinrichtung 17 zeigt, und Fig. 6 ist eine Darstellung, die Charakteristiken der Ausgangsschalteinrichtung 17 zeigt. Nach Fig. 5 haben die MOSFETs 19 und 20 der Ausgangsschalt­ einrichtung 17 etwa dieselbe Ansteuerleistung, wobei die ent­ sprechenden Gates eine Länge L und eine Breite W haben. Es ist daher möglich, wie in Fig. 6 gezeigt, eine Schwellspan­ nung von etwa 1,5 V für die Spannung von 3 V vorzugeben, die von der Verstärkerschaltung 16 geliefert wird. Da eine ange­ messene Schwellspannung auf Grundlage der Gatebreite und Ga­ telänge vorgegeben werden kann, erfordert die dargestellte Schalteinrichtung 17 nicht die bei herkömmlichen Einrichtun­ gen erforderliche Schaltung zum Einstellen der Schwellspan­ nung Vbb und Vcs, wie sie in Fig. 13B gezeigt ist. Damit wird eine vereinfachte Konstruktion der Ausgangsschalteinrichtung und der Referenzspannungserzeugungsschaltung realisierbar.

Fig. 7A ist ein Schaltbild, das eine Abwandlung der Konstruk­ tion nach Fig. 3 zeigt. Fig. 7B zeigt Verbesserungen des An­ stiegs- und Abfallsverhaltens des Steuersignals. Nach Fig. 7A unterscheidet sich diese Pegelumwandlungseinrichtung von der Einrichtung nach Fig. 3 nur darin, daß der Widerstand R5 zwi­ schen Emitter (Knoten Vx) des Transistors Q2 und dem Strom­ versorgungsanschluß Vtt vorgesehen ist. In der Abbildung sind gleiche Bauteile wie in Fig. 3 mit gleichen Bezugszeichen versehen, und, soweit möglich, wird die erneute Beschreibung dieser Bauteile unterlassen. Die gepunktete Linie in Fig. 6B zeigt Wellenformen des Knotens VA und des Knotens VX, wenn der Widerstand R5 nicht vorgesehen ist, während die durchge­ zogene Linie Wellenformen zeigt, wenn R5 vorhanden ist. Der Widerstand R5 ist ein Vorspannungswiderstand zum dauerhaften Halten des Transistors Q2 im leitenden Zustand. Dies ist er­ forderlich, um die Möglichkeit von Schaltverzögerungen, die sich ereignen können, wenn der Transistor Q1 nichtleitend wird, um den zum Kollektor des Transistors Q2 fließenden Strom zu beenden und damit den Transistor Q2 auch nichtlei­ tend zu machen, auszuschließen. Da der Widerstand R5 zu Vor­ spannzwecken benutzt wird, ist es angemessen, daß der Wider­ stand R5 einen um eine Größenordnung größeren Widerstand als der Widerstand R3 und R1 aufweist. Dies führt zu einem klei­ nen Anwachsen des Leistungsverbrauches.

Genauer gesagt, schaltet, wenn das Eingangssignal Vin H-Pegel annimmt, der Transistor Q1 ein und damit fällt das Potential VA (siehe Fig. 4 (4)) auf 0 V.

Wenn das Eingangssignal Vin L-Pegel annimmt, wird der Transi­ stor Q1 ausgeschaltet, und damit wird der Transistor Q2 ten­ dentiell in den Aus-Zustand überführt, was zur Anhebung des Potentials a, Knoten VX führt. Da jedoch der Emitter des Transistors Q2 über den Widerstand R5 die Versorgungsspannung Vtt erhält, wird der Transistor im Ein-Zustand gehalten. Das Potential am Knoten Vx wird im wesentlichen unverändert bei­ behalten. Daher können, wie durch die durchgezogene Linie der Fig. 7B gezeigt, der Anstieg und das Abfallen des Stromes am Knoten zwischen dem Widerstand R3 und dem Kollektor des Tran­ sistors Q2 schneller gemacht werden.

Fig. 8 ist ein Blockschaltbild, das eine Abwandlung des Auf­ baus der Fig. 1 zeigt, und Fig. 9 ist ein Schaltbild, das dem Hauptteil der Fig. 8 entspricht. In diesen Abbildungen sind gleiche Bauteile unter Bezugnahme auf die Fig. 1 und 3 mit gleichen Bezugszeichen bezeichnet, und, soweit möglich, wird die Beschreibung dieser Bauteile unterlassen. Diese Ausfüh­ rungsform enthält eine einzige Referenzspannungserzeugungs­ schaltung 11, mit der die Differenzspannungserzeugungsschal­ tungen 15, Eingangsschalteinrichtungen 14 und Ausgangsschalt­ einrichtungen 17 jeweils in einer den von der integrierten ECL-Schaltung eingegebenen Signalen entsprechenden Anzahl verbunden sind. Wie in Fig. 9 gezeigt, ist in der Referenz­ spannungserzeugungsschaltung 11 der Transistor Q3 mit einem Ausgang (einem Emitter) durch einen Mehremittertransistor Q3′ ersetzt.

Dieser Aufbau ist zur Pegelumwandlung einer Mehrzahl von von der integrierten logischen ECL-Schaltung eingegebenen Bitsi­ gnalen zwecks Anlegens an die integrierte logische TTL-Schal­ tung in der Lage.

Ein Vergleich dieser Pegelumwandlungseinrichtung und der in Fig. 13 gezeigten Pegelumwandlungseinrichtung zeigt, daß bei der herkömmlichen Pegelumwandlungseinrichtung nur die Referenz­ spannungserzeugungschaltung B als gemeinsame Schaltung beim Empfang einer Mehrzahl von Bitsignalen dient, und daß die anderen Schaltungen A, C und D und die Lastwiderstände R21 und R22 in einer der Anzahl der Bitsignale entsprechenden An­ zahl vorzusehen sind. Bei der in den Fig. 8 und 9 gezeigten Pegelumwandlungseinrichtung sind demgegenüber die der Klemm­ schaltung D entsprechenden Transistoren Q3′ und Q4 gemein­ same, und jede Schaltung hat einen einfachen Aufbau. Dies er­ bringt den Vorteil einer Reduzierung des Flächenbedarfes der integrierten Halbleiterschaltung.

Claims (16)

1. Pegelumwandlungseinrichtung (9), die zwischen eine logi­ sche Schaltung (8) eines ersten Standards mit einer ersten Versorgungsspannung (VEE) und mit einem auf eine genormte Spannung gesetzten logischen Hub und eine logische Schaltung (10) eines zweiten Standards mit einer zweiten Versorgungsspannung (VTL) und mit einem auf ein hö­ heres Niveau als die genormte Spannung des ersten Standards gesetzten logischen Hub geschaltet ist, zum Umwandeln des Pe­ gels eines Signales von der ersten logischen Standardschal­ tung in ein Signal eines logischen Hubes des zweiten Stan­ dards, mit einem ersten, einem zweiten und einem dritten Quellenanschluß, dadurch gekennzeichnet, daß der erste Quellenanschluß (Vtt), auf ein Potential (VTT) zwischen der Untergrenze des logischen Hubes der logischen Schaltung des ersten Standards und einen Wert oberhalb der ersten Versorgungsspannung (VEE) gesetzt ist,
der zweite Quellenanschluß (Vcc) auf ein Potential (Vcc) zwischen der Obergrenze des logischen Hubes der logischen Schal­ tung des zweiten Standards und einem Wert unterhalb der zweiten Versorgungsspannung (VTL) gesetzt ist, und der dritte Quellenanschluß (GND) auf ein Potential, das der Untergrenze des logischen Hubes der logischen Schal­ tung des zweiten Standards entspricht, gesetzt ist.

2. Pegelumwandlungseinrichtung nach Anspruch 1, gekennzeichnet durch
eine Referenzspannungserzeugungseinrichtung (11), die zwi­ schen den zweiten Quellenanschluß und den dritten Quellenan­ schluß geschaltet ist, zum Erzeugen einer Obergrenzen-Refe­ renzspannung, die mit der Obergrenze des logischen Hubes nach dem zweiten Standard korreliert, und einer Untergrenzen-Refe­ renzspannung, die mit der Untergrenze des logischen Hubes nach dem zweiten Standard korreliert,
eine Steuersignal-Erzeugungseinrichtung (14, 15), die mit dem ersten Quellenanschluß (Vtt) und der Referenzspannungs­ erzeugungseinrichtung (11) verbunden ist, zur Erzeugung eines Steuersignals in Reaktion auf das Signal von der logischen Schaltung des ersten Standards, wobei das Potential des Steuersignals durch die von der Referenzspannungserzeugungs­ einrichtung erzeugte Obergrenzen-Referenzspannung und Untergrenzen-Referenzspannung bestimmt wird, und
eine Ausgabeeinrichtung (16, 17), die in Reaktion auf das Steuersignal von der Steuersignalerzeugungseinrichtung (14, 15) betreibbar ist und einen Schaltvorgang zur Erzeugung ei­ nes Ausgangssignals eines logischen Hubes, der durch das Potential des zweiten Quellenanschlusses (Vcc) und das Poten­ tial des dritten Quellenanschlusses (GND) bestimmt ist, ausführt.

3. Pegelumwandlungseinrichtung nach Anspruch 2, dadurch gekennzeichnet, daß die Referenzspannungserzeu­ gungseinrichtung (11) eine Mehrzahl von Spannungsteilerein­ richtungen (R2, D1, D2, D3), die in Reihe zwischen den zwei­ ten Quellenanschluß (Vcc) und den dritten Quellenanschluß (GND) geschaltet sind und zum Teilen einer an den zweiten und dritten Quellenanschluß angelegten Spannung in die Obergren­ zen-Referenzspannung und die Untergrenzen-Referenzspannung dient, und eine Festhalteeinrichtung (Q3, Q4) zum Festhalten der Obergrenzen-Referenzspannung und der Untergrenzen-Refe­ renzspannung auf dem Potential des Steuersignals aufweist.

4. Pegelumwandlungseinrichtung nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß die Steuersignalerzeugungsein­ richtung (14, 15) eine Spannungsabsenkungseinrichtung (15) mit einem Eingangsanschluß und einem Ausgangsanschluß, wobei der Eingangsanschluß mit der Obergrenzen-Referenzspannung und der Ausgangsanschluß mit der Untergrenzen-Referenzspannung der Referenzspannungserzeugungseinrichtung (11) verbunden ist und eine Eingangseinrichtung (14), die mit den Ausgangsan­ schluß der Spannungsabsenkungseinrichtung und dem ersten Quellenanschluß (Vtt) verbunden ist und einen Schaltvorgang in Reaktion auf das Signal von der logischen Schaltung des ersten Standards ausführt, aufweist.

5. Pegelumwandlungseinrichtung nach Anspruch 4, dadurch ge­ kennzeichnet, daß die Eingangseinrichtung (14) eine Strom­ steuereinrichtung (Q2) zum Konstanthalten eines zu einem Aus­ gangsanschluß der Spannungsabsenkungseinrichtung (15) flie­ ßenden Stromes und eine Schalteinrichtung (Q1) zum Schalten des durch die Stromsteuereinrichtung (Q2) konstant gehaltenen Stromes in Reaktion auf ein Signal von der logischen Schal­ tung des ersten Standards aufweist.

6. Pegelumwandlungseinrichtung nach Anspruch 5, dadurch ge­ kennzeichnet, daß die Stromsteuereinrichtung (Q2) einen er­ sten Transistor, dessen Basis mit dem dritten Quellenanschluß (GND) und dessen Kollektor mit dem Ausgangsanschluß der Span­ nungsabsenkungseinrichtung (15) verbunden ist, aufweist, und daß die Schalteinrichtung (Q1) einen zweiten Transistor, des­ sen Kollektor mit dem Emitter des ersten Transistors und des­ sen Basis mit dem Signal der logischen Schaltung des ersten Standards verbunden ist, und eine zwischen den Emitter des zweiten Transistors und den ersten Quellenanschluß (Vtt) ge­ schaltete Widerstandseinrichtung aufweist.

7. Pegelumwandlungseinrichtung nach Anspruch 6, dadurch ge­ kennzeichnet, daß die Schalteinrichtung (Q1) eine zwischen den Kollektor des zweiten Transistors und den ersten Quellen­ anschluß Vtt geschaltete Widerstandseinrichtung aufweist.

8. Pegelumwandlungseinrichtung nach einem der Ansprüche 2 bis 7, dadurch gekennzeichnet, daß die Ausgabeeinrichtung (16, 17) eine Verstärkungseinrichtung (16) zum Verstärken des Steuersignals von der Steuersignalerzeugungseinrichtung (14, 15) und eine zwischen den zweiten Quellenanschluß (Vcc) und den dritten Quellenanschluß (GND) geschaltete Schalteinrichtung aufweist, wobei die letztere in Reaktion auf das durch die Verstärkungseinrichtung (16) verstärkte Steuersignal ein Signal mit dem logischen Hub des zweiten Standards ausgibt.

9. Pegelumwandlungseinrichtung nach Anspruch 8, dadurch ge­ kennzeichnet, daß die Verstärkungseinrichtung (16) eine Halb­ leiter-Steuereinrichtung (18) mit einem Steueranschluß und zwei leitenden Anschlüssen und eine zwischen einen der lei­ tenden Anschlüsse der Halbleiter-Steuereinrichtung (18) und den zweiten Quellenanschluß (Vcc) geschaltete Widerstands­ einrichtung aufweist, wobei der Steueranschluß mit einem Aus­ gang der Steuersignalerzeugungsschaltung (14, 15) und der an­ dere leitende Anschluß mit dem dritten Quellenanschluß (GND) verbunden sind.

10. Pegelumwandlungseinrichtung nach Anspruch 8 oder 9, da­ durch gekennzeichnet, daß die Schalteinrichtung (17) einen komplementären Feldeffekttransistor (CMOS) mit einer entspre­ chend dem Ansteuerleistungsverhältnis zwischen einem n-FET und einem p-FET gewählten Schwellspannung aufweist.

11. Pegelumwandlungseinrichtung nach einem der Ansprüche 1-10, dadurch gekennzeichnet, daß die logische Schaltung des ersten Standards eine emittergekoppelte logische Schaltung aufweist.

12. Pegelumwandlungseinrichtung nach einem der Ansprüche 1-11, dadurch gekennzeichnet, daß die logische Schaltung des zweiten Standards eine Transistor-Transistor-Logik-Schaltung aufweist.

13. Pegelumwandlungseinrichtung nach einem der Ansprüche 2-12, dadurch gekennzeichnet, daß sie zum Umwandeln eines Signals aus einer Mehrzahl von Bits von der logischen Schal­ tung des ersten Standards in den logischen Hub eines Signals des zweiten Standards eine Mehrzahl von Steuersignalerzeugungseinrichtungen (14, 15), die entspechend der Mehrzahl von Bits vorgesehen und je­ weils zwischen den ersten Quellenanschluß (Vtt) und die Refe­ renzspannungserzeugungseinrichtung (11) geschaltet sind und in Reaktion auf ein entsprechendes der Mehrzahl der Bits ein Steuersignal erzeugen, dessen Potential durch die Obergren­ zen-Referenzspannung und die Untergrenzen-Referenzspannung bestimmt ist, und
eine Mehrzahl von Ausgabeeinrichtungen (16, 17), die ent­ sprechend der Mehrzahl von Bits vorgesehen und in Reaktion auf eine Mehrzahl von Steuersignalen von der Steuersignaler­ zeugungseinrichtung (14, 15) betreibbar sind, aufweist und Schaltvor­ gänge zur Erzeugung von Ausgangssignalen einer logischen Am­ plitude, die durch das Potential des zweiten Quellenanschlus­ ses (Vcc) und das Potential des dritten Quellenanschlusses (GND) bestimmt ist, ausführt.

14. Pegelumwandlungseinrichtung nach Anspruch 13, dadurch ge­ kennzeichnet, daß die Referenzspannungserzeugungseinrichtung (11) einen Multiemitter-Transistor aufweist, dessen Basis mit der Untergrenzen-Referenzspannung, dessen Kollektor mit dem zweiten Quellenanschluß (Vcc) und dessen Mehrzahl von Emit­ tern mit den Steuersignalerzeugungseinrichtungen (14, 15) verbunden sind.

15. Pegelumwandlungseinrichtung nach Anspruch 1 zum Umwandeln eines Signalpe­ gels von ECL-Pegel auf TTL-Pegel mit
einem ersten Quellenanschluß (Vtt), der auf ein Potential zwischen der Untergrenze des logischen Hubes des ECL-Pegels und einem vorbestimmten Potential gesetzt ist,
einem zweiten Quellenanschluß (Vcc), der auf ein Potential entsprechend dem oberen logischen Hub des TTL-Pegels gesetzt ist,
einem dritten Quellenanschluß (GND), der auf Massepotential gesetzt ist,
einer Mehrzahl von Spannungsteilereinrichtungen (R2, D1, D2, D3), die in Reihe zwischen den zweiten Quellenanschluß (Vcc) und den dritten Quellenanschluß (GND) geschaltet sind, zum Teilen einer zwischen den zweiten und dritten Quellenanschluß (Vcc, GND) gelegten Spannung zum Festlegen einer oberen Refe­ renzspannung und einer unteren Referenzspannung entsprechend dem oberen und unteren logischen Hub des TTL-Pegels,
einer Obergrenzen-Festhalteeinrichtung (Q3) zum Festhalten der festgesetzten Obergrenzen-Referenzspannung,
einer Untergrenzen-Festhalteeinrichtung (Q4) zum Festhalten der festgesetzten Untergrenzen-Referenzspannung,
einer ersten Widerstandseinrichtung (R3), deren eines Ende zur Aufnahme der durch die Obergrenzen-Festhalteeinrichtung (Q3) festgehaltenen Obergrenzen-Referenzspannung angeschlos­ sen ist, und deren anderes Ende zur Aufnahme der durch die Untergrenzen-Festhalteeinrichtung (Q4) festgehaltenen Unter­ grenzen-Referenzspannung angeschlossen ist,
einer Eingangsschalteinrichtung (14), die zwischen den ersten Quellenanschluß (Vtt) und das andere Ende der ersten Wider­ standseinrichtung (R3) geschaltet ist und in Reaktion auf das ECL-Signal zur Erzeugung eines Steuersignals am anderen Ende der ersten Widerstandseinrichtung (R3) geschaltet wird,
wobei die Schalteinrichtung (14) einen ersten Transistor (Q2), dessen Kollektor mit dem anderen Ende der ersten Wider­ standseinrichtung (R3) verbunden und dessen Basis auf Masse gelegt ist, einen zweiten Transistor (Q1), dessen Kollektor mit dem Emitter des ersten Transistors und dessen Basis zum Empfang des ECL-Pegelsignals (Vi) verbunden ist, und eine zweite Widerstandseinrichtung (R1), die zwischen den Emitter des zweiten Transistors (Q1) und den ersten Quellenanschluß (Vtt) geschaltet ist, aufweist,
einer Verstärkungseinrichtung (16) zum Verstärken des am anderen Ende der ersten Widerstandseinrichtung (R3) erzeugten Steuersignals,
einem p-MOS-Transistor (19), dessen einer Leitungsanschluß mit dem zweiten Quellenanschluß (Vcc) und dessen Steueran­ schluß zur Aufnahme des durch die Verstärkungseinrichtung (16) verstärkten Steuersignals verbunden ist, und
einem n-MOS-Transistor (20), dessen einer Leitungsanschluß mit dem anderen Leitungsanschluß des p-MOS-Transistors (19) verbunden, dessen anderer Leitungsanschluß mit dem zweiten Quellenanschluß und dessen Steueranschluß mit dem Steueran­ schluß des p-MOS-Transistors (19) verbunden ist,
wobei der p-MOS-Transistor (19) und der n-MOS-Transistor (20) in Reaktion auf das durch die Verstärkungseinrichtung (16) verstärkte Steuersignal schalten und ein Signal des logischen Hubes erzeugen, der durch das Potential des zweiten Quellen­ anschlusses (Vcc) und das Potential des dritten Quellenan­ schlusses (GND) begrenzt ist.

16. Verfahren zur Umwandlung eines Pegels eines Signals einer logischen Schaltung eines ersten Standards mit einem logi­ schen Hub, der einer genormten Spannung entspricht, in die logische Amplitude eines Signals eines zweiten Standards, dessen logischer Hub auf einen höheren Pegel als den der lo­ gischen Schaltung des ersten Standards gesetzt ist, gekennzeichnet durch die Schritte:
Setzen eines ersten Quellenanschlusses auf ein Potential zwischen der Unter­ grenze des logischen Hubes der logischen Schaltung des ersten Standards und einem Wert oberhalb der Versorgungsspannung (VEE) der logischen Schaltung des ersten Standards, Setzen eines zweiten Quellenanschlusses auf ein Potential zwischen der Ober­ grenze des logischen Hubes der logischen Schaltung des zwei­ ten Standards und einem Wert unterhalb der Versorgungsspannung (VTL) der logischen Schaltung des zweiten Standards und Setzen eines dritten Quellenanschlusses auf Massepotential,
Ableiten einer Obergrenzen-Referenzspannung, die mit der Obergrenze des logischen Hubes nach dem zweiten Standard kor­ reliert, und einer Untergrenzen-Referenzspannung, die mit der Untergrenze des logischen Hubes des zweiten Standards korre­ liert, von dem zweiten Quellenanschluß und dem dritten Quel­ lenanschluß,
Erzeugen einer Differenzspannung, die der Differenz zwischen der Obergrenzen-Referenzspannung und der Untergrenzen-Refe­ renzspannung entspricht, in Reaktion auf ein Signal von der logischen Schaltung des ersten Standards,
Erzeugen eines Ausgangssignals eines durch die Potentiale des zweiten und dritten Quellenanschlusses bestimmten logischen Hubes.