DE3817158A1 - Integrierte, in zusammengesetzter halbleiter-technologie ausgefuehrte schaltung - Google Patents
Integrierte, in zusammengesetzter halbleiter-technologie ausgefuehrte schaltungInfo
- Publication number
- DE3817158A1 DE3817158A1 DE3817158A DE3817158A DE3817158A1 DE 3817158 A1 DE3817158 A1 DE 3817158A1 DE 3817158 A DE3817158 A DE 3817158A DE 3817158 A DE3817158 A DE 3817158A DE 3817158 A1 DE3817158 A1 DE 3817158A1
- Authority
- DE
- Germany
- Prior art keywords
- supply voltage
- transistor
- circuit
- buffer
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/018535—Interface arrangements of Schottky barrier type [MESFET]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
- H03K19/09425—Multistate logic
- H03K19/09429—Multistate logic one of the states being the high impedance or floating state
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
- H03K19/0952—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using Schottky type FET MESFET
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Logic Circuits (AREA)
Description
Die vorliegende Erfindung bezieht sich auf elektronische
Systeme, insbesondere auf elektronische Systeme, die mit
Vorteil in zusammengesetzter (Compound-)Halbleiter-
Technologie, beispielsweise in Galliumarsenid-Technologie,
ausgeführt sind.
Der Vorteil der hohen Arbeitsgeschwindigkeit eines Schaltkreises,
der in zusammengesetzter Halbleiter-Technologie
(beispielsweise Galliumarsenid-Technologie) statt in Silizium-
Technologie ausgeführt ist, ist bekannt. Bei dem fortgesetzten
Bestreben, die Arbeitsgeschwindigkeit integrierter
Schaltkreise und der Systeme, die diese beinhalten, zu
erhöhen, sind verschiedene Versuche in einer derartigen
Technologie mit relativ begrenzten Erfolgen und/oder ernsthaften
Einschränkungen der Verwendbarkeit unternommen worden.
Bisher hat das Hauptbestreben darin bestanden, zu versuchen,
Schaltkreise zu schaffen, die in Galliumarsenid ausgeführt
sind und wirksam mit anderen Schaltkreisen zu verbinden
sind, die in dieser Technologie ausgeführt sind. Das bedeutet,
daß bis jetzt kein ernsthafter Versuch in Richtung auf
das Schaffen von Schaltkreisen unternommen worden ist, die
in "schneller" Galliumarsenid-Technologie ausgeführt sind
und wirksam mit "langsamen" integrierten Schaltkreisen auf
der Grundlage von Silizium, wie TTL-, CMOS- (einschließlich
verbesserte CMOS-Technologie), NMOS-, Schottky- und
Niedrigleistungs-Schottky-Schaltkreisen (einschließlich
verbesserte Schottky-Technologie), auf welche Technologien im
folgenden als "Standard-Logik" Bezug genommen wird, verbunden
werden können.
In dem Fall, in dem integrierte Schaltkreise auf der Grundlage
von Galliumarsenid mit derartigen Standard-Logikschaltkreisen
verbunden werden könnten, würde dies ermöglichen,
einen Gewinn an Arbeitsgeschwindigkeit in einem System
auf der Grundlage von Standard-Logik durch Ersetzen eines
Standard-Logik-Teils auf der Grundlage von Silizium durch
einen Teil auf der Grundlage von Galliumarsenid zu gewinnen.
Wenn dies geschehen würde, könnten zweckmäßige Eingangs-
Pufferschaltkreise und Ausgangs-Pufferschaltkreise, die in
Galliumarsenid-Technologie ausgeführt sind und in demselben
Gehäuse mit einer internen Logik und/oder einem internen
Speicher auf der Grundlage von Galliumarsenid verbunden
sind, von großem Vorteil sein. Solche Eingangs- und Ausgangs-
Pufferschaltkreise würden es ermöglichen, Standard-Gehäuse,
Standard-Prüfprozeduren und -Ausrüstungen, Standard-
Eingangs-Ausgangs-Pegel der Signale von und zu den
Standard-Logikeinrichtungen, die wirksam mit den integrierten
Schaltkreisen auf der Grundlage von Galliumarsenid verbunden
sind, und Standard-Stromversorgungen zu benutzen.
Typische Lösungen nach dem Stand der Technik zur Schaffung
von Eingangspuffern zur Verwirklichung in Galliumarsenid-
Technologie, die MESFET's verwenden, sind in Fig. 1 und
Fig. 2 gezeigt. Indessen weisen beide dieser Schaltungs
anordnungen nach dem Stand der Technik zahlreiche Nachteile auf.
Zum Beispiel sind gemäß Fig. 1 zwei getrennte externe
Stromversorgungen V cc (positive Spannung) und V ss (negative
Spannung) erforderlich. Diese Stromversorgungen müssen einen
hohen Strom aufnehmen, wenn der Puffer eine deutlich hohe
Arbeitsgeschwindigkeit erreichen soll. Aus diesem Grunde ist
es sehr schwierig, eine "Ein-Chip"-Ladungspumpe zu verwenden,
um eine negative Versorgungsspannung für einen Mikrobaustein,
der eine wesentliche Anzahl von Eingängen hat,
ohne einen großen Verlust an Nutzfläche und Leistung zu
erzeugen. Dies führt zu einem wesentlichen Nachteil für
einen Kunden, der eine Standardlogik verwendet, da dem
System eine externe Stromversorgung zugefügt werden muß.
Beide der Schaltungen gemäß Fig. 1 und Fig. 2 verwenden eine
Sourcefolger-Eingangsschaltung (Transistoren 20, 20 a), wobei
die Drain-Elektroden der benutzten Feldeffekt-Transistoren
mit der positiven Versorgungsspannung V cc (z. B. +5 V)
verbunden sind. Aus diesem Grunde legt die Gate/Drain-Diode des
Transistors 20 oder 20 a den Schaltungseingang auf einen
Diodenspannungsabfallwert oberhalb des Spannungspegels V cc
fest, und ein Eingangssignal, das um mehr als einen Dioden
spannungsabfallwert über den V cc -Pegel angehoben wäre, würde
beginnen, große Ströme in die Spannungsquelle V cc fließen zu
lassen, Standard-Logik-Familien weisen dieses Merkmal nicht
auf, und ein System, das dieses Merkmal aufweist, könnte
leicht als nicht wünschenswert empfunden werden. Desweiteren
könnte der Transistor 20 oder 20 a leicht zerstört werden,
wenn ein überhöhter Strom durch seine Gate-Elektrode fließen
würde, was leicht in einer realistischen Systemanwendung
unter verschiedenen Bedingungen passieren könnte. Das
Endergebnis könnte ein Chip-Ausfall sein, möglicherweise sogar
beim Kunden, was zu einem erheblichen Nachteil sowohl für
den Chip-Benutzer als auch den System-Benutzer aufgrund
sowohl der Kosten für das Lokalisieren und Reparieren des
Fehlers als auch des Verlusts an Prestige betreffend die
Zuverlässigkeit der Einrichtung führen könnte.
Die Lösung gemäß Fig. 1 verbindet desweiteren die Probleme
miteinander, die in dem vorstehenden Absatz angegeben wurden,
und zwar aufgrund des Eingangsstrompfades nach Erde,
der durch die Gate/Source-Diode des Transistors 20, Dioden
22, 24, 26 und die Gate/Source-Diode eines Transistors 28
gebildet wird. Diese Bedingung ist allgemein weniger wünschenswert
als diejenige, die in dem vorstehenden Absatz
beschrieben ist, da fünf Diodenspannungsabfälle über Erd
potential (angenähert 4 Volt) im allgemeinen niedriger als ein
Diodenspannungsabfall über dem Potential der Spannungsquelle
V cc (angenähert 5,8 Volt) sind. Dies macht die Zuverlässig
keitsprobleme, die zuvor erwähnt wurden, in einem beliebigen
allgemeinen System wahrscheinlicher und führt zu Problemen,
wenn von dem Eingangssignal erwartet wird, daß es mit CMOS-
Ausgangssignalen, die versuchen, den Spannungspegel V cc
hochzuziehen, schnittstellenmäßig zusammenpaßt.
Die Lösung gemäß Fig. 2 führt zu einer Eingangssignalschwelle,
die stark von der negativen Versorgungsspannung
V ss abhängig ist. Als Ergebnis muß V ss in engen Grenzen
geregelt werden, um Eingangssignalschwellenschwankungen zu
verhindern. Da die meisten herkömmlichen Implementierungen
von Standard-Logikschaltkreisen Eingangssignalschwellen
haben, die stark von irgendeiner Versorgungsspannung abhängig
sind, könnte dies von einem Benutzer als ein wesentlicher
Nachteil empfunden werden.
Die Eingangssignal-Klemmeffekte der zwei Schaltungen nach
dem Stand der Technik macht es schwierig, streng ausgelegte
Spezifikationen (z. B. ESD- (Electronic Systems Division
(USA)-)Spezifikationen für diese Eingangssignale zu bieten,
da diese Effekte dahin tendieren, einen hohen Strom bei einer
niedrigen Spannung zu ziehen. Es ist darüber hinaus schwierig,
eine Schutzeinrichtung für die das Eingangssignal liefernde
Einrichtung zu schaffen, die wirksam wird, bevor sich
der Strompfad von dem Eingangs-Anschluß nach V cc oder Erde
bildet oder sich unter der Bedingung einer statischen Entladung
selbst zerstört.
Diese Eingangssignal-Klemmeffekte machen es außerdem schwierig
oder unmöglich, eine "Hochvolt"-Logik an den Anschlüssen
der Einrichtung zu benutzen. Da die Benutzung einer "Hochvolt"
Logik erfordert, daß die Eingangssignale in der Lage
sind, auf Pegel anzusteigen, die ausreichend oberhalb der
Versorgungsspannung V cc und Erde liegen (angenähert 10-12
Volt über Erde), um spezielle Prüfmerkmale oder sogar vom
Kunden benutzte Merkmale zu erreichen, verhindern derartige
Klemmeffekte der Schaltungen nach dem Stand der Technik eine
Benutzung in diesen Anwendungsarten.
Im folgenden werden die Möglichkeiten einer Ausgangs-
Pufferschaltung zur Benutzung in der erläuterten Schaltungs
umgebung, die mit Vorteil in Galliumarsenid-Technologie
ausgeführt werden kann, untersucht.
Ausgangs-Pufferschaltungen, die benutzt werden können, um
eine Dreizustands-(three-state-)Funktion zu verwirklichen,
sind an sich aus dem Stand der Technik bekannt. Das Symbol
für einen "activ low"-Dreizustands-Puffer ist in Fig. 3
gezeigt. Dieser "activ low"-Dreizustands-Puffer 30 empfängt
ein Niedrigpegel-(L-)Eingangssignal an einem Freigabe-/
Sperr-Anschluß 32 und ein Dateneingangssignal J an einem
Eingangs-Anschluß 34. In Reaktion auf die Daten- und Freigabesignale
liefert der Puffer 30 ein Ausgangssignal Z an
einem Ausgangs-Anschluß 36. Wenn der Niedrigpegel-Dreizustands-
Puffer durch Anlegen eines Hochpegel-(H-)Freigabesignals
(d. h. logisch 1) gesperrt ist, befindet sich der
Ausgangs-Anschluß 36 in einem Hochimpedanzzustand und ist
wirksam sowohl von Erde als auch von der positiven Versorgungs
spannung V cc , die mit dem Puffer 30 verbunden ist,
getrennt. Umgekehrt ist, wenn der Puffer 30 durch ein
Niedrigpegel-(L-)Freigabesignal (d. h. logisch 0) freigegeben
ist, das Ausgangssignal Z an dem Anschluß 36 durch das
Dateneingangssignal J, welches an den Anschluß 34 gelegt
ist, bestimmt. Auf diese Weise liefert der Puffer 30, wenn
dieser freigegeben ist und ein Dateneingangssignal J mit dem
Wert "logisch 0" an den Puffer gelegt ist, ein Ausgangssignal
Z mit dem Wert "logisch 0". Umgekehrt liefert der Puffer
30, wenn er freigegeben ist und ein Eingangssignal J mit
dem Wert "logisch 1" an den Puffer gelegt ist, ein Ausgangssignal
Z mit dem Wert "logisch 1".
Ein "activ high"-Dreizustands-Puffer arbeitet in ähnlicher
Weise, jedoch mit der Ausnahme, daß er durch ein Hochpegel-
(H-)Freigabesignal E freigegeben wird und durch ein
Niedrigpegel-(L-)Freigabesignal E gesperrt wird.
In Fig. 4 bis Fig. 6 sind verschiedene Lösungsmöglichkeiten
zum Ausführen von CMOS/TTL-kompatibeln Ausgangs-Pufferschaltungen
nach dem Stand der Technik gezeigt. Während jede
dieser Schaltungen dazu geeignet ist, in Galliumarsenid-
Technologie ausgeführt zu werden, sind in keiner dieser
Lösungen Mittel vorgesehen, um eine Standard-Dreizustands-
Funktion, wie sie zuvor beschrieben wurde, zu schaffen.
Nachdem die Vorteile von Dreizustands-Einrichtungen bekannt
sind, ist dies ein schwerwiegender Nachteil.
Desweiteren benötigt jede dieser Lösungen zwei getrennte
externe Stromversorgungen zusätzlich zu Erdpotential,
nämlich eine, die eine positive Spannung liefert, und eine
weitere, die eine negative Spannung liefert. Wie zuvor
ausgeführt, stellt die Einbeziehung einer derartigen negativen
Versorgungsspannung einen wesentlichen Nachteil für
einen Benutzer einer Standard-Logik dar. Zusätzlich muß in
diesen Lösungen ähnlich wie bei dem beschriebenen Eingangs-
Puffer nach dem Stand der Technik ein erheblicher Strom in
die Negativ-Spannungsversorgung fließen, um eine hohe
Arbeitsgeschwindigkeit zu erzielen. Dies schließt die Benutzung
einer Ein-Chip-Ladungspumpe aus, um die negative Versorgungs
spannung intern ohne einen großen Verlust an Leistung
und Nutzfläche zu erzeugen.
Die Schaltungen, die in Fig. 4 und Fig. 5 gezeigt sind,
verwenden Verarmungstyp-Anordnungen, die direkt mit dem Ausgang
verbunden sind. Die Ausgangsleitung läßt Strom in die Positiv-
Spannungsversorgung fließen, falls das Ausgangssignal
geringfügig über den Pegel der Versorgungsspannung angehoben
wird. Dies ist für Standard-Logikeinrichtungen uncharakteristisch.
Die Schaltungen gemäß Fig. 4 und Fig. 5 verwenden Verarmungs-
Anhebe-(pullup-)Anordnungen, die Strom ziehen
müssen, während sich das Ausgangssignal in dem Niedrigpegel-
Zustand befindet. Da diese Einrichtungen groß sein müssen,
wenn das Ausgangssignal die Standard-Logik-Ausgangs
spezifikationen erfüllen soll, wird ein derartiger
Strom in dem Niedrigpegel-Zustand groß sein und zu einem
unannehmbar hohen Leistungsverbrauch führen.
Außerdem erfordern diese Schaltungen nach dem Stand der
Technik gemäß Fig. 4 und Fig. 6 Eingangssignalpegel, die
unter Erdpotential liegen, was das Problem weiter verschärft,
das zuvor in Anbetracht der zusätzlichen Negativ-
Spannungsversorgung erwähnt wurde.
Bezüglich der Logik-Gatter/Puffer-Schaltungen, die in Fig. 7
bis Fig. 11 gezeigt sind, ist festzustellen, daß jede dieser
Schaltungen wesentliche Nachteile in ihrer Auslegung und
ihrer Funktionalität hat.
Für die Schaltung, die in Fig. 7 gezeigt ist, sind zwei
Versorgungsspannungen erforderlich, wobei ein erheblicher Strom
in die zweite Spannungsversorgung V ss fließt. Desweiteren
erfordert eine derartige Schaltung eine hohe Leistung für
eine hohe Arbeitsgeschwindigkeit.
Die Schaltung gemäß Fig. 8 überwindet das Problem des
Erfordernisses zweier Spannungsversorgungen, jedoch hat diese
Schaltung einen sehr schlechten Rauschabstand, eine niedrige
Ausgangslast-(fanout-)Kapazität und ist sehr intolerant in
bezug auf Herstellungsprozeß-, Versorgungsspannungs- und
Temperaturschwankungen.
Die Schaltung gemäß Fig. 9 hat eine höhere Ausgangslast-
Kapazität als die Schaltung gemäß Fig. 8, hat jedoch ebenfalls
einen sehr schlechten Rauschabstand und ist außerdem
sehr intolerant in bezug auf Schwankungen bei dem Fertigungs
prozeß, der Versorgungsspannung und der Temperatur.
Die Schaltung gemäß Fig. 10 hat wiederum den Nachteil, daß
sie zwei Versorgungsspannungen benötigt und desweiteren
große Signalschwankungen aufgrund der Verwendung von Verarmungstyp-
Anordnungen mit sich bringt. Desweiteren muß der
Kondensator dieser Schaltung groß genug sein, um die kapazitive
Ein-Chip-Last zu treiben, was zu einem unerwünschten,
größeren Flächenbedarf führt.
Wie in Fig. 11 gezeigt, benötigt die betreffende Schaltung
lediglich eine einzige Versorgungsspannung, bringt jedoch
das Problem mit sich, daß die Ausgangs-Anhebe-(pullup-)
Anordnung niemals vollständig abschaltet, und die Ausgangs-
Absenk-(pulldown-)Anordnung eine Verarmungstyp-Anordnung
ist, die schneller als erwünscht aus der Sättigung gerät und
den verfügbaren Strom zum Absenken des Ausgangssignals verringert
und außerdem mehr Strom als erwünscht leitet, wenn
das Ausgangssignal für einen gegebenen niedrigen Strom zu
hoch ist.
Im folgenden wird eine ins einzelne gehende Beschreibung des
Erfindungsgegenstandes anhand mehrerer Figuren gegeben.
Fig. 1 bis Fig. 11 zeigen schematische Darstellungen von
Schaltungen nach dem Stand der Technik, wie sie
zuvor beschrieben wurden.
Fig. 12 zeigt eine schematische Darstellung einer Schaltungs
anordnung, die die vorliegende Erfindung
benutzt.
Fig. 13 zeigt eine schematische Darstellung einer
erfindungsgemäßen Eingangs-Pufferschaltung.
Fig. 14 zeigt verschiedene Lastelemente, die in den
beschriebenen Schaltungen benutzt werden können.
Fig. 15 zeigt ein Funktionsschaltbild der Schaltung
gemäß Fig. 13.
Fig. 16 zeigt eine Variante der Schaltung gemäß Fig. 13.
Fig. 17 zeigt eine weitere Variante der Schaltung gemäß
Fig. 13.
Fig. 18 zeigt eine schematische Darstellung einer
kondensatorgekoppelten Gegentakt-(push/pull-)Schaltung.
Fig. 19 zeigt eine schematische Darstellung einer
Ausgangs-Pufferschaltung.
Fig. 20 zeigt einen Funktionsstromlaufplan einer
Oszillatorschaltung und einer Schmitt-Triggerschaltung.
Fig. 21 zeigt eine schematische Darstellung der Schaltung
gemäß Fig. 20.
Fig. 22 zeigt ein Impuls/Zeit-Diagramm der Schmitt-
Triggerschaltung gemäß Fig. 20 und Fig. 21.
Fig. 12 zeigt ein Gesamt-System 40, das eine oder mehrere
verschiedener Ausführungsformen der Erfindungen enthält. Das
System 40 beinhaltet eine oder mehrere Eingangs-Pufferschaltungen
42 und eine oder mehrere Ausgangs-Pufferschaltungen
44 sowie eine interne Logik- und/oder Speicherschaltung
46, welche Schaltungen alle in Galliumarsenid-Technologie
ausgeführt sind und alle wirksam beschaltet sind.
Diese Schaltungen sind jeweils mit einer positiven Versorgungs
spannung V cc und mit Erde verbunden. Die Eingangs-
Pufferschaltung steht mit einem integrierten Schaltkreissystem
48 in Verbindung, das eine Standard-Logik benutzt, und
die Ausgangs-Pufferschaltung steht ebenfalls mit einem
integrierten Schaltkreissystem 49 in Verbindung, das ebenfalls
eine Standard-Logik benutzt.
Die interne Logik- und/oder Speicherschaltung 46 kann die
unterschiedlichsten Konfigurationen haben, sofern sie mit
den Signalen aus den Eingangs-Pufferschaltungen 42 kompatibel
ist und sofern ihre Ausgangssignale mit den Ausgangs-
Pufferschaltungen 44 kompatibel sind.
Die Eingangs-Pufferschaltung 42 wird im folgenden im einzelnen
beschrieben.
Gemäß Fig. 13 enthält die Eingangs-Pufferschaltung 42 eine
Eingangspegel-Schieberstufe 50 und eine Pufferstufe 52. Als
Teil der Eingangspegel-Schieberstufe ist vorgesehen, daß
eine positive Versorgungsspannung V cc - im vorliegenden Fall
+5 V - an ein Lastelement 54, das irgendeine der in Fig. 14
gezeigten Ausführungsformen haben kann (welche Figur eine
Teilauswahl von verwendbaren Lastelementen darstellt), gelegt
ist. Im vorliegenden Fall hat das Lastelement 54 die
Konfiguration eines Feldeffekt-Transistors 56 des N-Kanal-
Verarmungstyps, dessen Drain-Elektrode mit einem Versorgungsspannungs-
Anschluß 57 verbunden ist, an den die positive
Versorgungsspannung V cc gelegt ist, und dessen Gate-
Elektrode mit dessen Source-Elektrode über einen Widerstand
58 - falls erwünscht - verbunden ist. (Für jeden Feldeffekt-
Transistor können aus terminologischen Gründen der eine
Source/Drain-Bereich als erster Stromleitungs-Anschluß, der
andere Source/Drain-Bereich als zweiter Stromleitungs-
Anschluß und die Gate-Elektrode als Steuer-Anschluß bezeichnet
werden). Die Source-Elektrode des Transistors 56 ist mit
Lastelementen 60, 62 und einer Diode 64 in Reihenschaltung
verbunden. Die Diode 64 ihrerseits ist mit einem Eingangs-
Anschluß 66 verbunden und in Sperrichtung in Richtung des
Eingangssignals zu der Pufferschaltung 42 hin vorgespannt.
Die Source-Elektrode des Transistors 56 ist außerdem mit der
Gate-Elektrode eines Feldeffekt-Transistors 68 des N-Kanal-
Anreicherungstyps verbunden. Die Drain-Elektrode dieses
Transistors 68 ist außerdem mit dem Versorgungsspannungs-
Anschluß 57 verbunden, während die Source-Elektrode desselben
durch zwei Dioden 70, 72 mit der Drain-Elektrode eines
weiteren Feldeffekt-Transistors 74 des N-Kanal-Anreicherungstyps
verbunden ist, dessen Source-Elektrode mit einem
zweiten Versorgungsspannungsanschluß 76 verbunden ist, der
ein Anschluß für Erdpotential ist.
Die Dioden 70, 72 sind in Durchlaßrichtung in der Richtung
von dem ersten Versorgungsspannungs-Anschluß 57 zu dem zweiten
Versorgungsspannungs-Anschluß 76 vorgespannt.
Die Pufferstufe 52 der Pufferschaltung 42 enthält ein
weiteres Lastelement 78, das mit dem Versorgungsspannungs-
Anschluß 57 verbunden ist, und einen Feldeffekt-Transistor
80 des N-Kanal-Anreicherungstyps, dessen Drain-Elektrode mit
dem Lastelement 78 verbunden ist und dessen Source-Elektrode
mit dem Anschluß 76 über eine Diode 82 verbunden ist, die in
Durchlaßrichtung in der Richtung von dem Anschluß 57 zu dem
Anschluß 76 vorgespannt ist.
Von einem weiteren Feldeffekt-Transistor 84 des N-Kanal-
Anreicherungstyps ist die Drain-Elektrode mit dem Versorgungs
spannungs-Anschluß 57 verbunden, und dessen Source-
Elektrode ist mit der Drain-Elektrode eines weiteren Feldeffekt-
Transistors 86 des N-Kanal-Anreicherungstyps verbunden.
Die Drain-Elektrode dieses Transistors 86 ist mit
der Source-Elektrode des Transistors 84 verbunden, und seine
Source-Elektrode ist sowohl mit der Gate-Elektrode des
Transistors 74 als auch mit der Source-Elektrode des Transistors
80 verbunden. Die Drain-Elektrode des Transistors 74
ist mit den Gate-Elektroden der Transistoren 80 und 86
verbunden. Zwischen die Source-Elektrode und die Drain-Elektrode
der betreffenden Transistoren 84, 86 ist ein Ausgangs-
Anschluß 88 geschaltet.
Die Lastelemente 60, 62 erzeugen Spannungsabfälle von dem
Versorgungsspannungs-Anschluß bis zu der Diode 64, welche
ihrerseits einen weiteren Standard-Diodenspannungsabfall
(angenähert 0,7 V) erzeugt. Wenn das Eingangssignal an dem
Anschluß 66 den Pegel L hat, stellt dies einen bestimmten
niedrigen Spannungsabfall an einem Knoten A ein. Wenn das
Eingangssignal den Pegel H hat, führt der Spannungsabfall,
der zuvor erläutert wurde, in dem Knoten A zu einem höheren
als dem vorherigen Spannungspegel (logischer Pegel H). Auf
diese Weise schiebt die Signalpegel-Schieberstufe 50 den
Spannungspegel, der der Gate-Elektrode des Transistors 68
zugeführt wird, spricht jedoch direkt auf das Eingangssignal
an dem Anschluß 66 an, was ein Eingangssignal mit dem logischen
Pegel H hat an der Gate-Elektrode des Transistors 68 in
Reaktion auf ein Eingangssignal mit dem Pegel H, und ein
Eingangssignal mit dem Pegel L an der Gate-Elektrode des
Transistors 68 in Reaktion auf ein Eingangssignal mit dem
Pegel L erzeugt.
Unter der Annahme eines Eingangssignalpegels H an der Gate-
Elektrode des Transistors 68 zieht dies einen Knoten B auf
ein höheres Potential, was die Transistoren 80 und 86 einschaltet.
Dies bringt einen Knoten C auf den Pegel L, was
bewirkt, daß der Transistor 84 ausgeschaltet wird. Der Ausgangs-
Anschluß 88 steht mit dem Erd-Anschluß 76 durch den
Transistor 86 und die Diode 82 in Verbindung. Auf diese
Weise ist in dieser Situation der Pegel des Ausgangssignals
der Schaltung 42 niedrig, nämlich L.
Umgekehrt verringert ein Eingangssignal mit dem Pegel L für
den Transistor 68 von der Eingangspegel-Schieberstufe 50 den
Strom aus dem Transistor 68, was dem Transistor 74 erlaubt,
den Knoten B in Richtung auf Erdpotential und unter den
Pegel eines Knotens D zu ziehen. Dies stellt sicher, daß die
Transistoren 80 und 86 selbst bei einer weitgehenden
Veränderlichkeit der Temperatur und bei Herstellungsprozeßschwankungen,
die sich auf deren Schwellwerte auswirken,
ausschalten. Demzufolge wird das Signal an dem Ausgangs-
Anschluß 88 durch die Wirkung der Transistoren 78 und 84 auf
ein hohes Potential angehoben.
Es kann ein weiteres Lastelement 90 in Form eines Transistors
vorgesehen sein, das als ein wahlweise anzuordnendes
Anhebe-(pullup-)Element für die Sockel-Diode 82 wirkt, um
diese in Durchlaßrichtung vorgespannt zu halten (was sicher
stellt, daß der Transistor 74 stets eingeschaltet bleibt
und als ein Lastelement wirkt).
Aus der beschriebenen Schaltung ist ersichtlich, daß sie
keine Negativ-Spannungsversorgung benötigt, was die zuvor
erläuterten Nachteile ausräumt. Die Diode 64 ist vorgesehen,
um zu verhindern, daß Strom in die Pufferschaltung 42 entweder
gegen das Potential des Erd-Anschlusses 76 oder des
Anschlusses 57 fließt, ausgenommen unter Durchbruchs-
Bedingungen, was bedeutet, daß die Schaltung 42 so ausgelegt
werden kann, daß sie Eingangsspannungen bis zu 20 V gegen
Erde (oder Spannungen, die wesentlich unterhalb des Erdpotentials
liegen) tolerieren kann, ohne große oder zerstörende
Ströme zu ziehen. Dies beseitigt die Probleme, die im
Zusammenhang mit dem zuvor beschriebenen Stand der Technik
erläutert wurden. Die erfindungsgemäße Schaltung erzeugt
darüber hinaus ein Eingangspuffersignal mit einer Eingangsschwelle
auf der Grundlage von zwei Diodenspannungsabfällen
(70, 72), wie dies zahlreiche Standard-Logik-Familien tun.
Aus diesem Grunde ist die Eingangsschwelle nicht stark abhängig
von der Höhe der Versorgungsspannung, und sie kann
derart eingestellt werden, daß sie innerhalb der Standard-
Logik-Vorschriften unter Standard-Logik-Versorgungs
spannungsschwankungen (5 Volt ± 0,5 Volt) bestehen kann, was
desweiteren Probleme, wie sie zuvor erläutert wurden, beseitigt.
Die neuartige Eingangspegel-Schieberstufe 50 kann mit einer
Vielfalt von Pufferstufen verbunden werden, um eine Allzweck-
Eingangs-Pufferschaltung zu schaffen, die wie gewünscht
konfiguriert ist.
Es sei angemerkt, daß die Diode 64 keine eigentliche Diode
zu sein braucht, sondern ein beliebiges Sperrelement mit
einer diodenartigen Charakteristik sein kann (Spannungsabfall
in Sperrichtung wesentlich höher als Spannungsabfall in
Durchlaßrichtung).
Fig. 15 zeigt eine allgemeine Ausführungsform der Erfindung.
Die Eingangssignalpegel-Schieberstufe besteht im allgemeinen
aus einem Sperrelement D 1, Pegel-Schiebern LS₁ und LS₂,
Quellen für Ströme I₁ und I₂ und einer Pufferstufe 52, die
eine Eingangsschwelle von V Ib hat. Die Elemente D₁, LS₁, I₁
LS₂ und I₂ sind derart ausgewählt, daß V Ib + V LS₂ - V LS₁ - Φ
(Diodenspannungsabfall der Diode D₁) = dem gewünschten Eingangs
schwellenpegel ist. In dem bevorzugten Ausführungsbeispiel
gemäß Fig. 13 besteht LS₁ aus Transistoren 60, 62
LS₂ besteht aus dem Transistor 68 und Dioden 70, 72, I₁
besteht aus dem Transistor 56 und dem Widerstand 58 und I₂
besteht aus dem Transistor 74. Die Pufferstufe 52 besteht
aus der Diode 82 und den Transistoren 78, 80, 84 und 86.
Es kann eine weite Vielfalt der Eingangspuffer mit einer
weiten Vielfalt von Eingangsschwellen durch Einstellen von
LS₁ und LS₂ erreicht werden.
Fig. 16 zeigt eine Veränderung der Pufferstufe in dieser Art
und Weise. Der Zusatz einer Diode 92 zu der Pufferstufe
bewirkt, daß deren Schwelle 2Φ (Diodenspannungsabfälle der
Dioden 82, 92) + V gs statt Φ (Spannungsabfall der Diode 82)
+ V gs beträgt. Dies ist einfach durch Beseitigen der Diode
in der Eingangspegel-Schieberstufe 50, wie anhand von Fig. 16
ersichtlich, zu erreichen.
Fig. 17 zeigt ein zweites bevorzugtes Ausführungsbeispiel
der Eingangs-Pufferschaltung, die eine modifizierte FET-
Logik-Pufferstufe benutzt. Diese Schaltung enthält eine zusätzliche
Diode 94 zwischen der Source-Elektrode des Transistors
84 a und der Drain-Elektrode des Transistors 86 a,
welche Diode 94 in Vorwärtsrichtung in Richtung von dem
Versorgungsspannungs-Anschluß 57 a zu dem Versorgungsspannungs-
Anschluß 76 a vorgespannt ist. Der Ausgangs-Anschluß
88 a ist zwischen die Diode 94 und die Drain-Elektrode des
Transistors 86 a geschaltet.
In den beiden Fig. 13 und 17 stellt der Transistor 56, 56 a
in Verbindung mit dem (wahlweise anzuordnenden) Widerstand
58, 58 a einen Strom ein, der den Strom durch die Dioden 64,
64 a, den Transistor 60, 60 a und den Transistor 62, 62 a
definiert, wenn die Eingangsspannung ungefähr bei oder unterhalb
der Schwelle liegt. Der Widerstand 58, 58 a kann benutzt
werden, um diesen Strom innerhalb gewünschter Grenzen zu
halten, falls der Herstellungsprozeß, der benutzt wird, keine
Verarmungstyp-Anordnung 56, 56 a gestattet, die einen genügend
niedrigen Strom fließen läßt. Der Transistor 74, 74 a
wird benutzt, um einen Strom durch den Transistor 68, 68 a,
die Diode 70, 70 a und die Diode 72, 72 a einzustellen. Die
Ströme, die derart eingestellt werden, werden zusammen mit
den geometrischen Abmessungen der Diode 64, 64 a, des Transistors
60, 60 a, des Transistors 62, 62 a, des Transistors
68, 68 a, der Diode 70, 70 a und der Diode 71, 71 a eingestellt,
um die gewünschten Pegelverschiebungs-Spannungsabfälle
zu erzeugen. Das Einschalten des Transistors 74, 74 a
erfordert eine Gate-Vorspannung (in diesem Fall gleich einem
Diodenspannungsabfall), der durch die Sockel-Diode 82, 82 a
in der Pufferstufe erzeugt wird. Die Sockel-Diode muß durch
einen Strom vorgespannt sein, der durch eine (wahlweise
anzuordnende) Anhebe-(pullup-)Stromquelle 90, 90 a erzeugt
wird oder das Ergebnis des Verteilens des Spannungspegels
auf mehrere Stufen der Logik in einer Weise sein kann, um
einen konstanten minimalen Pegel des Stroms in die Diode 82,
82 a hinein zu garantieren.
Das Ausführungsbeispiel gemäß Fig. 13 bietet den Vorteil
einer hohen dynamischen Treibwirkung in beiden Ausgangssignalrichtungen.
Das Ausführungsbeispiel gemäß Fig. 17 bietet
Ausgangsniedrigpegel mit wenigen Zehnteln eines Volts über
Erdpotential ohne weiteres Pegelverschieben, und zwar aufgrund
des Transistors 86 a, der als ein Lastelement gegen
Erde und nicht als ein Schalttransistor wirkt. Die Verwendung
des Transistors 68, 68 a in beiden Ausführungsbeispielen
als ein Sourcefolger mit einem Stromgewinn erlaubt eine hohe
Arbeitsgeschwindigkeit mit bemerkenswert niedrigen I i1-Werten,
sogar wenn Pufferstufen benutzt werden, die relativ hohe
Eingangskapazitätswerte haben. Zusätzlich können - wie
gezeigt - ein Feldeffekt-Transistor 81 des N-Kanal-
Anreicherungstyps, dessen Drain-Elektrode mit der Drain-Elektrode
des Transistors 80 a verbunden ist und dessen Source-Elektrode
mit der Source-Elektrode des Transistors 80 a verbunden ist,
und eine weitere Eingangssignalleitung 83, die an dessen
Gate-Elektrode angeschlossen ist, enthalten sein, um so als
ein NOR-Glied zu arbeiten.
Fig. 18 zeigt eine Ausgangs-Pufferschaltung mit einer
Pufferstufenschaltung 100, welche den Grundbaustein der Schaltung
gemäß Fig. 19 ausmacht.
Wie gezeigt ist, enthält die Schaltung 100 drei Feldeffekt-
Transistoren 102, 104 und 106 des N-Kanal-Anreicherungstyps.
Der Transistor 102 hat eine Drain-Elektrode, die mit einem
Versorgungsspannungs-Anschluß 108 über ein Lastelement 109
verbunden ist, eine Gate-Elektrode und eine Source-Elektrode,
die über eine Diode 116 mit einem zweiten Versorgungsspannungs-
Anschluß 110 in Form eines Erdanschlusses verbunden
ist. Der Transistor 104 hat eine Drain-Elektrode, die
mit dem ersten Versorgungsspannungs-Anschluß 108 verbunden
ist, eine Gate-Elektrode, die mit der Drain-Elektrode des
Transistors 102 verbunden ist, und eine Source-Elektrode.
Der Transistor 106 ist mit seiner Drain-Elektrode mit der
Source-Elektrode des Transistors 104 über eine Diode 112
verbunden, wobei die Diode 112 in Vorwärtsrichtung in Richtung
von dem Source-Versorgungsspannungs-Anschluß 108 zu dem
Potential des Versorgungsspannungs-Anschlusses 110 vorgespannt
ist. Der Transistor 106 hat desweiteren eine Gate-Elektrode
und eine Source-Elektrode, die mit der Source-Elektrode
des Transistors 102 verbunden ist. Ein Eingangssignal-
Anschluß 114 ist mit den Gate-Elektroden der beiden
Transistoren 102, 106 verbunden. Die Source-Elektroden der
Transistoren 102, 106 sind mit dem Erd-Anschluß 110 über
eine in Durchlaßrichtung vorgespannte Diode 116 verbunden.
Im übrigen ist ein Kondensator 118 vorgesehen, der ein Paar
von Anschlüssen 120, 122 hat, wobei der eine Anschluß 120
mit der Drain-Elektrode des Transistors 106 verbunden ist
und der andere Anschluß 122 mit einem Ausgangs-Anschluß 124
verbunden ist. Der Ausgangs-Anschluß 124 ist außerdem über
ein Lastelement 126 mit einem Versorgungsspannungs-Anschluß
verbunden, welcher in diesem Ausführungsbeispiel ebenfalls
der Erd-Anschluß 110 sein kann. Dieses Lastelement 126 ist
als Teil der Verbindung zwischen dem Erd-Anschluß 110 und
dem Ausgangs-Anschluß 124 enthalten und kann irgendeine der
Ausführungsformen, die in Fig. 14 gezeigt sind, aufweisen.
Parallel zu dem Kondensator 118 sind zwischen dem einen
Anschluß 120 des Kondensators 118 und dem Ausgangs-Anschluß
124 eine Vielzahl von Dioden 128 geschaltet, die in Richtung
von dem Versorgungsspannungs-Anschluß 108 zu dem Versorgungsspannungs-
Anschluß 110 in Durchlaßrichtung vorgespannt sind.
Im Betrieb der Schaltung gemäß Fig. 18 bilden die Dioden 128
einen Pegel-Schieber, der für eine Vielzahl von Pegeln eingestellt
werden kann, um verschiedenen Anwendungsfällen
gerecht zu werden. Das bedeutet, daß die Anzahl (einschließlich
Null) dieser Dioden 128 gewählt werden kann, um
die unterschiedlichen Erfordernisse zu erfüllen. Wenn der
Eingangssignalpegel an dem Anschluß 114 hoch ist, schalten
die Transistoren 102 und 106 ein, und der Transistor 104
schaltet aus, was das Ausgangssignal der Schaltung zwingt,
den Pegel L anzunehmen. Die Drain-Elektrode des Transistors
106 zieht Strom aus dem Lastelement durch den Kondensator
118. Der Transistor 106 kann groß gemacht werden, um große
Lasten ohne Erhöhung der Leistung zu treiben, da der Transistor
104 abschaltet und kein Gleichstromfluß zwischen den
Transistoren 104, 106 besteht. Der Transistor 102 dient
dazu, die Gate-Elektrode des Transistors 104 nahe an Erdpotential
herunterzuziehen, um dadurch den Transistor 104
auszuschalten. Wenn der Eingangssignalpegel L ist, schalten
die Transistoren 102, 106 ab, was dem Lastelement 109 erlaubt,
die Gate-Elektrode des Transistors 104 hochzuziehen.
Dies schaltet den Transistor 104 ein, was Strom an den Leitungs-
Anschluß 124 durch den Kondensator 118 und die Pegel-
Schieberdioden 128 verursacht, was das Ausgangssignal der
Schaltung auf den Pegel H zieht.
Die Diode 116 wird benutzt, um die Eingangsschwelle der
Schaltung deutlich über Erdpotential zu legen und um die
Notwendigkeit einer Negativspannungsversorgung bei der
vorhergehenden Stufe auszuräumen. In vergleichbarer Weise ist
keine Negativspannungsversorgung in der gerade beschriebenen
Stufe erforderlich, falls die folgende Stufe eine genügend
hohe Eingangsschwelle hat (in welchem Fall statt der Anordnung
einer Positiv- oder Negativ-Spannungsversorgung das
Lastelement 126 mit Erde verbunden ist, wie dies gezeigt
ist).
Die Diode 112 ist eine Leistungsspardiode, die benutzt werden
kann, wenn der Transistor 104 eine negative Schwellenspannung
wie in einer Verarmungstyp-Anordnung aufweist. Sie
dient dazu, sicherzustellen, daß der Transistor 104 in dem
Zustand eines Ausgangssignals mit dem Pegel L ausschaltet,
wenn der Transistor 104 eine negative Schwellenspannung hat.
Die Diode 112 kann auch durch eine Reihenschaltung von Dioden
ersetzt werden, falls die Schwellenspannung des Transistors
104 dies erfordert, und wenn die Benutzung einer
derartigen Diode 112 nicht notwendig ist (in dem Fall, daß
der Transistor 104 eine positive Schwellenspannung hat),
wird sie durch einen Kurzschluß ersetzt.
Die Schaltung, die in Fig. 19 gezeigt ist, verwendet drei
Stufen 150, 152, 154 des Typs, der in Fig. 18 gezeigt ist,
in einer Reihenschaltung und eine weitere Stufe 156 des
Typs, der das Dreizustands-Eingangssignal aufnimmt sowie
eine zusätzliche Schaltungsanordnung, die diese Stufen miteinander
verbindet, wie es im folgenden beschrieben wird.
Der Ausgangs-Anschluß der Dreizustands-Eingangssignalstufe
156 ist mit dem Eingangs-Anschluß der Gate-Elektroden von
N-Kanal-Anreicherungstyp-Feldeffekt-Transistoren 158, 160,
162, 164 verbunden, wobei die Source-Elektrode jedes dieser
Transistoren mit einem Erd-Anschluß 110 verbunden ist. Der
Ausgangs-Anschluß der Stufe 150 verbindet die Gate-Elektroden
von N-Kanal-Anreicherungstyp-Feldeffekt-Transistoren
166, 168 miteinander, wobei die Drain-Elektroden derselben
jeweils mit den Drain-Elektroden der Transistoren 158, 160
verbunden sind. Die Drain-Elektroden von Transistoren 102,
106 der Stufe 154 sind jeweils mit den Drain-Elektroden der
Transistoren 162, 164 verbunden. Ein Lastelement 165 in Form
eines N-Kanal-Verarmungstyp-Transistors ist mit seiner
Drain-Elektrode mit einem Versorgungsspannungs-Anschluß 108
verbunden, seine Gate-Elektrode und seine Source-Elektrode
sind mit der Drain-Elektrode des Transistors 166 verbunden.
Die Drain-Elektrode des Transistors 166 ist desweiteren mit
der Gate-Elektrode eines Transistors 167 verbunden. Die
Drain-Elektrode des Transistors 167 ist mit dem Versorgungsspannungs-
Anschluß 108 verbunden, und seine Source-Elektrode
ist mit der Drain-Elektrode des Transistors 168 verbunden.
Eine Diode 182 ist zwischen die betreffenden Drain-Elektroden
der Transistoren 168 und 166 geschaltet und in Durchlaßrichtung
in Richtung von dem Transistor 168 zu dem Transistor
166 vorgespannt. Die Source-Elektrode des Transistors
167 ist desweiteren mit der Gate-Elektrode eines N-Kanal-
Anreicherungstyp-Feldeffekt-Transistor 170 verbunden, dessen
Drain-Elektrode über einen Widerstand 171 mit dem Versorgungs
spannungs-Anschluß 108 verbunden ist und dessen
Source-Elektrode mit der Drain-Elektrode eines N-Kanal-
Anreicherungstyp-Transistors 172 verbunden ist. Eine
Eingangsleitung 124, die mit der Gate-Elektrode des Transistors
172 verbunden ist, ist mit einem Anschluß 122 eines Kondensators
118 verbunden. Dieser Transistor 172 ist mit seiner
Source-Elektrode mit dem Erd-Anschluß 110 verbunden, und
seine Drain-Elektrode ist mit der Source-Elektrode des
Transistors 170 über eine Diode 174 verbunden, die in
Durchlaßrichtung in der Richtung von dem Versorgungsspannungs-
Anschluß 108 zu dem Erd-Anschluß 110 vorgespannt ist.
Ein Ausgangs-Anschluß 176 der Gesamtschaltung ist mit der
Drain-Elektrode des Transistors 172 verbunden.
In dem Zustand, in dem das Dreizustands-Eingangssignal den
Pegel H hat, wird dieses Signal durch die Stufe 156 invertiert,
so daß ein Signal mit dem Pegel L an die Gate-Elektroden
der Transistoren 158, 160, 162, 164 gelegt wird,
was diese ausgeschaltet hält. In einem derartigen Zustand
wird in dem Fall, in dem das Eingangssignal zu der Stufe 150
den Pegel H hat, das Ausgangssignal von der Stufe 150 (L)
der folgenden Stufe 152 zugeführt, wird dadurch invertiert,
der folgenden Stufe 154 zugeführt, wird dadurch invertiert,
der folgenden Stufe 154 (H) zugeführt und dadurch invertiert
und wird der Gate-Elektrode des Transistors 172 zugeführt
(L), was den Transistor 172 ausschaltet. Da die Transistoren
158, 160 ausgeschaltet sind, liegt die Gate-Elektrode des
Transistors 170 an der Versorgungsspannung an dem Anschluß
108, was den Transistor 170 einschaltet, so daß Spannung von
dem Versorgungsspannungs-Anschluß 108 an die Ausgangsleitung
176 gelegt wird. Auf diese Weise wirkt das Paar von Transistoren
170, 172 als ein Inverter, der das Ausgangssignal aus
der Stufe 154 invertiert.
In vergleichbarer Weise verläuft mit dem Eingangssignal
mit dem Pegel L für die Stufe 150 dieses Signal durch die
Stufen 150, 152, 154, wird an die Gate-Elektrode des Transistors
172 als ein H-Signal gelegt und schaltet den Transistor
172 ein und den Transistor 170 aus, weil die Transistoren
166, 168 eingeschaltet sind, die die Gate-Elektrode
des Transistors 170 mit Erde verbinden. Wiederum wirken die
Transistoren 170, 172 als ein Inverter für das Signal, das
von der Stufe 154 übernommen wird.
In dem Fall, in dem der dritte Zustand ausgewählt ist, wird
das Dreizustands-Eingangssignal als L angenommen, durch die
Stufe 156 invertiert und mit dem Pegel H an die Gate-Elektroden
der Transistoren 158, 160, 162, 164 gelegt, um diese
einzuschalten, was die Gate-Elektrode des Transistors 170
mit Erde verbindet und die Drain-Elektroden der Transistoren
102, 106 mit Erde verbindet, was ebenfalls sicherstellt, daß
der Transistor 172 ausgeschaltet ist. Wenn sowohl der Transistor
170 als auch der Transistor 172 ausgeschaltet ist,
nimmt der Ausgangs-Anschluß 176 der Gesamtschaltung einen
Zustand hoher Impedanz ein, was mit der Standard-Logik-
Dreizustandsbedingung übereinstimmt. In diesem Zustand geht,
wenn beide Transistoren 170, 172 ausgeschaltet sind, kein
Strom durch diese verloren. Die Diode 174 ist vorhanden, um
sicherzustellen, daß der Transistor 170 selbst dann vollständig
ausschaltet, wenn die Schwellenspanung etwas negativ
ist, was einen weiten Herstellungsprozeß- und Temperatur-
Toleranzbereich gestattet. Das Ausgangssignal der Stufe
154 ist dazu bestimmt, die Gate-Elektrode des Transistors
172 um einen Diodenspannungsabfall unterhalb Erdpotential zu
treiben, um einen ähnlichen Toleranzbereich der Schwellenspannung
des Transistors 172 zu gestatten. Die Stufe 154 ist
außerdem mit zwei Dioden 128 in ihrem Pegel-Schieber ausgelegt,
um eine kleinere Kapazität ihres Kondensators 118 zu
gestatten, um in geeigneter Weise die große Gate-Kapazität
des Transistors 172 zu treiben.
Eine Diode 180, die in Sperrichtung in Richtung von dem
Versorgungsspannungs-Anschluß 108 zu den Erdpotentialversorgungs-
Anschluß 110 vorgespannt ist, wird benutzt, um zu
verhindern, daß die Gate-Elektrode des Transistors 172 zu
tief gelegt wird und die Reaktionszeit des Ausgangssignals
erhöht. Die Diode 182 wird benutzt, um ein zusätzliches
Absenkpotential an der Gate-Elektrode des Transistors 170
zur Verfügung zu haben, um die Reaktionszeit des Ausgangssignals
zu verkürzen. Die Stufen 150, 156 sind dazu bestimmt,
hohe Eingangsschwellenpegel anzunehmen, so daß die
Schaltungen, die deren Eingangssignale erzeugen, keine Benutzung
von Negativversorgungsspannungen erfordern. Die
Diode 174, welche in Durchlaßrichtung in der Richtung von
dem Versorgungsspannungs-Anschluß 108 zu dem Erdpotentialversorgungs-
Anschluß 110 vorgespannt ist, erlaubt außerdem
dem Ausgangssignal, ausreichend über den Versorgungs
spannungspegel ohne Abziehen von Strom während des Vorliegens
hoher Potentiale angehoben zu werden, sogar dann, wenn die
Spannungsschwelle des Transistors 170 negativ ist.
Die Stufen 150, 152, 154, 156 sind dazu bestimmt, nur einen
sehr kleinen Betrag von Strom an Versorgungsspannungs-
Anschlüsse 110′ abzugeben, die jeweils damit verbunden sind,
so daß eine interne Ladungspumpe benutzt werden kann, um in
einer praktischen Ausführungsform eine zweite Versorgungsspannung
(falls erforderlich) auf dem Chip an den Anschlüssen
110′ zu erzeugen.
Die gegebene Flexibilität der Stufenauslegung erlaubt es,
Signale in einem weiten Bereich von Eingangs- und Ausgangssignalpegeln
anzunehmen und zu erzeugen, die benutzt werden
können, um einen großen Rauschabstand zu gestatten und um
Schaltungen zu schaffen, die weitgehende Herstellungsprozeß-
und Temperatur-Schwankungen tolerieren können.
Wie ersichtlich, kann die Benutzung von zwei separaten externen
Stromversorgungen vermieden werden. Zusätzlich kann
die vorliegende Schaltungsanordnung leicht in Galliumarsenid-
Technologie ausgeführt werden.
Die Pufferschaltungen sind, wie sie gezeigt sind, mit Standard-
Logiksignalen nach innen und nach außen kompatibel und
können Teil einer gesamten integrierten Schaltungsanordnung
sein, die in ein Standard-Gehäuse eingebaut sein kann und
Prüf- und Stromversorgungseinrichtungen benötigt, die
herkömmlicherweise für Standard-Logikschaltkreise verwendet
werden.
Die zuvor beschriebenen Eingangs- und Ausgangs-Pufferschaltungen
enthalten jeweils eine einzige externe Positivspannungsversorgung
ohne die Notwendigkeit einer zusätzlichen
externen Negativspannungsversorgung.
Die im folgenden gegebene Beschreibung erfolgt anhand der
Fig. 18 und 19 und betrifft eine Ein-Chip-Ladungspumpe zum
Erzeugen einer Negativspannung in solchen Fällen, wo das
Vorsehen einer derartigen Negativspannungsversorgung als
wünschenswert betrachtet wird.
Eine allgemeine Darstellung einer derartigen Ladungspumpe
200 ist in Fig. 20 gezeigt. Wie gezeigt, ist der Ausgangs-
Anschluß eines Schmitt-Triggers 202 mit dem Eingangs-
Anschluß eines Inverters 204 verbunden, dessen Ausgangs-
Anschluß wiederum mit einem weiteren Inverter 206 verbunden
ist. Der Ausgangs-Anschluß dieses Inverters 206 ist wiederum
mit dem Eingangs-Anschluß eines weiteren Inverters 208 verbunden,
dessen Ausgangs-Anschluß 210 über einen Widerstand
212 mit dem Eingangs-Anschluß 214 des Schmitt-Triggers 202
verbunden ist. Der Eingangs-Anschluß 214 ist außerdem mit
einem Anschluß 216 eines Kondensators 218 verbunden, dessen
anderer Anschluß 220 mit einem Erd-Anschluß 222 verbunden
ist. Der Teil der Schaltung, der soweit beschrieben ist,
bildet einen Oszillator 221 der Schaltung. Mehrere Dioden
224, 226, 228 sind in Reihe geschaltet und in Durchlaßrichtung
in Richtung von einem Anschluß 201 gegen Erde vorgespannt.
Von dem Ausgangs-Anschluß des Inverters 204 wird ein
Signal abgenommen und durch einen Inverter 230 an einen
Anschluß 232 eines Kondensators 234 gelegt. Der andere
Anschluß 236 des Kondensators 234 ist zwischen die Dioden 226,
228 geschaltet. Das Ausgangssignal des Inverters 206 wird
durch einen Inverter 238 an einen Anschluß 240 eines weiteren
Kondensators 242 gelegt, dessen anderer Anschluß 244
zwischen die Dioden 224, 226 geschaltet ist. Das Ausgangssignal
der Ladungspumpe wird an dem Anschluß 201 von der
Diode 224 abgenommen, wobei die am entgegengesetzten Ende
liegende Diode 228 mit dem Erd-Anschluß 222 verbunden ist.
Ein Kondensator 246 ist mit einem Anschluß 248 an den Ausgangs-
Anschluß 201 angeschlossen, und der andere Anschluß
250 dieses Kondensators 246 ist mit dem Erd-Anschluß 222
verbunden.
Der Schmitt-Trigger 202 ist im einzelnen in Fig. 21 gezeigt.
Diese Schaltung enthält einen N-Kanal-Anreicherungstyp-
Feldeffekt-Transistor 260, dessen Drain-Elektrode mit einem
Versorgungsspannungs-Anschluß 262 verbunden ist und dessen
Source-Elektrode mit der Drain-Elektrode eines Lastelements
in Form eines weiteren N-Kanal-Anreicherungstyp-Feldeffekt-
Transistors 264 verbunden ist, dessen Source-Elektrode wiederum
mit dem Erd-Anschluß 222 verbunden ist.
Mit dem Versorgungsspannungs-Anschluß 262 ist ein Lastelement
266 verbunden, und die Drain-Elektrode eines weiteren
Feldeffekt-Transistors 268 des N-Kanal-Anreicherungstyps ist
mit dem Lastelement 266 verbunden. Die Source-Elektrode des
Transistors 268 ist an die Source-Elektrode des Transistors
260 angeschlossen. Ein weiteres Lastelement 270 ist mit dem
Versorgungsspannungs-Anschluß 262 verbunden und ist mit
seinem zweiten Anschluß mit der Gate-Elektrode eines Feldeffekt-
Transistors 272 des N-Kanal-Anreicherungstyps verbunden.
Der Transistor 272 ist über seine Drain-Elektrode mit
dem Versorgungsspannungs-Anschluß 262 verbunden, und dessen
Source-Elektrode ist mit zwei Dioden 274, 276 in Reihe verbunden,
die in Durchlaßrichtung in Richtung von dem Versorgungsspannungs-
Anschluß 262 zu dem Erd-Anschluß 222 hin
vorgespannt sind. Die Source-Elektrode des Transistors 272
ist mit der Gate-Elektrode des Transistors 268 verbunden.
Desweiteren ist ein Feldeffekt-Transistor 278 des N-Kanal-
Anreicherungstyps vorgesehen, dessen Drain-Elektrode mit dem
Versorgungsspannungs-Anschluß 262 verbunden ist und dessen
Source-Elektrode mit einer Diode 280 verbunden ist, welche
in Durchlaßrichtung in Richtung von dem Anschluß 262 zu dem
Anschluß 222 vorgespannt ist. Die Drain-Elektrode des Transistors
268 ist mit der Gate-Elektrode des Transistors 278
verbunden. Außerdem ist ein Lastelement in Form eines Feldeffekt-
Transistors 282 des N-Kanal-Anreicherungstyps vorgesehen.
Die Diode 280 verbindet die Source-Elektrode des
Transistors 278 mit der Drain-Elektrode des Transistors 282,
während die Source-Elektrode des Transistors 282 mit dem
Erd-Anschluß 222 verbunden ist. Die Gate-Elektrode des
Transistors 282 ist zwischen die Dioden 274, 276 geschaltet
und außerdem mit der Source-Elektrode eines Transistors 284
verbunden. Die Drain-Elektrode des Transistors 282 ist mit
der Gate-Elektrode des Transistors 284 verbunden, während
die Drain-Elektrode des Transistors 284 mit der Source-
Elektrode des Transistors 272 und der Gate-Elektrode des
Transistors 268 verbunden ist.
Wie weiter ersichtlich, bestimmt der Spannungspegel an einem
Knoten K den Triggerpunkt des Schmitt-Triggers. Das bedeutet,
daß wenn der Transistor 284 ausgeschaltet ist und die
Spannung an dem Knoten K um zwei Diodenspannungsabfälle 274,
276 oberhalb Erdpotential liegt, dies mit dem oberen Trigger
punkt des Schmitt-Triggers korrespondiert, während wenn
der Transistor 284 leitend ist, dies den Knoten K auf angenähert
um einen einzigen Diodenspannungsabfall 276 oberhalb
Erdpotential festlegt.
Wenn angenommen wird, daß das Eingangssignal an der Gate-
Elektrode des Transistors 260 einen hohen Pegel hat, ist ein
Knoten L hochgelegt, welcher praktisch die Gate-Elektrode
des Transistors 278 ist. Die Diode 280 zieht einen Knoten M
hoch, was seinerseits den Transistor 284 einschaltet, welcher
den Knoten K in seinen niedrigen Potentialzustand
zieht, nämlich den niedrigeren von zwei Referenzpegeln.
Wenn angenommen wird, daß das Eingangssignal an der Gate-
Elektrode des Transistors 260 einen niedrigen Wert aufweist,
wird auch der Knoten L abgesenkt, der praktisch die Gate-
Elektrode des Transistors 278 ist. Der Knoten M geht auf
diese Weise auf einen niedrigen Potentialwert, was den
Transistor 284 ausschaltet, welcher wiederum den Knoten K in
seinen hohen Potentialzustand zieht. Für den Schmitt-Trigger
betrachtet heißt dies, daß das Eingangssignal für diesen an
der Gate-Elektrode des Transistors 260 liegt, während das
Ausgangssignal desselben an dem Knoten M liegt.
Die nächsten drei Stufen, d. h. die Inverter 204, 206, 208,
sind im einzelnen ebenfalls in Fig. 16 gezeigt, und da diese
Inverter in ihrer Konfiguration identisch sind, wird nur
einer davon im einzelnen beschrieben.
Wie gezeigt, enthält der Inverter 204 ein Lastelement 300,
das mit dem Versorgungsspannungs-Anschluß 262 verbunden ist,
wobei das Lastelement 300 ebenfalls mit der Drain-Elektrode
eines Feldeffekt-Transistors 302 des N-Kanal-Anreicherungstyps
verbunden ist. Der Ausgang von dem Knoten M ist mit der
Gate-Elektrode des Transistors 302 verbunden. Der Inverter
enthält außerdem einen weiteren Feldeffekt-Transistor 304
des N-Kanal-Anreicherungstyps, dessen Source-Elektrode mit
einer Diode 306 verbunden ist, welche in Durchlaßrichtung in
der Richtung von dem Anschluß 262 zu dem Anschluß 222 vorgespannt
ist. Die Diode 306 ist mit der Drain-Elektrode
eines weiteren Feldeffekt-Transistors 308 des N-Kanal-
Anreicherungstyps verbunden, dessen Source-Elektrode mit dem
Erd-Anschluß 222 verbunden ist. Die Source-Elektrode des
Transistors 302 ist mit der Gate-Elektrode des Transistors
308 verbunden.
Das Signal, das von dem Knoten M zugeführt wird, wird durch
den Inverter 204 invertiert und an einen Knoten N geliefert,
um in den nächsten Inverter 206 und den übernächsten Inverter
208 eingegeben zu werden. Wie zuvor beschrieben, wird
das Ausgangssignal des Inverters 208 durch einen Widerstand
212 dem Eingangs-Anschluß 214 zugeführt, der mit der Gate-
Elektrode des Transistors 260 verbunden ist, welche ebenfalls
mit dem Anschluß 216 des Kondensators 218 verbunden
ist, während der andere Anschluß 220 des Kondensators 218
mit dem Erd-Anschluß 222 verbunden ist. Der Ausgangs-Anschluß
210 des Inverters 208 ist ebenfalls mit dem Erd-Anschluß
222 über Dioden 310, 312, 314 verbunden, die in
Durchlaßrichtung in der Richtung von dem Anschluß 262 zu dem
Anschluß 222 vorgespannt sind. Der Inverter 230 hat dieselbe
Ausführungsform, wie diejenige, die in Fig. 18 gezeigt ist,
was auch auf den Inverter 238 zutrifft. Die Kondensatoren
dieser Funktionsblöcke sind mit der Ausgangsschaltungsanordnung,
wie sie zuvor beschrieben wurde, verbunden, wie
dies auch in Fig. 21 gezeigt ist.
Das Signal an einem Knoten P wird einem Knoten R in einer
verzögerten Weise zugeführt, weil ein RC-Glied, das durch
den Widerstand 212 und den Kondensator 218 gegeben ist,
vorgesehen ist.
Das Signal an einem Knoten S ist ein Rechteckwellenausgangs
signal, dessen hoher Pegel nahe dem Versorgungsspannungspegel
liegt und dessen niedriger Pegel nahezu um einen Dioden
spannungsabfall oberhalb Erdpotential liegt. Dies Signal
wird durch den Kondensator 234 zu einem Knoten T übertragen,
wobei dessen hoher Pegel nicht höher als um einen Dioden
spannungsabfall oberhalb Erdpotential gehen kann, und zwar
wegen der Diode 228. Wenn der Knoten S hoch liegt, kann der
Knoten T nicht höher als um einen Diodenspannungsabfall
oberhalb Erdpotential liegen, nämlich angenähert 0,7 V, so
daß in diesem Fall bei Annahme von V cc von +5 V ungefähr 4 V
über dem Kondensator 234 aufgebaut werden. Dann wird, wenn
der Knoten S herunter auf 0,7 V gezogen wird, nämlich
herunter bis zu dem Sockelpegel (Knoten W), der Knoten T
durch den Kondensator 234 unter Erdpotential auf angenähert
-3 V gedrückt. Die Diode 226 wird dadurch vorgespannt, um
einem Knoten U zu erlauben, hinunter auf eine negative
Spannung gedrückt zu werden. Da die beiden Signale, die von
den Invertern 230, 238 kommen, um im wesentlichen 180° phasenverschoben
sind, liegt ein Knoten V zur gleichen Zeit
hoch auf angenähert 5 V. Daher kann, obgleich anfänglich 4 V
über dem Kondensator 234 aufgebaut wurden, wenn erst einmal
einige Zyklen durchlaufen sind, eine größe Spannung über
dem Kondensator 242 erzielt werden, weil sich z. B. die
Ladung aus dem Kondensator 234 an dem Anschluß 244 des Kondensators
242 zur selben Zeit voll auswirkt, zu der der
Anschluß 240 des Kondensators 242 auf den Pegel von angenähert
V cc gebracht ist. Wegen des Diodenspannungsabfalls der
Diode 224 kann das Ausgangssignal an dem Anschluß 201 tatsächlich
nahezu -6,4 V erreichen. Daher ist die zuvor beschriebene
Ladungspumpen-Schaltung in der Lage, einen ausgewählten
Pegel einer negativen Spannung zu erzeugen, und
zwar "On-Chip" durch Benutzung von niedrigen Pegeln der
Versorgungsspannung.
Ein Impuls/Zeit-Diagramm des Schmitt-Triggers 202 ist in
Fig. 22 gezeigt. Der Schmitt-Trigger 202 hat eine erste
höhere Auslösespannung, welche wenn sie durch das Eingangssignal
für den Schmitt-Trigger 202 erreicht ist, das Ausgangssignal
des Schmitt-Triggers 202 veranlaßt, sich von
seinem vorhergehenden niedrigen Zustand aus zu ändern, und
eine niedrige Auslösespannung, welche sie durch das
Eingangssignal für den Schmitt-Trigger 202 erreicht ist, das
Ausgangssignal des Schmitt-Triggers veranlaßt, einen niedrigen
Zustand anzunehmen. Die Spannung in der Richtung von
der zweiten Auslösespannung zu der ersten Auslösespannung
wird praktisch in Richtung auf eine erste Zielspannung getrieben,
die höher als die erste Auslösespannung liegt. In
vergleichbarer Weise wird die Spannung in der Richtung von
der ersten Auslösespannung zu der zweiten Auslösespannung
praktisch in Richtung auf eine zweite Zielspannung getrieben,
die tiefer als die zweite Auslösespannung liegt. Die
vorliegende Schaltung sieht vor, daß die Differenz zwischen
der ersten Auslösespannung und der ersten Zielspannung im
wesentlichen direkt proportional zu der Differenz zwischen
der zweiten Auslösespannung und der zweiten Zielspannung
ist. Dies sorgt für ein konstantes Tastverhältnis des Oszillatorteils
221 der Schaltung. Tatsächlich ist die Differenz
zwischen der ersten Auslösespannung und der ersten
Zielspannung im wesentlichen gleich der Differenz zwischen
der zweiten Auslösespannung und der zweiten Zielspannung,
was in einem konstanten 50%-Tastverhältnis resultiert, d. h.
bei dem die Zeit zwischen jedem Paar von aneinandergrenzenden
Anstiegs- u. Abfallflanken des Signals im wesentlichen
die gleiche ist.
Desweiteren ist die Differenz zwischen der ersten Auslösespannung
und der ersten Zielspannung im wesentlichen direkt
proportional zu der Differenz zwischen der ersten und der
zweiten Auslösespannung, und die Differenz zwischen der
zweiten Auslösespannung und der zweiten Zielspannung ist im
wesentlichen direkt proportional zu der Differenz zwischen
der ersten und der zweiten Auslösespannung. Dies resultiert
in einer konstanten Frequenz und damit einem stabilen Tast
verhältnis. Außerdem ist die Differenz zwischen der ersten
Auslösespannung und der ersten Zielspannung im wesentlichen
direkt proportional zu der Differenz zwischen der zweiten
Auslösespannung und der zweiten Zielspannung. Alle diese
Beziehungen werden hergestellt, was zu im wesentlichen stabilen
Schwingungsfrequenzen führt, und zwar über relativ
große Schwankungen der Versorgungsspannung für die Schaltung,
Herstellungsprozeß-Schwankungen bei der Herstellung
der Schaltung und Schwankungen der Temperatur.
Die Schaltung ist vorteilhafterweise in einem einzigen
integrierten Baustein enthalten.
Die zuvor beschriebenen Schaltungen sind als in Feldeffekt-
Transistor-Technologie ausgeführt gezeigt. Indessen ist für
den Fachmann ersichtlich, daß Teile oder alle dieser Schaltungen
ebenso in Bipolar-Technologie ausgeführt werden können.
In einem solchen Fall kann ein Kollektor/Emitter-Bereich
als der erste Stromleitungs-Anschluß betrachtet werden,
während der andere Kollektor/Emitter-Bereich als der
zweite Stromleitungs-Anschluß betrachtet werden kann, während
die Basis als der Steuer-Anschluß zu betrachten ist.
In Übereinstimmung mit der Lehre der vorliegenden Erfindung
enthält eine Pufferschaltung eine Eingangssignalleitung zum
Aufnehmen eines Eingangssignals, eine Ausgangssignalleitung
zum Liefern eines Ausgangssignals, Pufferschaltkreise, die
die Eingangssignalleitung und die Ausgangssignalleitung
miteinander verbinden, einen ersten Versorgungsspannungs-
Anschluß zum Aufnehmen einer Versorgungsspannung und einen
zweiten Versorgungsspannungs-Anschluß zum Aufnehmen einer
Versorgungsspannung, die negativer als diejenige ist, welche
durch den ersten Versorgungsspannungs-Anschluß aufgenommen
wird, wobei die Schaltung in zusammengesetzter (Compound-)
Halbleitertechnologie ausgeführt ist und kompatibel mit
Standard-Logiksignalen, die in diese hineingehen und aus
dieser herauskommen, ist.
Claims (15)
1. Pufferschaltung, gekennzeichnet durch
- - eine Eingangssignalleitung zum Aufnehmen eines Eingangssignals,
- - eine Ausgangssignalleitung zum Abgeben eines Ausgangssignals,
- - Pufferschaltungen (42, 44), die die Eingangssignal leitung und die Ausgangssignalleitung miteinander verbinden,
- - einen ersten Versorgungsspannungs-Anschluß (57) zum Aufnehmen einer Versorgungsspannung und
- - einen zweiten Versorgungsspannungs-Anschluß (76) zum Aufnehmen einer Versorgungsspannung, die negativer als diejenige ist, die durch den ersten Versorgungsspannungs- Anschluß (57) aufnehmbar ist,
- - wobei die Schaltung in zusammengesetzter (Compound-) Halbleiter-Technologie ausgeführt ist und mit Standard- Logiksignalen, die in diese hineingehen, kompatibel ist.
2. Pufferschaltung, gekennzeichnet durch
- - eine Eingangssignalleitung zum Aufnehmen eines Eingangssignals,
- - eine Ausgangssignalleitung zum Abgeben eines Ausgangssignals,
- - Pufferschaltungen (42, 44), die die Eingangssignalleitung und die Ausgangssignalleitung miteinander verbinden,
- - einen ersten Versorgungsspannungs-Anschluß (57) zum Aufnehmen einer Versorgungsspannung und
- - einen zweiten Versorgungsspannungs-Anschluß (76) zum Aufnehmen einer Versorgungsspannung, die negativer als diejenige ist, die durch den ersten Versorgungsspannungs- Anschluß (57) aufnehmbar ist, wobei
- - die Schaltung in zusammengesetzter (Compound-)Halbleiter- Technologie ausgeführt ist und kompatibel ist mit Standard-Logiksignalen, die aus dieser herauskommen.
3. Pufferschaltung nach Anspruch 2, dadurch gekennzeichnet,
daß die Schaltung kompatibel ist mit
Standard-Logiksignalen, die in diese hineingehen.
4. Pufferschaltung in integrierter Schaltkreistechnik,
gekennzeichnet durch
- - eine Eingangssignalleitung zum Aufnehmen eines Eingangssignals,
- - eine Ausgangssignalleitung zum Abgeben eines Ausgangssignals,
- - Pufferschaltungen (42, 44), die die Eingangssignalleitung und die Ausgangssignalleitung miteinander verbinden,
- - einen ersten Versorgungsspannungs-Anschluß (57) zum Aufnehmen einer Versorgungsspannung,
- - einen zweiten Versorgungsspannungs-Anschluß (76) zum Aufnehmen einer Versorgungsspannung, die negativer als diejenige ist, die durch den ersten Versorgungsspannungs- Anschluß (57) aufnehmbar ist, und
- - mitintegrierten Mitteln als Teil der integrierten Schaltung zum Erzeugen einer dritten Versorgungsspannung, wobei
- - die Schaltungsanordnung in zusammengesetzter (Compound-) Halbleiter-Technologie ausgeführt ist.
5. Pufferschaltung nach Anspruch 4, dadurch gekennzeichnet,
daß die Schaltung kompatibel ist mit
Standard-Logiksignalen, die in diese hineingehen.
6. Pufferschaltung nach Anspruch 4, dadurch gekennzeichnet,
daß die Schaltung kompatibel ist mit
Standard-Logiksignalen, die aus dieser herauskommen.
7. Pufferschaltung nach Anspruch 6, dadurch gekennzeichnet,
daß die Schaltung kompatibel ist mit
Standard-Logiksignalen, die in diese hineingehen.
8. Pufferschaltung nach einem der Ansprüche 4, 5, 6 oder 7,
dadurch gekennzeichnet, daß Mittel zum
Erzeugen einer dritten Versorgungsspannung vorgesehen
sind, die Mittel zum Erzeugen einer Versorgungsspannung
umfassen, welche negativer als diejenige ist, die durch
den zweiten Versorgungsspannungs-Anschluß (76) aufnehmbar
ist.
9. Pufferschaltung nach einem der Ansprüche 4, 5, 6 oder 7,
dadurch gekennzeichnet, daß die Mittel
zum Erzeugen einer dritten Versorgungsspannung Mittel
zum Erzeugen einer Versorgungsspannung umfassen, die
positiver als diejenige ist, die durch den ersten
Versorgungsspannungs-Anschluß (57) aufnehmbar ist.
10. Pufferschaltung nach einem der Ansprüche 4, 5, 6 oder 7,
dadurch gekennzeichnet, daß die Mittel
zum Erzeugen einer dritten Versorgungsspannung Mittel
zum Erzeugen einer Versorgungsspannung umfassen, die
unterschiedlich von derjenigen Versorgungsspannungen
ist, die durch den ersten und den zweiten Versorgungsspannungs-
Anschluß (57, 76) aufnehmbar sind.
11. Pufferschaltung nach einem der Ansprüche 1, 2, 3, 5, 6
oder 7, dadurch gekennzeichnet, daß die
Standard-Logiksignale TTL-Signale sind.
12. Integrierte Schaltungsanordnung, gekennzeichnet
durch
- - zumindest eine Eingangs-Pufferschaltung (42),
- - zumindest eine Ausgangs-Pufferschaltung (44),
- - interne Schaltmittel, die die Eingangs-Pufferschaltung (42) und die Ausgangs-Pufferschaltung (44) miteinander verbinden,
- - einen ersten Versorgungsspannungs-Anschluß, der zumindest mit einer der Eingangs-Pufferschaltungen (42), der Ausgangs-Pufferschaltungen (44) und den internen Schaltungsanordnungen verbunden ist,
- - einen zweiten Versorgungsspannungs-Anschluß, der zumindest mit einer der Eingangs-Pufferschaltungen (42), der Ausgangs-Pufferschaltungen (44) und der internen Schaltungsanordnung verbunden ist, wobei
- - die Eingangs-Pufferschaltung (42), die Ausgangs- Pufferschaltung (44) und die interne Schaltungsanordnung in zusammengesetzter (Compound-)Halbleiter-Technologie ausgeführt sind und wobei
- - mitintegrierte Mittel als Teil der integrierten Schaltung zum Erzeugen einer dritten Versorgungsspannung vorgesehen sind.
13. Schaltungsanordnung nach Anspruch 12, dadurch
gekennzeichnet, daß die Mittel zum Erzeugen
einer dritten Versorgungsspannung Mitteln zum Erzeugen
einer Versorgungsspannung umfassen, die negativer als
diejenige ist, die durch den zweiten Versorgungsspannungs-
Anschluß (76) aufnehmbar ist.
14. Schaltungsanordnung nach Anspruch 12, dadurch
gekennzeichnet, daß die Mittel zum Erzeugen
einer dritten Versorgungsspannung Mittel zum Erzeugen
einer Versorgungsspannung umfassen, die positiver als
diejenige ist, die durch den ersten Versorgungsspannungs-
Anschluß (57) aufnehmbar ist.
15. Schaltungsanordnung nach Anspruch 12, dadurch
gekennzeichnet, daß die Mittel zum Erzeugen
einer dritten Versorgungsspannung Mittel zum Erzeugen
einer Versorgungsspannung umfassen, die unterschiedlich
von derjenigen ist, die durch den ersten und den zweiten
Versorgungsspannungsanschluß (57, 76) aufnehmbar sind.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/051,987 US4844563A (en) | 1987-05-19 | 1987-05-19 | Semiconductor integrated circuit compatible with compound standard logic signals |
Publications (1)
Publication Number | Publication Date |
---|---|
DE3817158A1 true DE3817158A1 (de) | 1988-12-15 |
Family
ID=21974669
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3817158A Withdrawn DE3817158A1 (de) | 1987-05-19 | 1988-05-19 | Integrierte, in zusammengesetzter halbleiter-technologie ausgefuehrte schaltung |
Country Status (4)
Country | Link |
---|---|
US (2) | US4844563A (de) |
JP (1) | JPS6471219A (de) |
DE (1) | DE3817158A1 (de) |
GB (2) | GB2207318A (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0389091A1 (de) * | 1989-02-22 | 1990-09-26 | Nortel Networks Corporation | Logikgatter mit niedrigem Leistungsverbrauch und hohem Störabstand unter Verwendung von Schalttransistoren des Anreicherungstyps |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2753266B2 (ja) * | 1988-06-20 | 1998-05-18 | 株式会社日立製作所 | 半導体回路 |
US4931670A (en) * | 1988-12-14 | 1990-06-05 | American Telephone And Telegraph Company | TTL and CMOS logic compatible GAAS logic family |
FR2648971B1 (fr) * | 1989-06-23 | 1991-09-06 | Thomson Composants Microondes | Circuit d'interface de sortie entre deux circuits numeriques de natures differentes |
JPH03214659A (ja) * | 1990-01-18 | 1991-09-19 | Mitsubishi Electric Corp | 電界効果形半導体装置の電源電圧設定部 |
US5223751A (en) * | 1991-10-29 | 1993-06-29 | Vlsi Technology, Inc. | Logic level shifter for 3 volt cmos to 5 volt cmos or ttl |
US5298808A (en) * | 1992-01-23 | 1994-03-29 | Vitesse Semiconductor Corporation | Digital logic protocol interface for different semiconductor technologies |
US5343091A (en) * | 1992-01-31 | 1994-08-30 | Kabushiki Kaisha Toshiba | Semiconductor logic integrated circuit having improved noise margin over DCFL circuits |
US5287016A (en) * | 1992-04-01 | 1994-02-15 | International Business Machines Corporation | High-speed bipolar-field effect transistor (BI-FET) circuit |
JP3315178B2 (ja) * | 1993-02-19 | 2002-08-19 | 三菱電機株式会社 | レベルシフト回路 |
JP3539509B2 (ja) * | 1994-03-15 | 2004-07-07 | 株式会社ルネサステクノロジ | 電流切換型論理回路 |
US5892400A (en) * | 1995-12-15 | 1999-04-06 | Anadigics, Inc. | Amplifier using a single polarity power supply and including depletion mode FET and negative voltage generator |
US5969554A (en) * | 1997-06-09 | 1999-10-19 | International Business Machines Corp. | Multi-function pre-driver circuit with slew rate control, tri-state operation, and level-shifting |
JP2001127616A (ja) * | 1999-10-29 | 2001-05-11 | Oki Electric Ind Co Ltd | バッファ回路 |
JP2002164772A (ja) * | 2000-11-28 | 2002-06-07 | New Japan Radio Co Ltd | 半導体スイッチ集積回路 |
US6605974B2 (en) * | 2001-07-31 | 2003-08-12 | Telefonaktiebolaget Lm Ericsson(Publ) | Level shifter with gain |
JP2009033637A (ja) * | 2007-07-30 | 2009-02-12 | Panasonic Corp | レベル変換回路 |
US8154320B1 (en) * | 2009-03-24 | 2012-04-10 | Lockheed Martin Corporation | Voltage level shifter |
JP5511975B2 (ja) | 2009-11-24 | 2014-06-04 | エプコス アクチエンゲゼルシャフト | 低電流の論理およびドライバ回路 |
US11271566B2 (en) * | 2018-12-14 | 2022-03-08 | Integrated Device Technology, Inc. | Digital logic compatible inputs in compound semiconductor circuits |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2059704A (en) * | 1979-09-10 | 1981-04-23 | Post Office | Improvements in and relating to digital inverters employing field effect transistors |
FR2485832A1 (fr) * | 1980-06-24 | 1981-12-31 | Thomson Csf | Inverseur logique, et operateur a plusieurs sorties derive de cet inverseur, utilisant au moins un transistor a effet de champ a faible tension de seuil |
US4404480A (en) * | 1982-02-01 | 1983-09-13 | Sperry Corporation | High speed-low power gallium arsenide basic logic circuit |
US4471238A (en) * | 1982-06-01 | 1984-09-11 | Hughes Aircraft Company | Current-driven logic circuits |
JPS59224174A (ja) * | 1983-06-03 | 1984-12-17 | Hitachi Ltd | ガリウム砒素集積回路 |
JPS59231921A (ja) * | 1983-06-15 | 1984-12-26 | Matsushita Electric Ind Co Ltd | 電界効果トランジスタを用いた論理回路 |
JPS59231920A (ja) * | 1983-06-15 | 1984-12-26 | Agency Of Ind Science & Technol | GaAs論理集積回路 |
FR2559323B1 (fr) * | 1984-02-08 | 1986-06-20 | Labo Electronique Physique | Circuit logique elementaire realise a l'aide de transistors a effet de champ en arseniure de gallium et compatible avec la technologie ecl 100 k |
US4743782A (en) * | 1984-11-09 | 1988-05-10 | Honeywell Inc. | GaAs level-shift logic interface circuit |
US4616189A (en) * | 1985-04-26 | 1986-10-07 | Triquint Semiconductor, Inc. | Gallium arsenide differential amplifier with closed loop bias stabilization |
US4701646A (en) * | 1986-11-18 | 1987-10-20 | Northern Telecom Limited | Direct coupled FET logic using a photodiode for biasing or level-shifting |
-
1987
- 1987-05-19 US US07/051,987 patent/US4844563A/en not_active Expired - Lifetime
-
1988
- 1988-05-18 GB GB08811702A patent/GB2207318A/en active Pending
- 1988-05-19 JP JP63122963A patent/JPS6471219A/ja active Pending
- 1988-05-19 DE DE3817158A patent/DE3817158A1/de not_active Withdrawn
-
1989
- 1989-03-24 US US07/329,149 patent/US4926071A/en not_active Expired - Fee Related
-
1991
- 1991-09-04 GB GB919119000A patent/GB9119000D0/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0389091A1 (de) * | 1989-02-22 | 1990-09-26 | Nortel Networks Corporation | Logikgatter mit niedrigem Leistungsverbrauch und hohem Störabstand unter Verwendung von Schalttransistoren des Anreicherungstyps |
Also Published As
Publication number | Publication date |
---|---|
US4844563A (en) | 1989-07-04 |
US4926071A (en) | 1990-05-15 |
GB9119000D0 (en) | 1991-10-23 |
GB8811702D0 (en) | 1988-06-22 |
GB2207318A (en) | 1989-01-25 |
JPS6471219A (en) | 1989-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3817116A1 (de) | Ttl-kompatible ausgangs-pufferschaltung | |
DE3817158A1 (de) | Integrierte, in zusammengesetzter halbleiter-technologie ausgefuehrte schaltung | |
DE60003998T2 (de) | Bus-Treiberschaltung und Verfahren zu deren Betrieb | |
DE112007000404B4 (de) | Verfahren zur Reduzierung von Einfügungsverlust und Bereitstellung von Abschaltschutz für MOSFET-Schalter | |
DE4344307C2 (de) | Ausgangsschaltung einer integrierten Halbleiterschaltkreisvorrichtung | |
DE19525237A1 (de) | Pegelschieberschaltung | |
DE2411839B2 (de) | Integrierte Feldeffekttransistor-Schaltung | |
DE4330778A1 (de) | Speicherzellenschaltung | |
DE2544974B2 (de) | Schaltkreis zur Realisierung logischer Funktionen | |
DE10309330A1 (de) | Integrierter Halbleiter-Schalter | |
DE3817136A1 (de) | Ttl-kompatible eingangs-pufferschaltung | |
DE2510604C2 (de) | Integrierte Digitalschaltung | |
DE4135528A1 (de) | Tristate-treiberschaltung | |
DE3817115A1 (de) | Kondensatorgekoppelte gegentakt-logikschaltung | |
DE3817134A1 (de) | Feldeffekt-transistor-logikschaltung | |
DE60309675T2 (de) | Leistungsschaltkreis mit gesteuertem Sperrstrom | |
DE3237778A1 (de) | Dynamisches schieberegister | |
DE1613705A1 (de) | Energieantriebsstromkreis | |
DE2925331C2 (de) | Integrierte Schaltung mit mehrfach benutzbaren Anschlüssen | |
EP0022931B1 (de) | Schaltungsanordnung zur Spannungspegelumsetzung und zugehöriges Verfahren | |
DE4033950C2 (de) | ||
DE102009008757B4 (de) | Abtastschalter mit geringem Leckverlust und Verfahren | |
EP0494713B1 (de) | Schaltungsanordnung zur Erzeugung einer höheren Gleichspannung | |
DE69630427T2 (de) | Bus-Halteschaltung | |
DE2331441A1 (de) | Logische grundschaltung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8139 | Disposal/non-payment of the annual fee |