DE2411839B2 - Integrierte Feldeffekttransistor-Schaltung - Google Patents

Integrierte Feldeffekttransistor-Schaltung

Info

Publication number
DE2411839B2
DE2411839B2 DE2411839A DE2411839A DE2411839B2 DE 2411839 B2 DE2411839 B2 DE 2411839B2 DE 2411839 A DE2411839 A DE 2411839A DE 2411839 A DE2411839 A DE 2411839A DE 2411839 B2 DE2411839 B2 DE 2411839B2
Authority
DE
Germany
Prior art keywords
transistor
voltage
volts
source
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2411839A
Other languages
English (en)
Other versions
DE2411839C3 (de
DE2411839A1 (de
Inventor
Robert Charles Bound Brook Heuner
David Keith Flemington Morgan
Goetz Wolfgang 7000 Stuttgart Steudel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RCA Corp
Original Assignee
RCA Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RCA Corp filed Critical RCA Corp
Publication of DE2411839A1 publication Critical patent/DE2411839A1/de
Publication of DE2411839B2 publication Critical patent/DE2411839B2/de
Application granted granted Critical
Publication of DE2411839C3 publication Critical patent/DE2411839C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0927—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors comprising a P-well only in the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
    • H01L27/0218—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of field effect structures
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/02—Shaping pulses by amplifying
    • H03K5/023—Shaping pulses by amplifying using field effect transistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/038—Diffusions-staged

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Nonlinear Science (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

Die Erfindung betrifft eine integrierte Feldeffekttransistor-Schaltung nach dem Oberbegriff des Patentanspruchs.
Häufig ist es notwendig oder erwünscht, daß verschiedene Teile einer elektronischen Schaltungsanordnung mit unterschiedlichen Spannungen betrieben werden. An denjenigen Stellen, an denen die verschiedenen Schaltungsteile elektrisch miteinander gekoppelt sind, sind die auftretenden Signale u. U. nicht kompatibel. Man muß daher Einrichtungen wie z. B. Trenn- und Pegelverschiebungsschaltungen vorsehen, durch welche die verschiedenen Teile des Systems einander angepaßt werden. Die Konstruktion solcher Trennschaltungen ist vor allem dann schwierig, wenn die Feldeffekttransistoren (FET's) des elektronischen Systems in integrierter Form in einem einzigen monolithischen Substrat ausgebildet sind, und Probleme ergeben sich insbesondere aus unerwünschten Vorspannungen zwischen dem Substrat und den integrierten Transistorgebieten. Namentlich in den bekannten sogenannten CMOS-Invertern können Substratvorspannungen deren Schaltschwellwert vergrößern, so daß sie auf relativ kleine Eingangssignale nicht mehr ansprechen können. Ferner besteht bei Durchlaßvorspannungen durch die entsprechend hohen Ströme die Gefahr von örtlichen Überhitzungen.
Es ist bereits eine zwei komplementäre MOS-Inverterstufen aufweisende integrierte FET-Schaltung bekannt (SCP und Solid State Technology, März 1966, Seiten 2 J bis 29), bei welcher der die Transistoren des einen Leitungstyps aufnehmende Halbleiterkörper an einem Bezugspotential, die Transistoren des entgegengesetzten Leitungstyps enthaltende Wannengebiete auf einem davon abweichenden Potential und die Source-Elektroden jedes Transistors auf dem gleichen Potential wie der Halbleiterkörper bzw. das Wannengebiet, in dem sie ausgebildet sind, liegen. Hierbei treten keine Sperrvorspannungen zwischen der Source-Elektrode und dem Halbleiter- bzw. Wannengebiet, in dem der betreffende Transistor ausgebildet ist, auf. Diese bekannte Schaltung, die z. B. als Speicherstufe dient, kann aber nicht in der oben erläuterten Weise als Trennschaltung zwischen zwei Schaltkreisen verwendet werden, von denen der eine mit niedriger und der andere mit hoher Betriebsspannung arbeitet.
Der Erfindung liegt die Aufgabe zugrunde, eine zum Erzeugen von Signalen mit hohem Spannungswert in Abhängigkeit von niedrigen Signalen geeignete Schaltung anzugeben, die mit geringem Aufwand unerwünschte Vorspannungen zwischen den Transistorgebieten und ihrem jeweiligen Substrat vermeidet.
Die Erfindung löst diese Aufgabe durch die im Patentanspruch gekennzeichnete Schaltung.
Durch die Erfindung wird nicht nur wie bei der bekannten FET-Schaltung erreicht, daß bei den betrachteten Transistoren der Schaltung die Sperrvorspannung zwischen Source und Substrat null ist, sondern sie läßt sich darüber hinaus auch als Trennschaltung für zwei mit unterschiedlichen Spannungen betriebene Schaltkreise verwenden. Die wesentlichsten Vorteile der Erfindung werden bei der folgenden Beschreibung eines bevorzugten Ausführungsbeispiels anhand der Zeichnung erläutert. Es zeigt
Fig. 1 das Schaltschema einer FET-Schaltung gemäß einem internen Stand der Technik,
F i g. 2 das Schaltschema einer Schaltung gemäß der Erfindung und
F i g. 3 eine Querschnittsdarstellung eines Teils der Schaltung nach F i g. 2.
Bei der in F i g. 1 gezeigten bekannten integrierten MOS-Schaltungsanordnung, die eine Trennstufe mit komplementären Feldeffekttransistoren erhält, kann es geschehen, daß die Transistoren in der Trennstufe mit erheblichen Sperrvorspannungen zwischen Source und Substrat beaufschlagt werden, was erhebliche Probleme mit sich bringt.
In Fig. 1 ist ein erster Logik-Schaltkreis 120, der mit einer Betriebsspannung von 3 Volt arbeitet, mit seinem Ausgang über eine Anordnung aus drei Inverterstufen Ii, 12 und /3 an einen zweiten Logik-Schaltkreis 140 angeschlossen, der mit einer Betriebsspannung von 15 Volt arbeitet. Die Inverterstufe /1 arbeitet mit der gleichen Betriebsspannung von 3 Volt wie der Schaltkreis 120. Sie kehrt das Ausgangssignal des Schaltkreises 120 in der Polarität um und koppelt es auf den Eingang der Inverterstufe /2 (Gate des Transistors N 2). Die Inverterstufen /2 und /3, die mit der gleichen Betriebsspannung von 15 Volt wie der Schaltkreis 140 arbeiten, sind über Kreuz gekoppelt und legen entsprechend den ihren Eingängen (Gate-Elektroden der Transistoren N 2 und N 1) zugeleiteten komplementären Signalen mit einem Pegelunterschied von 3 Volt an den Schaltkreis 140 Signale an, die zwischen 0 (Massepotential) und 15 Volt wechseln.
Wie in Fig. I schematisch angedeutet ist, haben sämtliche Transistoren vom P-Typ (P 1, P2 und P3) ein gemeinsames Substrat 150, das mit der höchsten Betriebsspannung des Systems (15 Volt) beaufschlagt ist, während die Substrate sämtlicher Transistoren vom
N-Typ (Ni, N2 und Ni) auf dem niedrigsten Potential des Systems (Masse) liegen. Jedoch kann die Soi'rce-Eiektrode eines Transistors an einer anderen Spannung liegen als sein Substratgebiet; der Transistor Pl liegt mit seiner Source-Elektrode an 3 Volt, während sein Substrat eine Spannung von 15 Volt führt. Wenn die Source-Elektrode und das Substrat eines Feldeffekttransistors unterschiedliche Spannungen führen, so ergeben sich Schwierigkeiten. Die Schwellenspannung Vt eines Feldeffekttransistors ist definiert als diejenige Gate-Source-Spannung, die überschritten werden muß, um den Transistor einzuschalten, d. h. leitend zu machen. Der Wert von Vr hängt von der zwischen Source und Substrat des Transistors anliegenden Spannung ab. Liegt zwischen Source und Substrat eine Sperrspannung, so erhöht sich die Schwellenspannung Vr des Transistors. Je nach dem spezifischen Widerstand des Substratmaterials kann die Schwellenspannung Vr über ihren Nennwert bei Nullvorspannung zwischen Source und Substrat um einen Betrag zwischen 0,3 und 1 Volt pro Volt der Sperrspannung ansteigen.
Die Schwellenspannung Vr des Transistors P1 kann beispielsweise 2 Volt betragen, wenn die Source-Elektrode und das Substrat zusammengeschaltet sind, d. h. bei einer Sperrspannung Null. Liegt dagegen zwischen Source und Substrat eine Sperrspannung von 12,0 Volt, wie bei der Anordnung nach Fig. 1, so erhöht sich die Schwellenspannung Vr auf einen Wert, der zwischen 4 und mehr als 10 Volt betragen kann. Bei einer Schwellenspannung Vr des Transistors P1 von 4 Volt muß selbstverständlich die für das Einschalten des, Transistors erforderliche Gate-Source-Spannung gleich oder größer als 4 Volt sein. Jeodch gehört der Transistor Pi zu demjenigen Schaliungsteil, der bei einer Betriebsspannung von 3 Volt arbeitet. Ferner stammen die der Gate-Elektrode des Transistors P1 zugeleiteten Signale von mit der Betriebsspannung von 3 Volt arbeitenden Schultungsstufen, so daß sie ebenfalls zwischen 0 Volt und maximal 3 Volt wechseln. Es kann daher der Transistor P1 nicht eingeschaltet werden, so daß die Schaltungsanordnung teilweise oder gänzlich betriebsunfähig wird.
Das Problem des Anstiegs der Schwellenspannung Vr wird noch schwieriger bei Schaltungsanordnungen, bei denen die Transistoren für sehr niedrige Betriebsspannungen, beispielsweise 1,5 Volt oder weniger, eingerichtet sind. Eine weitere Schwierigkeit ergibt sich daraus, daß selbst dann, wenn die Schwellenspannung Vr des Transistors sich nicht über den Arbeitsbereich hinaus erhöht, durch eine Sperrspannung der Einschalt-Widerstand des Transistors erhöht wird, so daß sich die Ein- und Ausschaltzeit der Schaltungsanordnung ändert.
In Fig.2 erzeugt der über eine erste Betriebsspannungsquelle von V1 Volt geschaltete Schaltkreis 12 an der Klemme 19 Signale, die zwischen V1 und Von Volt wechseln. Bei dem Schaltkreis 12 kann es sich um irgendeinen bekannten Logik- oder Analog-Schaltkreis handeln, dessen Ausgangssignale auf einen weiteren Schaltkreis 14 gekoppelt werden sollen, der ebenfalls ein Logik- oder Analog-Schaltkreis oder eine Darstelloder Anzeigevorrichtung oder irgendein anderer Verbraucher sein kann. Der Schaltkreis 14 liegt an einer zweiten Betriebsspannungsquelle von V 2 Volt und benötigt Eingangssignale, deren Amplitude zwischen Voound V2 Volt wechselt. Beispielsweise sind Voo = 0
Volt (Massepotential), Vl ■ 1,5 Volt und Vl= -20
Das Ausgangssignal des Schallkreises 12 wird mittels der Inverterstufen 10, 20 und 30 so in seinem Pegel verschoben, daß für die Aussteuerung des Schaltkreises 14 geeignete Signale enthalten werden. Jede lnverterstufe enthält einen Transistor vom P-Typ und einen Transistor vom N-Typ, die mit P bzw. N und der Nummer der entsprechenden Inverterstufe bezeichnet sind. Die Gate-Elektroden der Transistoren PlO und NiO sind an die Klemme 19 angeschaltet, der das Ai'sgangssignal des Schaltkreises 12 zugeleitet wird.
ίο Das Substrat 60 und die Source-Elektrode des Transistors PlO sind an eine Klemme 13 angeschlossen, der eine Spannung von + Vdd Volt zugeleitet wird. Die Drain-Elektrode des Transistors P10 ist am Schaltungspunkt 4 mit der Drain-Elektrode des Transistors NlO verbunden. Die Source-Elektrode und das Substrat 67 des Transistors NlO sind an eine Klemme 15 angeschlossen, die an einer Spannung von Vl Volt liegt. Die Source-Elektrode und das Substrat 60 der Transistoren P 20 und P 30 sind an die Klemme 13 angeschlossen. Die Gate-Elektroden der Transistoren P 20 und P 30 liegen am Schaltungspunkt 4 bzw. an der Klemme 19. Die Drain-Elektroden der Transistoren P20 und N20 sind an der Ausgangsklemme 16 mit der Gate-Elektrode des Transistors N 30 verbunden, und die Drain-Elektroden der Transistoren P 30 und N 30 sind an der Ausgangsklemme 18 mit der Gate-Elektrode des Transistors N20 verbunden. Die Source-Elektrode und das Substrat 70 der Transistoren N 20 und N 30 sind an die Klemme 17 angeschlossen, die an einer Spannung
jo von V2 Volt liegt. Die Ausgangsklemme 18 ist an den Schaltkreis 14 angeschlossen. Ebenso wie die Ausgangsklemme 18 kann natürlich auch die Ausgangsklemme 16 einen Verbraucher oder eine sonstige Ausgangsschaltung steuern.
ir> Die Schaltungsanordnung nach F i g. 2 ist in der in Fig.3 gezeigten Weise aufgebaut. Das gemeinsame Substrat 60 besteht aus einem Körper aus N-Ieitendem Halbleitermaterial, in den P-leitende Gebiete (61,62,63, 64,67 und 70) eindiffundiert sind. Die P-Gebiete 61 und
4» 62 bilden das Source- und das Draingebiet des P-leitenden Transistors PlO, und die P-Gebiete 63 und 64 bilden das Source- und das Draingebiet des P-leitenden Transistors P20. Die N-leitenden Transistoren sind in den als P-Wanne 1 und P-Wanne 2 bezeichneten P-Gebieten 67 bzw. 70 ausgebildet. Die in das P-Gebiet 67 eindiffundierten N-Gebiete bilden das Source- und das Draingebiet 65 bzw. 66 des Transistors NlO, und die N-leitenden Gebiete 68 und 69 bilden das Source- und das Draingebiet des Transistors N 20. Der Transistor N30 (in Fig.3 nicht gezeigt) hat seine Source- und Drain-Gebiete vorzugsweise in derselben P-Wanne wie der Transistor N 20.
Über dem Stromweg zwischen Source und Drain befindet sich eine Isolierschicht, beispielsweise aus
■ν» Siliciumdioxyd, auf der die Gate-Elektrode angebracht ist. Die der Gate-Elektrode zugeführte Spannung steuert die Leitfähigkeit des Kanalgebietes. Die Gate-Elektrode des Transistors NlO ist über die Klemme 19 mit der Gate-Elektrode des Transistors P10
mi verbunden.
Das Sourcegebiet 65 des Transistors N10 ist mit dem P-Gebiet 67, d. h. dem örtlichen Substrat des Transistors NlO, ?owie mit der Spannungsquelle V1 verbunden. D ; Draingebiet 61 des Transistors PlO ist mit dem
·· · Draingebiet 66 des Transistors N10 und mit der Gate-Elektrode des Transistors P20 am Schaltungspunkt 4 verbunden. Das Sourcegebiet 68 des Transistors N 20 ist mit dem P-Gebiet 70, d. h. dem örtlichen
Substrat des Transistors N 20, und mit der Spannungsquelle V2 verbunden. Die Gate-Elektrode des Transistors Λ/20 ist mit der Klemme 18 verbunden. Das Draingebiet 69 des Transistors Λ/20 ist über die Klemme 16 mit dem Draingebiet 63 des Transistors P 20 verbunden. Die Sourcegebiete 62 und 64 der Transistoren PlO und P20 sind mit dem Halbleiterkörper, d. h. dem örtlichen Substrat 60 dieser Transistoren, und der Spannung Vdd verbunden.
Wie in Fig.2 und 3 gezeigt, liegen sämtliche Transistoren vom P-Typ CPlO, P20, P30) mit ihren Source-Elektroden und ihrem gemeinsamen Substrat 60 an einer gemeinsamen Spannung Vdd- Der Transistor /V10 liegt mit seiner Source-Elektrode und seinem örtlichen Substrat, dem P-Gebiet 67, an der Spannung Vl, und die Transistoren N20 und N30 liegen mit ihren Source-Elektroden und ihrem örtlichen Substrat, dem P-Gebiet 70, an der Spannung V2. Es liegt also jeder Transistor mit seiner Source-Elektrode an der gleichen Spannung wie seine Wanne oder sein Substrat. Dadurch, daß die Transistoren mit Nullspannung zwischen Source und Substrat arbeiten, ist sichergestellt, daß ihre Schwellenspannung nicht über den Nennwert bei Nullsperrspannung ansteigt. Dies ermöglicht einen verläßlichen Betrieb von Schaltungsanordnungen mit Betriebsspannungen, die nahezu gleich der Schwellenspannung sind. Das heißt, ein Transistor mit einer Schwellenspannung VV von 1 Volt kann mit einer Betriebsspannung von 1,3 oder 1,5 Volt arbeiten. Dies ermöglicht auch den Einbau von Trennschaltungen zwischen Schaltkreisen mit sehr verschiedenen Betriebsspannungen. Die vorliegende Anordnung ist von größtem Wert auch für Schaltungsanordnungen, die mit extrem niedrigen Spannungen (z.B. 1,5 Volt) arbeiten, bei denen schon eine geringfügige Erhöhung der Schwellenspannung Vt zur völligen oder weitgehenden Betriebsunfähigkeit der Anordnung führen kann.
Im Gegensatz zu der Anordnung nach Fig. 1 liegt erfindungsgemäß die Source-Elektrode jedes Transistors an der gleichen Spannung wie sein Substrat. Ferner liegt das gemeinsame Substrat an einer festen Spannung, während die Wannengebiete mit den unterschiedlichen Spannungen, die der Anordnung zugeleitet werden, beaufschlagt sind. Dadurch wird es möglich, daß bei keinem Transistor der Anordnung eine Sperrvorspannung zwischen Source und Substrat auftreten kann.
Bei Schaltungsanordnungen, in denen auf einem gemeinsamen Substrat ausgebildete Transistoren mit verschiedenen Betriebsspannungen arbeiten, kann es geschehen, daß das Sourcegebiet einiger Transistoren in bezug auf das Substrat in Durchlaßrichtung vorgespannt wird, was unerwünschte Folgen hat. Wenn beispielsweise in F i g. 1 die Source-Elektrode des Transistors Pl mit einer Spannung Vb ι von 3 Volt beaufschlagt wird, während Vb2 den Wert Null, d.h. Massepotential, hat, so liegt am Source-Substrat-Übergang des Transistors P1 eine Spannung von 3 Volt. Das so vorgespannte Übergangsgebiet hat einen niedrigen Widerstand, so daß ein starker Strom durch den in Durchlaßrichtung vorgespannten Übergang zwischen den beiden Spannungsquellen Vp \ und V0 2 fließen kann. Dieser Strom kann so stark sein, daß das Übergangsgebiet ausbrennt oder das daran angeschlossene Metall schmilzt. Da bei der Anordnung gemäß der Erfindung die Source-Elektroden der Transistoren an der gleichen Spannung wie ihr Substrat liegen, während Gebiete mit unterschiedlichen Spannungen voneinander isoliert sind, kann keine Durchlaßvorspannung zwischen einem Sourcegebiet und einem Substrat auftreten. Die Gefahr, daß die Anordnung zerstört oder beschädigt wird, besteht daher nicht.
Die Arbeitsweise der Schaltung nach Fig.2 wird nachstehend unter der Voraussetzung erläutert, daß + Vdd= Massepotential (0 Volt), Vl = 1,5 Volt und V2 = 20 Volt sind. Außerdem sei vorausgesetzt, daß die Schwellenspannung Vy der P- und N-Transistoren bei Nullspannung zwischen Source und Substrat 1,0 Volt beträgt, und daß die Eingangssignale an der Klemme 19 zwischen 0 Volt (Vdd) und -1,5 Volt fVl) wechseln. Durch ein Signal von 0 Volt an der Klemme 19 wird der Transistor P30 gesperrt und der Transistor NlO leitend gemacht, so daß der Schaltungspunkt 4 auf eine Spannung von —1,5 Volt angeklammert wird. Dadurch gelangt zur Gate-Elektrode des Transistors P20 eine Spannung von —1,5 Volt, während die Gate-Elektrode des Transistors P30 mit 0 Volt beaufschlagt wird. Bei einer Spannung von 1,5 Volt zwischen den Gate- und Source-Elektroden leitet der Transistor P 20, so daß die Spannung an der Ausgangsklemme 16 gegen 0 Volt ansteigt. Durch die ansteigende Spannung an der Augangsklemme 16 wird der Transistor N 30 eingeschaltet, wodurch die Ausgangsklemme 18 auf eine Spannung von —20 Volt angeklammert wird. Auf diese Weise erzeugt das Signal mit 0 Volt an der Eingangsklemme 19 Signale von 0 Volt bzw. von —20 Volt an den Ausgangsklemmen 16 bzw. 18.
Wenn an der Eingangsklemme 19 ein Signal von —1,5 Volt auftritt, so wird der Transistor PlO eingeschaltet und der Transistor N10 ausgeschaltet. Bei der Schaltungsanordnung nach F i g. 2 bleibt die Schwellenspannung VV des Transistors P10 auf dem niedrigen Wert von 1,0 Volt, da die Source-Elektrode und das Substrat gemeinsam an 0 Volt liegen. Wenn daher seine Gate-Elektrode eine Spannung von —1,5 Volt erhält, wird der Transistor PlO voll eingeschaltet. Bei eingeschaltetem, d. h. leitendem Transistor P10 liegt am Schaltungspunkt 4 eine Spannung von 0 Volt, wodurch der Transistor PlO gesperrt wird. Zugleich wird durch die Spannung von —1,5 Volt an der Klemme 19 der Transistor P30 eingeschaltet. Bei eingeschaltetem Transistor P30 liegt an der Ausgangsklemme 18 eine Spannung von OVoIt, wodurch der Transistor Λ/20 eingeschaltet und die Ausgangskiemme 16 an eine Spannung von —20 Volt angeklammert wird. Bei einer Spannung von —20 Volt an der Ausgangsklemme 16 ist der Transistor Λ/30 gesperrt. Es führen daher bei einer Spannung von —1,5 Volt an der Eingangsklemme 19 die Ausgangsklemme 16 eine Spannung von —20 Volt und die Ausgangsklemme 18 eine Spannung von 0 Volt, d. h die umgekehrten Werte des oben betrachteten Falles
τ, eines Eingangssignals von 0 Volt.
Bei der hier beschriebenen Schaltungsanordnung kann also ein niedriges Eingangssignal mit nur geringen Leistungsaufwand und sehr geringem Schaltungsauf wand so in seinem Spannungswert verschoben werden
in daß ein wesentlich größeres Ausgangssignal erhalter wird. Der geringe Leistungsverbrauch ergibt sicr sowohl aus dem komplementär symmetrischen Schal tungsaufbau als auch aus der Tatsache, daß al· Eingangssignale von einer Nicderleistungsschaltung '■ erzeugte Signale mit niedrigem Spannungswert vcr wendet werden können.
I Γηίυιι Ι Hliiil 'ΛίγΙιιιιιιηί-'μ

Claims (1)

  1. Patentanspruch:
    Integrierte Feldeffekttransistor-Schaltung mit einem Halbleiterkörper eines ersten Leitungstyps, in dem sicn die Source- und Draingebiete vom zweiten Leitungstyp eines ersten und zweiten Transistors sowie ein die Source- und Draingebiete vom ersten Leitungstyp wenigstens eines dritten Transistors enthaltendes Wannengebiet vom zweiten Leitungstyp befinden, wobei der erste und der dritte ι ο Transistor, die zu einem ersten Schaltungsieil gehören, mit ihren den Ausgang dieses Schaltungsteils bildender. Drainelektroden mit dem Eingang eines den zweiten Transistor und einen vierten Transistor mit Source- und Draingebieten vom is ersten Leitungstyp enthaltenden zweiten Schaltungsteils verbunden sind, und mit einer Anordnung zum Anlegen einer Bezugsspannung an den Halbleiterkörper und an die Sourcegebiete des ersten und zweiten Transistors, zum Anlegen einer zweiten, von der Bezugsspannung verschiedenen Spannung an das Wannengebiet und an das Sourcegebiet des dritten Transistors, und zum Anlegen einer sich sowohl von der zweiten Spannung als auch von der Bezugsspannung unterscheidenden dritten Spannung an die Schaltung, dadurch gekennzeichnet, daß die dritte Spannung (V2) an ein im Halbleiterkörper (60) ausgebildetes gesondertes zweites Wannengebiet (70), in dem sich die Source- und Draingebiete (68, Jo 69) vom ersten Leitungstyp (N) des vierten Transistors (N 20) befinden, und an das Sourcegebiet (68) des vierten Transistors (N 20) angelegt ist.
DE2411839A 1973-03-14 1974-03-12 Integrierte Feldeffekttransistor-Schaltung Expired DE2411839C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US341058A US3916430A (en) 1973-03-14 1973-03-14 System for eliminating substrate bias effect in field effect transistor circuits

Publications (3)

Publication Number Publication Date
DE2411839A1 DE2411839A1 (de) 1974-09-26
DE2411839B2 true DE2411839B2 (de) 1978-05-18
DE2411839C3 DE2411839C3 (de) 1979-01-18

Family

ID=23336072

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2411839A Expired DE2411839C3 (de) 1973-03-14 1974-03-12 Integrierte Feldeffekttransistor-Schaltung

Country Status (9)

Country Link
US (1) US3916430A (de)
JP (1) JPS563676B2 (de)
BE (1) BE812270A (de)
CA (1) CA1010577A (de)
DE (1) DE2411839C3 (de)
FR (1) FR2221818B1 (de)
GB (1) GB1452160A (de)
HK (1) HK70379A (de)
MY (1) MY8000140A (de)

Families Citing this family (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5751076B2 (de) * 1973-08-02 1982-10-30
FR2258783B1 (de) * 1974-01-25 1977-09-16 Valentin Camille
US4001606A (en) * 1974-06-05 1977-01-04 Andrew Gordon Francis Dingwall Electrical circuit
JPS5513433B2 (de) * 1974-08-29 1980-04-09
JPS5856890B2 (ja) * 1974-09-09 1983-12-17 日本電気株式会社 トランジスタカイロ
US3955210A (en) * 1974-12-30 1976-05-04 International Business Machines Corporation Elimination of SCR structure
JPS51122721A (en) * 1975-04-21 1976-10-27 Hitachi Ltd Boosting circuit
JPS51139220A (en) * 1975-05-28 1976-12-01 Hitachi Ltd Sense amplifier
JPS51139223A (en) * 1975-05-28 1976-12-01 Hitachi Ltd Mis level converter circuit
JPS5211872A (en) * 1975-07-18 1977-01-29 Toshiba Corp Semiconductor device
JPS5238852A (en) * 1975-09-22 1977-03-25 Seiko Instr & Electronics Ltd Level shift circuit
US4039869A (en) * 1975-11-28 1977-08-02 Rca Corporation Protection circuit
JPS5931863B2 (ja) * 1976-01-07 1984-08-04 株式会社日立製作所 電圧出力回路
US4039862A (en) * 1976-01-19 1977-08-02 Rca Corporation Level shift circuit
US4023050A (en) * 1976-05-10 1977-05-10 Gte Laboratories Incorporated Logic level converter
US4052229A (en) * 1976-06-25 1977-10-04 Intel Corporation Process for preparing a substrate for mos devices of different thresholds
US4072868A (en) * 1976-09-16 1978-02-07 International Business Machines Corporation FET inverter with isolated substrate load
US4097772A (en) * 1977-06-06 1978-06-27 Motorola, Inc. MOS switch with hysteresis
US4128775A (en) * 1977-06-22 1978-12-05 National Semiconductor Corporation Voltage translator for interfacing TTL and CMOS circuits
US4217502A (en) * 1977-09-10 1980-08-12 Tokyo Shibaura Denki Kabushiki Kaisha Converter producing three output states
DE2744209C2 (de) * 1977-09-30 1985-09-05 Siemens AG, 1000 Berlin und 8000 München Integrierte Schaltungsanordnung zur Ableitung einer zwischen zwei Pegeln umschaltbaren Ausgangsspannung
JPS5472691A (en) * 1977-11-21 1979-06-11 Toshiba Corp Semiconductor device
US4161663A (en) * 1978-03-10 1979-07-17 Rockwell International Corporation High voltage CMOS level shifter
US4191898A (en) * 1978-05-01 1980-03-04 Motorola, Inc. High voltage CMOS circuit
JPS5516539A (en) * 1978-07-20 1980-02-05 Nec Corp Level shifter circuit
US4321491A (en) * 1979-06-06 1982-03-23 Rca Corporation Level shift circuit
US4318015A (en) * 1979-06-29 1982-03-02 Rca Corporation Level shift circuit
JPS6032912B2 (ja) * 1979-09-13 1985-07-31 株式会社東芝 Ｃｍｏｓセンスアンプ回路
US4307308A (en) * 1979-11-19 1981-12-22 Gte Laboratories Incorporated Digital signal conversion circuit
US4317110A (en) * 1980-06-30 1982-02-23 Rca Corporation Multi-mode circuit
JPS5816565A (ja) * 1981-07-22 1983-01-31 Hitachi Ltd 絶縁ゲ−ト形電界効果トランジスタ
JPS5891680A (ja) * 1981-11-26 1983-05-31 Fujitsu Ltd 半導体装置
US4471242A (en) * 1981-12-21 1984-09-11 Motorola, Inc. TTL to CMOS Input buffer
JPS58194430A (ja) * 1982-05-07 1983-11-12 Nec Corp インタ−フエ−ス回路
JPS5874071A (ja) * 1982-10-08 1983-05-04 Hitachi Ltd 半導体装置
US4484088A (en) * 1983-02-04 1984-11-20 General Electric Company CMOS Four-transistor reset/set latch
US4628340A (en) * 1983-02-22 1986-12-09 Tokyo Shibaura Denki Kabushiki Kaisha CMOS RAM with no latch-up phenomenon
JPS6030213A (ja) * 1983-07-28 1985-02-15 Mitsubishi Electric Corp 半導体回路装置
JPS59130456A (ja) * 1983-11-24 1984-07-27 Toshiba Corp 半導体装置
JPS60140923A (ja) * 1983-12-27 1985-07-25 Nec Corp 相補型絶縁ゲ−ト電界効果トランジスタレベルシフト回路
JPS60154553A (ja) * 1984-01-23 1985-08-14 Nec Corp 相補型ｍｏｓ集積回路の駆動方法
US4857984A (en) * 1984-12-26 1989-08-15 Hughes Aircraft Company Three-terminal MOS integrated circuit switch
US6740958B2 (en) 1985-09-25 2004-05-25 Renesas Technology Corp. Semiconductor memory device
JPH0671067B2 (ja) * 1985-11-20 1994-09-07 株式会社日立製作所 半導体装置
US5324982A (en) 1985-09-25 1994-06-28 Hitachi, Ltd. Semiconductor memory device having bipolar transistor and structure to avoid soft error
US4695744A (en) * 1985-12-16 1987-09-22 Rca Corporation Level shift circuit including source follower output
JPS63103483U (de) * 1986-12-25 1988-07-05
US4855624A (en) * 1988-02-02 1989-08-08 National Semiconductor Corporation Low-power bipolar-CMOS interface circuit
EP0388074A1 (de) * 1989-03-16 1990-09-19 STMicroelectronics, Inc. CMOS-Pegelumsetzschaltung
DE69122342T2 (de) * 1990-09-28 1997-02-06 Actel Corp Niederspannungsbauelement in einem Substrat für hohe Spannungen
US5289025A (en) * 1991-10-24 1994-02-22 At&T Bell Laboratories Integrated circuit having a boosted node
JP3228583B2 (ja) * 1992-03-31 2001-11-12 株式会社東芝 半導体集積回路装置
US5521531A (en) * 1993-12-13 1996-05-28 Nec Corporation CMOS bidirectional transceiver/translator operating between two power supplies of different voltages
US5595925A (en) * 1994-04-29 1997-01-21 Texas Instruments Incorporated Method for fabricating a multiple well structure for providing multiple substrate bias for DRAM device formed therein
US5510731A (en) * 1994-12-16 1996-04-23 Thomson Consumer Electronics, S.A. Level translator with a voltage shifting element
US5483205A (en) * 1995-01-09 1996-01-09 Texas Instruments Incorporated Low power oscillator
JP3406949B2 (ja) * 1995-01-31 2003-05-19 キヤノン株式会社 半導体集積回路装置
US5786724A (en) 1996-12-17 1998-07-28 Texas Instruments Incorporated Control of body effect in MOS transistors by switching source-to-body bias
JP4014865B2 (ja) * 2001-12-19 2007-11-28 日本テキサス・インスツルメンツ株式会社 駆動回路
US7355905B2 (en) 2005-07-01 2008-04-08 P.A. Semi, Inc. Integrated circuit with separate supply voltage for memory that is different from logic circuit supply voltage
US20130069157A1 (en) * 2011-09-20 2013-03-21 Alpha And Omega Semiconductor Incorporated Semiconductor chip integrating high and low voltage devices
US20130071994A1 (en) * 2011-09-20 2013-03-21 Alpha And Omega Semiconductor Incorporated Method of integrating high voltage devices
GB2575439A (en) * 2018-07-04 2020-01-15 Rohm Powervation Ltd A level shifter
EP3848895A4 (de) 2018-09-06 2021-10-27 Sony Group Corporation Medizinisches system, informationsverarbeitungsvorrichtung und verfahren zur verarbeitung von informationen
CN113450712B (zh) * 2021-06-29 2023-04-18 京东方科技集团股份有限公司 硅基发光单元的像素驱动装置及其方法、显示面板

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4844581B1 (de) * 1969-03-15 1973-12-25
US3653002A (en) * 1970-03-02 1972-03-28 Ncr Co Nonvolatile memory cell
US3712995A (en) * 1972-03-27 1973-01-23 Rca Corp Input transient protection for complementary insulated gate field effect transistor integrated circuit device
US3801831A (en) * 1972-10-13 1974-04-02 Motorola Inc Voltage level shifting circuit
JPS546179A (en) * 1977-06-17 1979-01-18 Hitachi Ltd Apparatus for reducing windage loss of high-speed rotary bodies

Also Published As

Publication number Publication date
MY8000140A (en) 1980-12-31
US3916430A (en) 1975-10-28
FR2221818A1 (de) 1974-10-11
DE2411839C3 (de) 1979-01-18
BE812270A (fr) 1974-07-01
HK70379A (en) 1979-10-12
CA1010577A (en) 1977-05-17
FR2221818B1 (de) 1977-09-30
JPS563676B2 (de) 1981-01-26
JPS49128684A (de) 1974-12-10
GB1452160A (en) 1976-10-13
DE2411839A1 (de) 1974-09-26

Similar Documents

Publication Publication Date Title
DE2411839C3 (de) Integrierte Feldeffekttransistor-Schaltung
DE19525237A1 (de) Pegelschieberschaltung
DE2921037A1 (de) Hochspannungsschaltung fuer isolierschicht-feldeffekttransistoren
DE19617832A1 (de) Verfahren und Schaltung zur Ansteuerung von Leistungstransistoren in einer Halbbrücken-Konfiguration
DE2451362B2 (de) Schaltungsanordnung zur automatischen rueckstellung von digitalen schaltkreisen
DE2510604C2 (de) Integrierte Digitalschaltung
DE2917599C2 (de) Integrierte monolithische komplementäre Metalloxyd-Halbleiterschaltung
DE2909388B2 (de) Spannungspegelverschiebeschaltung
DE4334513C1 (de) CMOS-Schaltung mit erhöhter Spannungsfestigkeit
DE2554054A1 (de) Differentialverstaerkerschaltung in cmos-bauweise
DE2809966C2 (de) Feldeffekttransistorschaltung mit verbesserten Betriebseigenschaften
EP0499673B1 (de) Regelschaltung für einen Substratvorspannungsgenerator
DE3238486C2 (de) Integrierte Halbleiterschaltung
DE2802595C2 (de) Schaltungsanordnung mit Feldeffekttransistoren zur Spannungspegelumsetzung
DE2835692B2 (de) Binäres logisches ODER-Glied für programmierte logische Anordnungen
DE2712742A1 (de) Feldeffekt-transistorschaltkreis
DE2108101B2 (de) Schalterstromkrels
DE19502116A1 (de) MOS-Schaltungsanordnung zum Schalten hoher Spannungen auf einem Halbleiterchip
DE2301855A1 (de) Pegelumsetzer
EP0753754A2 (de) Integrierte Komparatorschaltung
DE3727948C2 (de)
DE2552849C3 (de) Logische Schaltung
DE2926858A1 (de) Schaltungsanordnung zur begrenzung der differenzspannung in differenzverstaerkern
DE1803175A1 (de) Flip-Flop
DE3309396A1 (de) Schaltungsanordnung zur pegelanpassung

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)