DE19617832A1 - Verfahren und Schaltung zur Ansteuerung von Leistungstransistoren in einer Halbbrücken-Konfiguration - Google Patents
Verfahren und Schaltung zur Ansteuerung von Leistungstransistoren in einer Halbbrücken-KonfigurationInfo
- Publication number
- DE19617832A1 DE19617832A1 DE19617832A DE19617832A DE19617832A1 DE 19617832 A1 DE19617832 A1 DE 19617832A1 DE 19617832 A DE19617832 A DE 19617832A DE 19617832 A DE19617832 A DE 19617832A DE 19617832 A1 DE19617832 A1 DE 19617832A1
- Authority
- DE
- Germany
- Prior art keywords
- circuit
- common
- transistors
- point
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 238000000034 method Methods 0.000 title claims abstract description 13
- 239000004065 semiconductor Substances 0.000 claims description 12
- 229910052710 silicon Inorganic materials 0.000 abstract description 6
- 239000010703 silicon Substances 0.000 abstract description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 5
- 238000011084 recovery Methods 0.000 abstract 1
- 230000003071 parasitic effect Effects 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 4
- 238000010276 construction Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000000712 assembly Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003334 potential effect Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/06—Modifications for ensuring a fully conducting state
- H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0081—Power supply means, e.g. to the switch driver
Description
Die vorliegende Erfindung bezieht sich auf ein Verfahren und
eine Schaltung zur Ansteuerung von Leistungstransistoren in
einer Halbbrücken-Konfiguration, bei dem bzw. bei der ein über
mäßiger negativer Spannungshub des Ausgangsverbindungspunktes
zulässig ist. Die Erfindung bezieht sich weiterhin auf eine
integrierte Schaltung, die diese Schaltung enthält, beispiels
weise eine Schaltung, die auf einem einzigen Silizium-Halb
leiterplättchen integriert ist.
Bei Treiberschaltungen für Leistungstransistoren, beispielsweise
für Leistungs-MOSFET′s, die Leistungsgeräte ansteuern, schalten
die Leistungstransistoren in vielen Fällen einen großen Strom.
Der große Schaltstrom erzeugt in Kombination mit Durchlaßerho
lungs-Eigenschaften von Dioden und Streuinduktivitäten in der
Schaltung eine negative Spannungsspitze an dem Ausgangsverbin
dungspunkt der Halbbrücke. Diese Spitzenspannungssignale können
die Treiberschaltungen zerstören und weiterhin Störsignale
hervorrufen.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren und
eine Schaltung zur Ansteuerung von Leistungstransistoren in
einer Halbbrücken-Konfiguration zu schaffen, das bzw. die über
mäßige negative Spannungshübe des Ausgangsverbindungspunktes
zuläßt.
Hierbei soll die Schaltung vorzugsweise so ausgelegt sein, daß
sie auf einem einzigen Halbleiterplättchen mit integriert werden
kann.
Diese Aufgabe wird durch die im Anspruch 1 bzw. 3 angegebenen
Merkmale gelöst.
Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung
ergeben sich aus den Unteransprüchen.
Das erfindungsgemäße Verfahren zur Ansteuerung von Leistungs
transistoren in einer Halbbrücken-Konfiguration läßt übermäßige
negative Spannungshübe an einem Ausgangsverbindungspunkt zwi
schen den Transistoren in der Halbbrücken-Konfiguration zu und
umfaßt die Anordnung erster und zweiter Leistungstransistoren
in Serie in einer Halbbrücken-Konfiguration mit einem Ausgangs
knoten zwischen den Transistoren, das Anschalten der in Serie
geschalteten Transistoren zwischen einer ersten Spannungsquelle
und einem gemeinsamen Potential, die Schaffung einer zweiten
Bezugsspannungsquelle, die Schaffung eines Anschlusses, der mit
einem gemeinsamen Punkt verbunden ist, der mit den Anoden von
intrinsischen Dioden der Treiberschaltungen für die Leistungs
transistoren gekoppelt ist, und das Anschließen der zweiten
Bezugsspannungsquelle zwischen dem gemeinsamen Potential und
dem Anschluß derart, daß der Pegel des gemeinsamen Punktes der
art verschoben wird, daß die intrinsischen Dioden aufgrund von
negativen Störspannungsspitzen an dem Ausgangsverbindungspunkt
nicht in Durchlaßrichtung vorgespannt werden.
Gemäß einem weiteren Grundgedanken der Erfindung wird eine
Schaltung zur Ansteuerung von Leistungstransistoren geschaffen,
die in Serie in einer Halbbrücken-Konfiguration angeordnet sind,
wobei übermäßige negative Spannungshübe eines Ausgangsverbin
dungspunktes zwischen den Transistoren in der Halbbrücken-Konfiguration
zugelassen werden können, wobei die Serientran
sistoren zwischen einer, ersten Spannungsquelle und einem gemein
samen Potential anschaltbar sind und die Schaltung Treiberschal
tungen für jeden der Leistungstransistoren, und einen mit einem
gemeinsamen Punkt, der mit den Anoden von intrinsischen Dioden
der Treiberschaltungen für die Leistungstransistoren gekoppelt
ist, verbundenen Anschluß umfaßt, der mit einer zweiten Span
nungsquelle verbindbar ist, die zwischen dem gemeinsamen Poten
tial und dem Anschluß vorgesehen ist, um den Pegel des gemein
samen Verbindungspunktes derart zu verschieben, daß die
dem Ausgangsverbindungspunkt nicht in Durchlaßrichtung
vorgespannt werden.
Gemäß einem weiteren Grundgedanken der Erfindung wird ein
Verfahren zur Integration einer Schaltung zur Ansteuerung
von Leistungstransistoren in einer Halbbrücken-Konfiguration
in einem einzigen integrierten Schaltungshalbleiterplättchen
geschaffen, wobei übermäßige negative Spannungshübe eines
Ausgangsverbindungspunktes zwischen den Transistoren in der
Halbbrücken-Konfiguration zugelassen werden, und wobei das
Verfahren die folgenden Schritte umfaßt:
Anordnen von ersten und zweiten Leistungstransistoren in einer Serienschaltung in einer Halbbrücken-Konfiguration mit einem Ausgangsverbindungspunkt zwischen den Transistoren,
Anschließen der in Serie geschalteten Transistoren zwischen einer ersten Spannungsquelle und einem gemeinsamen Potential,
Schaffung einer zweiten Bezugsspannungsquelle,
Schaffung eines Anschlusses, der mit einem gemeinsamen Punkt gekoppelt ist, der mit den Anoden von intrinsischen Dioden von Treiberschaltungen für die Leistungstransistoren gekoppelt ist, und
Anschalten der zweiten Spannungsquelle zwischen dem gemeinsamen Potential und dem Anschluß, um den Pegel des ge meinsamen Punktes derart zu verschieben, daß die intrinsischen Dioden aufgrund der negativen Spannungsspitzen an dem Ausgangs verbindungspunkt nicht in Durchlaßrichtung vorgespannt werden.
Anordnen von ersten und zweiten Leistungstransistoren in einer Serienschaltung in einer Halbbrücken-Konfiguration mit einem Ausgangsverbindungspunkt zwischen den Transistoren,
Anschließen der in Serie geschalteten Transistoren zwischen einer ersten Spannungsquelle und einem gemeinsamen Potential,
Schaffung einer zweiten Bezugsspannungsquelle,
Schaffung eines Anschlusses, der mit einem gemeinsamen Punkt gekoppelt ist, der mit den Anoden von intrinsischen Dioden von Treiberschaltungen für die Leistungstransistoren gekoppelt ist, und
Anschalten der zweiten Spannungsquelle zwischen dem gemeinsamen Potential und dem Anschluß, um den Pegel des ge meinsamen Punktes derart zu verschieben, daß die intrinsischen Dioden aufgrund der negativen Spannungsspitzen an dem Ausgangs verbindungspunkt nicht in Durchlaßrichtung vorgespannt werden.
Die vorstehenden Aufgaben und Ziele der Erfindung werden weiter
hin durch eine Schaltung gelöst, die in einem einzigen inte
grierten Schaltungs-Halbleiterplättchen integriert ist, um
Leistungstransistoren anzusteuern, die in Serie in einer Halb
brücken-Konfiguration angeordnet sind, wobei übermäßige negative
Spannungshübe eines Ausgangsverbindungspunktes zwischen den
Transistoren in der Halbbrücke-Konfiguration zugelassen werden
können, wobei die Serientransistoren zwischen einer ersten
Spannungsquelle und einem gemeinsamen Potential anschaltbar
sind und die Schaltung folgende Teile umfaßt:
Treiberschaltungen für jeden der Leistungstransistoren, einen Anschluß, der mit einem gemeinsamen Punkt ver bunden ist, der mit den Anoden von intrinsischen Dioden der Treiberschaltungen für die Leistungstransistoren gekoppelt ist, und
wobei der Anschluß mit einer zweiten Spannungsquelle verbindbar ist, die zwischen dem gemeinsamen Potential und dem Anschluß derart vorgesehen ist, daß der Pegel des gemeinsamen Punktes so verschoben wird, daß die intrinsischen Dioden auf grund von negativen Spannungsspitzen an dem Ausgangsverbindungs punkt nicht in Durchlaßrichtung vorgespannt sind.
Treiberschaltungen für jeden der Leistungstransistoren, einen Anschluß, der mit einem gemeinsamen Punkt ver bunden ist, der mit den Anoden von intrinsischen Dioden der Treiberschaltungen für die Leistungstransistoren gekoppelt ist, und
wobei der Anschluß mit einer zweiten Spannungsquelle verbindbar ist, die zwischen dem gemeinsamen Potential und dem Anschluß derart vorgesehen ist, daß der Pegel des gemeinsamen Punktes so verschoben wird, daß die intrinsischen Dioden auf grund von negativen Spannungsspitzen an dem Ausgangsverbindungs punkt nicht in Durchlaßrichtung vorgespannt sind.
Ausführungsbeispiele der Erfindung werden im folgenden anhand
der Zeichnungen noch näher erläutert.
In den Zeichnungen zeigen:
Fig. 1a Leistungstransistoren, im vorliegenden Beispiel
Leistungs-MOSFET′s, die in einer Halbbrücken-Konfiguration an
geordnet sind,
Fig. 1b einen typischen Ausgangsimpuls am gemeinsamen
Ausgangsverbindungspunkt der Leistungstransistoren, wobei der
Ausgangsimpuls eine negative Spitze einschließt, wie sie bei
bekannten Schaltungen auftritt,
Fig. 2 eine typische Halbbrücken-Konfiguration, die in
Schnittstellenverbindung mit einer Treiber-Schnittstellen
schaltung in integrierter Form steht, die die Treibersignale
zur Ansteuerung der Leistungstransistoren liefert,
Fig. 3a und 3b zwei Anordnungen gemäß der Erfindung,
die es Leistungstransistoren und den Treiberschaltungen er
möglicht, ohne Schäden mit negativen Ausgangsspannungsspitzen
am Ausgangs-Verbindungspunkt zu arbeiten,
Fig. 4 einen Ausgangsimpuls nach den Fig. 3a oder 3b,
wobei gezeigt ist, wie die Schaltung gemäß der Erfindung ver
hindert, daß intrinsische Dioden der Treiberschaltung in Durch
laßrichtung vorgespannt werden, so daß der Betrieb der Schal
tung ohne Schäden durch negative Spannungsspitzen an dem Aus
gangsverbindungspunkt ermöglicht wird,
Fig. 5 eine typische integrierte Treiberschaltung, die
gemäß der Erfindung modifiziert werden kann, um die Schaltung
gemäß der Erfindung einzuschließen,
Fig. 6a eine Darstellung, die zeigt, wie ein Teil der
Schaltung nach Fig. 3a in Form einer integrierten Schaltung
ausgebildet werden kann, und
Fig. 6b eine Darstellung, die zeigt, wie ein Teil der
Schaltung nach Fig. 3b in Form einer integrierten Schaltung
ausgebildet werden kann.
In den Zeichnungen zeigt die Fig. 1a Leistungstransistoren,
insbesondere Leistungs-MOSFET′s, in einer typischen Halbbrücken-Schaltung.
Bei der dargestellten Anordnung sind zwei Leistungs
transistoren in Serie in einer Totem-Pole-Anordnung angeordnet.
Der spannungsseitige Transistor 10 ist mit seinem Drain-Anschluß
mit einer Versorgungsspannung VL verbunden, während
der erdseitige oder niederspannungsseitige Transistor 20 mit
seiner Source-Elektrode mit einem gemeinsamen Bezugspunkt ver
bunden ist. Der Ausgang kann an einem gemeinsamen Verbindungs
punkt zwischen den zwei Transistoren 10 und 20 abgenommen
werden, und dieser Ausgangsanschluß ist mit dem VS-Anschluß
der Treiberschaltung verbunden, die mit den Leistungstransisto
ren verbunden ist und ausführlicher unter Bezugnahme auf Fig. 2
beschrieben wird.
In einer Halbbrückenschaltung führt der Ausgangsverbindungspunkt
typischerweise einen Spannungshub unterhalb von Erde (COM) aus,
wie dies in Fig. 1b gezeigt ist. Diese negative Spannungsspitze
ist typischerweise für Hochleistungsschaltungen oder hoch in
duktive Schaltungen höher und sie kann einige 10 Volt
erreichen.
In Fig. 2 ist eine Halbbrücken-Konfiguration gezeigt, die durch
ein Schnittstellen-Halbleiterplättchen oder eine integrierte
Schaltung 25 angesteuert wird, die beispielsweise von Typ
IR-2110 der Firma International Rectifier Corporation sein kann.
Dieses Halbleiterplättchen ist eine Grenzschicht-isolierte
integrierte Schaltung 25, bei der VS nicht unter das Bezugs
potential COM um mehr als das Versorgungsspannungspotential
VB absinken kann, weil das Versorgungsspannungspotential VB
ebenfalls unter COM absinkt und die inhärente Diode 22 zwischen
VB und COM in Durchlaßrichtung vorgespannt würde. Diese
inhärente oder parasitäre Diode 2 ist typischerweise bei
Treiberschaltungen der in Fig. 2 gezeigten Art vorhanden.
In manchen Fällen kann die Vorspannung dieser Diode in Durch
laßrichtung erhebliche Ströme hervorrufen, die die Diode oder
andere Teile der Schaltung beschädigen können. Daher ist es
vorzuziehen, zu verhindern, daß diese parasitäre Diode 22 in
Durchlaßrichtung vorgespannt wird, wenn dies möglich ist, um
auf diese Weise Schäden an der Schaltung zu verhindern. Zusätz
lich zu der parasitären Diode 22 sind weiterhin eine parasitäre
Diode 28 zwischen VDD und COM und eine weitere parasitäre Diode
30 zwischen VCC und COM ebenfalls vorhanden.
Fig. 5 zeigt ein typisches Schnittstellen-Halbleiterplättchen
25 in ausführlicherer Weise. Im einzelnen zeigt Fig. 5 die
Einzelheiten einer typischen integrierten Treiberschaltung vom
Typ IR-2110. Dieses Bauteil kann gemäß der Erfindung modifiziert
werden, um die Schaltung gemäß der Erfindung einzuschließen, die
ausführlich in den Fig. 3a und 3b gezeigt ist.
Fig. 5 ist ein funktionelles Blockschaltbild der Schaltung, die
in der integrierten Schaltung 25 nach Fig. 2 enthalten ist.
Logikeingangs-Anschlußstifte 10, 11 und 12 sind über Schmitt-Trigger-Schaltungen
32X, 32Y und 32Z mit RS-Signalspeichern 32T
und 32U und mit Logikschaltungen 32V und 32W verbunden. Die
Ausgänge der Logikschaltungen 32V und 32W sind mit jeweiligen
Pegelschieberschaltungen 33A bzw. 33B verbunden. Wie dies zu
erkennen ist, steuern die Ausgangssignale der Pegelschieber
schaltungen 33A und 33B den spannungsseitigen Steuerausgang
bzw. den erdseitigen Steuerausgang an den Anschlüssen 7 bzw. 1.
Das Ausgangssignal von der Pegelschieberschaltung 33B in dem
erdseitigen oder niederspannungsseitigen Kanal wird über eine
Verzögerungsschaltung 26A einem Eingang einer Verknüpfungs
schaltung 26B zugeführt. Der Ausgang der Verknüpfungsschaltung
26B ist mit den Gate-Elektroden von Treiber-Ausgangs-MOSFET-Transistoren
26C und 26D verbunden. Wie dies weiter unten
beschrieben wird, erzeugen diese Transistoren eine Gate-Spannung
am Anschlußstift 1 (L OUT), wenn hierfür ein Befehl durch die
Logikeingänge an den Anschlußstiften 11 und 12 geliefert wird.
Die Schaltung nach Fig. 5 enthält weiterhin eine Unterspannungs-Detektorschaltung
27, die das Ausgangssignal von dem Ver
knüpfungsglied 26B abschaltet, wenn eine zu niedrige Spannung
am Anschluß 3 (VCC) festgestellt wird, um ein Einschalten des
Leistungs-MOSFET′s oder IGBT′s zu verhindern, der am Anschluß
1 betrieben wird.
Die Pegelschieberschaltung 33A für den spannungsseitigen Kanal
der Schaltung ist mit einem Eingang eines Impulsgenerators 24A
verbunden. Die Unterspannungs-Detektorschaltung 26E ist weiter
hin mit dem Impulsgenerator 24A verbunden und schaltet den
spannungsseitigen Ausgangskanal ab, wenn eine zu niedrige
Spannung am Anschluß 3 (VCC) festgestellt wird.
Der Impulsgenerator 24A weist zwei Ausgänge auf, nämlich einen
Setz-(S-)Ausgang, der mit dem Gate eines MOSFET 24B verbunden
ist, und einen Rücksetz-(R-) Ausgang, der mit dem Gate eines
MOSFET 24C verbunden ist.
Die Source-Elektroden der MOSFET′s 24B und 24C sind mit einer
gemeinsamen Verbindungs-Sammelschiene verbunden, während ihre
Drain-Elektroden mit Widerständen 24D bzw. 24E verbunden sind.
Im Normalbetrieb erzeugt das Zuführen von Impulsen an die
MOSFET′s 24B und 24C von dem Impulsgenerator 24A Ausgangs
spannungsimpulse Vset und Vrst an den Verbindungspunkten
zwischen den MOSFET′s 24B und 24C und ihren jeweiligen Wider
ständen 24D und 24E.
Die Impulse Vset und Vrst werden dann einem Impulsfilter 24F
zugeführt. Die Ausgangskanäle des Filters 24F sind mit den
R- und S-Eingängen eines Signalspeichers 24G verbunden. Eine
zweite Unterspannungs-Detektorschaltung 24H liefert einen
Eingang an den Signalspeicher 24G, um sicherzustellen, daß
kein Signal an den Anschluß 7 angelegt wird, wenn eine zu
niedrige Spannung am Anschluß 6 festgestellt wird.
Das Ausgangssignal des RS-Signalspeichers 24G wird dann zum Ein- und
Ausschalten der Treiber-MOSFET′s 241 und 24J verwendet. Wenn
ein einen hohen Pegel aufweisendes Signal dem Eingang R des RS-Signalspeichers
24G zugeführt wird, so wird das Ausgangssignal
am Anschlußstift 7 abgeschaltet. Wenn ein einen hohen Pegel
aufweisendes Signal dem S-Eingang des Signalspeichers 24G
zugeführt wird, so wird das Ausgangssignal am Anschlußstift 7
eingeschaltet.
Fig. 5 zeigt die intrinsische oder parasitäre Diode 22, die
zwischen VB und COM vorhanden ist, und die ebenfalls in Fig. 2
gezeigt ist. Zusätzlich finden sich intrinsische oder parasi
täre Dioden zwischen VDD und COM und zwischen VCC und COM.
Siehe die Dioden 28 und 30 in Fig. 5.
Die Fig. 3a und 3b zeigen zwei Beispiele, wie Transistoren in
einer Halbbrücken-Konfiguration in einer sicheren Weise be
trieben werden können, wobei übermäßige negative Spannungshübe
des Ausgangsverbindungspunktes zugelassen werden können, ohne
daß Schäden an den Treiberschaltungen auftreten. Diese Figuren
zeigen, wie die Schaltung nach Fig. 5 gemäß der Erfindung
modifiziert werden kann. Die zulässige negative Spannungsspitze
am Ausgangsverbindungspunkt zwischen den Transistoren 10 und 20
kann unter Verwendung einer der beiden Schaltungen vergrößert
werden, die in Fig. 3a bzw. 3b gezeigt sind.
Gemäß der Erfindung werden die gemeinsamen Anoden der intrin
sischen Dioden 22, 28 und 30, die immer vorhanden sind, wie
dies in den Zeichnungen gezeigt ist, um eine Spannung Vsub
gegenüber dem Bezugspotential COM der erdseitigen Treiber
schaltung 26 schwimmend gemacht. Wie dies gezeigt ist, ist
die schwimmende Spannungsversorgung Vsub so gepolt, daß die
Anoden der intrinsischen Dioden 22, 28 und 30 auf einem nega
tiven Potential Vsub bezüglich COM angeordnet sind. Auf diese
Weise kann VS unter COM um eine Spannung bis zu dem Potential
von Vsub absinken. Diese Konfiguration ermöglicht eine maßge
schneiderte Einstellung der zulässigen negativen Spannungs
spitze an dem Ausgangsverbindungspunkt VS für eine vorgegebene
Anwendung.
Die beiden Schaltungen nach den Fig. 3a und 3b unterscheiden
sich lediglich durch die Tatsache, daß die Logik-Eingangs
schaltungen 32a und 32b auf unterschiedliche Spannungen be
zogen sind. In den Fig. 3a und 3b sind die Einzelheiten der
Schnittstellenschaltung 25 nach Fig. 5 nicht gezeigt. In den
Fig. 3a und 3b sind geeignete Pegelschieberschaltungen erfor
derlich, um die Treibersignale von den Eingangsschaltungen 32a
und 32b an die Treiberschaltungen 24 und 26 zu liefern. Der
artige Pegelschieberschaltungen können von der Art sein, wie
sie in der Patentanmeldung . . . (u. Zeichen 19850)
vom 30. 4. 1996 beschrieben sind, deren Offenbarung durch diese
Bezugnahme hier mit aufgenommen wird.
In Fig. 3a ist die Eingangsschaltung 32a schwimmend oberhalb
der Spannung -Vsub angeordnet. Entsprechend ist bei der Schal
tung nach Fig. 3a eine Pegelschieberschaltung 40 erforderlich,
um den Pegel des Ausgangssignals der Eingangsschaltung 32a
zunächst auf den Bezugspegel -Vsub zu verschieben. Der Ausgang
der Pegelschieberschaltung 40 ist mit einer Pufferschaltung 41
verbunden, und der Ausgang der Pufferschaltung 41 ist mit
Pegelschieberschaltungen 44 und 42 gekoppelt. Die Pegelschieber
schaltung 42 ist erforderlich, um den Pegel der Signale von
dem -Vsub-Pegel auf den Pegel COM zu verschieben, um die
niederspannungsseitige Treiberschaltung 26 anzusteuern, und
die Pegelschieberschaltung 44 ist erforderlich, um den Pegel
der Signale von dem -Vsub-Pegel auf den Bezugspegel VB zu
verschieben, um die spannungsseitige Treiberschaltung 24
anzusteuern.
Weil in Fig. 3b die Eingangsschaltung 32b bereits auf den
-Vsub-Pegel bezogen ist, sind lediglich zwei Pegelschieber
schaltungen erforderlich, nämlich eine Pegelschieberschaltung
46 zum Verschieben des Pegels des Ausgangssignals der Ein
gangsschaltung 32b auf den COM-Bezugspegel, um die nieder
spannungsseitige Treiberschaltung 26 anzusteuern, und eine
weitere Pegelschieberschaltung 48 zum Verschieben des Bezugs
pegels auf den Bezugspegel VB der spannungsseitigen Treiber
schaltung 24.
Weil die Anode der intrinsischen Diode 22 sich nunmehr auf dem
Pegel -Vsub bezüglich des Bezugspegels COM in den Schaltungen
nach den Fig. 3a und 3b befindet, wird diese Diode nicht in
Durchlaßrichtung vorgespannt, wenn VS um bis zu dem Vsub-Potential
unter COM absinkt. Dies ist graphisch in Fig. 4
gezeigt, die die negative Spitze an dem Ausgangsverbindungs
punkt Vs oberhalb des -Vsub-Potentials zeigt, wodurch ver
hindert wird, daß die intrinsische Diode in Durchlaßrichtung
leitet. Entsprechend können die Hochstrombedingungen, die bei
der bekannten Schaltung nach Fig. 2 aufgrund der Vorspannung
der intrinsischen Dioden in Durchlaßrichtung hervorgerufen
werden, nicht auftreten.
Die Fig. 6a und 6b zeigen, wie Teile der Schaltungen nach den
jeweiligen Fig. 3a und 3b in Form einer integrierten Schaltung
ausgeführt werden können. Fig. 6a zeigt einen Teil der Schaltung
nach Fig. 3a, während Fig. 6b einen Teil der Schaltung nach
Fig. 3b zeigt. Die zwei Schaltungsstrukturen sind im wesent
lichen identisch. Der einzige unterschied besteht darin, daß
verschiedene Anschlüsse mit Punkten eines unterschiedlichen
Potentials verbunden sind. Diese sind in den Fig. 6a und 6b
gezeigt. Eine Beschreibung der Fig. 6a folgt. Aus Gründen der
Kürze erfolgt keine ausführliche Beschreibung der Fig. 6b.
Der Leser kann die Unterschiede hinsichtlich der Potentiale
durch einen Vergleich der beiden Figuren erkennen.
Wenn die Schaltung nach Fig. 3a in einem gemeinsamen Halbleiter
plättchen ausgebildet wird, so werden die Hochspannungs- und
Niederspannungsschaltungen lateral voneinander isoliert. Fig.
6a zeigt einen Teil eines derartigen Halbleiterplättchens im
Querschnitt. So besteht in Fig. 6a ein Silizium-Halbleiterplätt
chen 120 aus einem P⁻-Substrat 121, auf dem eine Epitaxial
schicht 122 aus N⁻-Silizium aufgewachsen ist. Der N⁻-Bereich
122 ist durch P⁺-Senkenbereiche 130, 131 und 132 in Hochspan
nungs- und Niederspannungsbereiche unterteilt. Somit umgrenzen
die Senkenbereiche 130 und 131 einen Hochspannungs-Bauteilbereich
140 in der Epitaxialschicht 122, der von dem Niederspannungsbe
reich 141 getrennt ist. Die Bereiche 140 und 141 können irgend
eine gewünschte Topologie aufweisen. Weiterhin kann irgendeine
gewünschte Isolationstechnik zwischen den Bereichen 140 und 141
verwendet werden.
Typischerweise umfassen MOSFET-Treiberschaltungen, wie z. B. die
Schaltung 24 nach Fig. 3a, P-Kanal- und N-Kanal-MOSFET-Tran
sistoren. Dies ist in der DE-OS 195 17 975 beschrieben, deren
Offenbarung durch diese Bezugnahme hiermit aufgenommen wird.
Die Hochsspannungsschaltungs-MOSFET′s der Treiberschaltung 24
nach Fig. 3a sind als in dem Hochspannungsbereich 140 ausgebil
det dargestellt. Die P⁺-Kontaktbereiche 162 und 163, die in
die Schichten 122 eindiffundiert sind, stellen irgendwelche der
Source- und Drain-Bereiche der P-Kanal-MOSFET′s des Treiber
bauteils 24 dar. Der P-Bereich 164 ist in die Schicht 122 ein
diffundiert, um den Senkenbereich vom P-Leitungstyp zu bilden.
Die N⁺-Kontaktbereiche 160 und 161, die in den Bereich 64 vom
P-Leitungstyp eindiffundiert sind, stellen irgendwelche der
Source- und Drainbereiche der N-Kanal-MOSFET′s des Treiberbau
teils 24 nach Fig. 3a dar.
Typischerweise weisen Treiberbauteile wie die Schaltung 24 nach
Fig. 3a weiterhin einen Niederspannungsabschnitt mit N-Kanal- und
P-Kanal-MOSFET′s auf. Die MOSFEET′s der Niederspannungs-Steuerschaltungen
der Treiberschaltungen 24 nach Fig. 3a sind
schematisch als in dem Bereich 141 ausgebildet dargestellt. Ein
N⁺-Kontaktbereich 125 ist in den Bereich 141 eindiffundiert
und nimmt eine Elektrode auf, die sich auf dem Potential V1 be
findet. Der Niederspannungs-Steuerbereich 124 würde weiterhin
nicht gezeigte Diffusionen identisch zu den Diffusionen 160 und
164 in dem Hochspannungsbereich 40 für die Niederspannungs
transistoren enthalten. Alle N⁺- und P⁺-Diffusionen in dem
Niederspannungs-Steuerbereich 124 würden Elektroden aufnehmen,
die auf Pegeln zwischen -Vsub und V1 liegen. Diese Diffusionen
stellen die Source- und Drainbereiche der Niederspannungs-MOSFET′s
der Treiberschaltung 24 nach Fig. 3a dar.
N⁺-Kontaktbereiche 126 und 127 sind in die Schicht 122 ein
diffundiert und nehmen metallische Elektroden auf, die auf
Potentialen zwischen VB (615V) und VS (600V) liegen können.
Die P⁺-Senkbenbereiche 130, 131 und 132 nehmen Elektroden auf,
die sich auf dem -Vsub-Potential befinden. P⁻-resurf-Bereiche
150 und 151 können den Hochspannungsbereich 140 umgeben, um eine
Isolation gegenüber dem Niederspannungsbereich 141 zu erzielen.
Wie dies üblich ist, sind alle Bauteile in den Silizium-Ober
flächen durch eine Isolierschicht überdeckt, beispielsweise
durch eine Niederspannungs-Siliziumdioxid-(Silox-) Schicht 180,
die eine Dicke von ungefähr 1,5 µm aufweisen kann. Kontakte an
alle Oberflächenelektroden durchdringen die Isolierschicht 180
und sind an geeignete externe Anschlußstifte geführt, die nicht
gezeigt sind.
Das Bauteil nach Fig. 6a ist weiterhin in üblicher Weise in
einem Kunststoffgehäuse 181 angeordnet, das über der oberen
Oberfläche des fertigen Halbleiterplättchens liegt und dieses
überdeckt, wie dies schematisch in Fig. 6a gezeigt ist. Das
für das Gehäuse verwendete Kunststoffmaterial kann irgendein
geeignetes Isoliermaterial sein, wie es beispielsweise unter
den Marken Nitto MP-150SG, Nitto MP-180 und Hysol MG15-F ver
trieben wird.
Fig. 6a zeigt den Schaltungsquerschnitt für die Schaltung, die
mit VB und VS in Fig. 3a verbunden ist. Ähnliche Schaltungs
konstrunktionen würden für die Schaltungen ausgebildet, die mit
VDD-VSS und VCC-COM nach Fig. 3a verbunden sind. Diese
Schaltungen würden identisch, jedoch voneinander getrennt sein.
Der einzige unterschied würde darin bestehen, daß für die
VDD-VSS-Schaltung nach Fig. 3a der mit VB bezeichnete
Punkt in Fig. 6a mit VCC oder VDD verbunden sein würde, und
zwar in Abhängigkeit davon, ob es sich um die VCC-COM oder
die VDD-VSS-Schaltung handelt, und der mit VS in Fig. 6a
bezeichnete Punkt würde mit COM bzw. mit VSS verbunden sein.
Die Schaltung nach Fig. 6b, die die Konstruktion eines Teils
der Schaltung nach Fig. 3b zeigt, ist identisch zu der nach
Fig. 6a, mit der Ausnahme, daß der Bereich 125 mit VDD ver
bunden ist. Die Bereiche 130, 131 und 132 bleiben mit -Vsub
verbunden. Es ist die VB-VS-Schaltung der Fig. 3b gezeigt
(Treiber 24 nach Fig. 3b). Eine ähnliche Konstruktion würde für
die VCC-COM-Schaltung verwendet (Treiber 26 nach Fig. 3b),
doch würde dann der mit VB in Fig. 6b bezeichnete Punkt mit
VCC verbunden, während der mit VS bezeichnete Punkt mit COM
verbunden sein würde.
Im vorstehenden wurde ein Verfahren und eine Schaltung zur
Ansteuerung von Leistungstransistoren in einer Halbbrücken-Konfiguration
beschrieben, bei der übermäßige negative Span
nungshübe des Ausgangsverbindungspunktes ohne Schäden zulässig
sind. Vorzugsweise kann die Schaltung gemäß der Erfindung in
einem einzigen Halbleiterplättchen integriert werden, beispiels
weise in einem Silizium-Halbleiterplättchen. Beispielsweise kann
die Erfindung in die Konstruktion eines üblichen MOSFET-Treiber-Halbleiterplättchens
integriert werden, beispielsweise der, die
unter der Bezeichnung IR2110 vertrieben wird.
Claims (8)
1. Verfahren zur Ansteuerung von Leistungstransistoren in
einer Halbbrücken-Konfiguration, bei dem übermäßige negative
Spannungshübe eines Ausgangsverbindungspunktes zwischen den
Transistoren in der Halbbrücken-Konfiguration zulässig sind,
gekennzeichnet durch die folgenden Schritte:
Anordnen von ersten und zweiten Leistungstransistoren in Serie in einer Halbbrücken-Konfiguration, wobei ein Ausgangs verbindungspunkt zwischen den Transistoren liegt,
Anschließen der in Serie geschalteten Transistoren zwischen einer ersten Spannungsquelle und einem gemeinsamen Potential,
Schaffung einer zweiten Spannungs-Bezugsquelle,
Schaffung eines Anschlusses, der mit einem gemeinsamen Punkt verbunden ist, der mit den Anoden von intrinsischen Dioden der Treiberschaltungen für die Leistungstransistoren verbunden ist, und
Anschließen der zweiten Spanungsquelle zwischen dem gemeinsamen Potential und dem genannten Anschluß derart, daß der Pegel des gemeinsamen Punktes so verschoben wird, daß die intrinsischen Dioden aufgrund von negativen Spannungsspitzen an dem Ausgangsverbindungspunkt nicht in Durchlaßrichtung vor gespannt werden.
Anordnen von ersten und zweiten Leistungstransistoren in Serie in einer Halbbrücken-Konfiguration, wobei ein Ausgangs verbindungspunkt zwischen den Transistoren liegt,
Anschließen der in Serie geschalteten Transistoren zwischen einer ersten Spannungsquelle und einem gemeinsamen Potential,
Schaffung einer zweiten Spannungs-Bezugsquelle,
Schaffung eines Anschlusses, der mit einem gemeinsamen Punkt verbunden ist, der mit den Anoden von intrinsischen Dioden der Treiberschaltungen für die Leistungstransistoren verbunden ist, und
Anschließen der zweiten Spanungsquelle zwischen dem gemeinsamen Potential und dem genannten Anschluß derart, daß der Pegel des gemeinsamen Punktes so verschoben wird, daß die intrinsischen Dioden aufgrund von negativen Spannungsspitzen an dem Ausgangsverbindungspunkt nicht in Durchlaßrichtung vor gespannt werden.
2. Verfahren nach Anspruch 1,
dadurch gekennzeichnet, daß die zweite Spannungs-Bezugsquelle
zwischen dem gemeinsamen Potential und dem gemeinsamen, mit
den Anoden der intrinsichen Dioden verbundenen Punkt derart
angeschaltet wird, daß der gemeinsame Punkt ein negatives
Potential bezüglich des gemeinsamen Potentials aufweist.
3. Schaltung zur Ansteuerung von Leistungstransistoren, die
in Serie in einer Halbbrücken-Konfiguration angeordnet sind,
wobei die Schaltung einen übermäßigen negativen Spannungshub
eines Ausgangsverbindungspunktes zwischen den Transistoren in
der Halbrücken-Konfiguration zuläßt, und wobei die in Serie
geschalteten Transistoren zwischen einer ersten Spannungsquelle
und einem gemeinsamen Potential anschaltbar sind,
dadurch gekennzeichnet, daß die Schaltung folgende Teile umfaßt:
Treiberschaltungen für jeden der Leistungstransistoren (10, 20),
einen Anschluß, der mit einem gemeinsamen Punkt verbun den ist, der mit den Anoden von intrinsischen Dioden der Trei berschaltungen für die Leistungstransistoren gekoppelt ist, und
wobei der Anschluß mit einer zweiten Spannungsquelle verbindbar ist, die zwischen dem gemeinsamen Potential und dem Anschluß vorgesehen ist, so daß der Pegel des gemeinsamen Punk tes derart verschoben wird, daß die intrinsischen Dioden auf grund von negativen Spannungsspitzen an dem Ausgangsverbindungs punkt nicht in Durchlaßrichtung vorgespannt werden.
Treiberschaltungen für jeden der Leistungstransistoren (10, 20),
einen Anschluß, der mit einem gemeinsamen Punkt verbun den ist, der mit den Anoden von intrinsischen Dioden der Trei berschaltungen für die Leistungstransistoren gekoppelt ist, und
wobei der Anschluß mit einer zweiten Spannungsquelle verbindbar ist, die zwischen dem gemeinsamen Potential und dem Anschluß vorgesehen ist, so daß der Pegel des gemeinsamen Punk tes derart verschoben wird, daß die intrinsischen Dioden auf grund von negativen Spannungsspitzen an dem Ausgangsverbindungs punkt nicht in Durchlaßrichtung vorgespannt werden.
4. Schaltung nach Anspruch 3, bei der die zweite Spannungs
bezugsquelle zwischen dem gemeinsamen Potential und dem gemein
samen Punkt anschaltbar ist, der mit den Anoden der intrinsi
schen Dioden verbunden ist, derart, daß sich der gemeinsame
Punkt auf einem negativen Potential gegenüber dem gemeinsamen
Potential befindet.
5. Verfahren zur Integration einer Schaltung zur Ansteuerung
von Leistungstransistoren in einer Halbbrücken-Konfiguration,
bei der übermäßige negative Spannungshübe eines Ausgangs-Ver
bindungsknotens zwischen den Transistoren in der Halbrücken-Konfiguration
zulässig sind, in ein einziges integriertes
Schaltungs-Halbleiterplättchen,
gekennzeichnet durch die folgenden Schritte:
Anordnen erster und zweiter Leistungstransistoren in Serie in einer Halbbrücken-Konfiguration mit einem Ausgangs verbindungspunkt zwischen den Transistoren,
Anschalten der in Serie geschalteten Transistoren zwischen einer ersten Spannungsquelle und einem gemeinsamen Potential,
Schaffung einer zweiten Bezugsspannungsquelle,
Schaffung eines Anschlusses, der mit einem gemeinsamen Punkt verbunden ist, der mit den Anoden von intrinsischen Dio den der Treiberschaltungen für die Leistungstransistoren ge koppelt ist, und
Verbinden der zweiten Spannungsquelle zwischen dem gemeinsamen Potential und dem Anschluß derart, daß der Pegel des gemeinsamen Punktes so verschoben wird, daß die intrin sischen Dioden aufgrund von negativen Spannungsimpulsen an dem Ausgangsverbindungspunkt nicht in Durchlaßrichtung vorgespannt werden.
Anordnen erster und zweiter Leistungstransistoren in Serie in einer Halbbrücken-Konfiguration mit einem Ausgangs verbindungspunkt zwischen den Transistoren,
Anschalten der in Serie geschalteten Transistoren zwischen einer ersten Spannungsquelle und einem gemeinsamen Potential,
Schaffung einer zweiten Bezugsspannungsquelle,
Schaffung eines Anschlusses, der mit einem gemeinsamen Punkt verbunden ist, der mit den Anoden von intrinsischen Dio den der Treiberschaltungen für die Leistungstransistoren ge koppelt ist, und
Verbinden der zweiten Spannungsquelle zwischen dem gemeinsamen Potential und dem Anschluß derart, daß der Pegel des gemeinsamen Punktes so verschoben wird, daß die intrin sischen Dioden aufgrund von negativen Spannungsimpulsen an dem Ausgangsverbindungspunkt nicht in Durchlaßrichtung vorgespannt werden.
6. Verfahren nach Anspruch 5,
dadurch gekennzeichnet, daß die zweite Bezugsspannungsquelle
zwischen dem gemeinsamen Potential und dem gemeinsamen, mit
den Anoden der intrinsischen Dioden gekoppelten Punkt derart
angeschaltet wird, daß sich der gemeinsame Punkt auf einem
negativen Potential bezüglich des gemeinsamen Potentials be
findet.
7. Schaltung, die in einem einzigen integrierten Schaltungs-Halbleiterplättchen
integriert ist, um Leistungstransistoren
anzusteuern, die in Serie in einer Halbbrücken-Konfiguration
angeordnet sind, wobei übermäßige negative Spannungshübe eines
Ausgangs-Verbindungspunktes zwischen den Transistoren in der
Halbbrücken-Konfiguration zulässig sind und die in Serie ge
schalteten Transistoren zwischen einer ersten Spannungsquelle
und einem gemeinsamen Potential anschaltbar sind,
gekennzeichnet durch:
Treiberschaltungen für jeden der Leistungstransistoren, einen Anschluß, der mit einem gemeinsamen Punkt ver bunden ist, der mit den Anoden von intrinsischen Dioden der Treiberschaltungen für die Leistungstransistoren gekoppelt ist, und
wobei der Anschluß mit einer zweiten Spannungsquelle verbindbar ist, die zwischen dem gemeinsamen Potential und dem Anschluß vorgesehen ist, um den Pegel des gemeinsamen Punktes derart zu verschieben, daß die intrinsischen Dioden bei nega tiven Spannungsspitzen an dem Ausgangs-Verbindungspunkt nicht in Durchlaßrichtung vorgespannt werden.
Treiberschaltungen für jeden der Leistungstransistoren, einen Anschluß, der mit einem gemeinsamen Punkt ver bunden ist, der mit den Anoden von intrinsischen Dioden der Treiberschaltungen für die Leistungstransistoren gekoppelt ist, und
wobei der Anschluß mit einer zweiten Spannungsquelle verbindbar ist, die zwischen dem gemeinsamen Potential und dem Anschluß vorgesehen ist, um den Pegel des gemeinsamen Punktes derart zu verschieben, daß die intrinsischen Dioden bei nega tiven Spannungsspitzen an dem Ausgangs-Verbindungspunkt nicht in Durchlaßrichtung vorgespannt werden.
8. Schaltung nach Anspruch 7,
dadurch gekennzeichnet, daß die zweite Spannungsbezugsquelle
zwischen dem gemeinsamen Potential und dem gemeinsamen Punkt,
der mit den Anoden der intrinsischen Dioden gekoppelt ist,
derart angeschaltet ist, daß der gemeinsame Punkt ein negatives
Potential bezüglich des gemeinsamen Potentials aufweist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US43479195A | 1995-05-04 | 1995-05-04 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE19617832A1 true DE19617832A1 (de) | 1996-11-07 |
Family
ID=23725718
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19617832A Ceased DE19617832A1 (de) | 1995-05-04 | 1996-05-03 | Verfahren und Schaltung zur Ansteuerung von Leistungstransistoren in einer Halbbrücken-Konfiguration |
Country Status (8)
Country | Link |
---|---|
US (1) | US6211706B1 (de) |
JP (1) | JP2896342B2 (de) |
KR (1) | KR100250245B1 (de) |
DE (1) | DE19617832A1 (de) |
FR (2) | FR2733861B1 (de) |
GB (1) | GB2300532B (de) |
IT (1) | IT1282405B1 (de) |
SG (1) | SG48434A1 (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0998018A1 (de) * | 1998-10-26 | 2000-05-03 | ABB Industry Oy | Wechselrichter |
DE10056833C2 (de) * | 1999-11-24 | 2003-03-20 | Int Rectifier Corp | Integrierte Treiberschaltung für Halbbrückenschaltung mit zwei Leistungstransistoren |
Families Citing this family (44)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0977264B1 (de) * | 1998-07-31 | 2006-04-26 | Freescale Semiconductor, Inc. | Halbleiterstruktur für Treiberschaltkreise mit Pegelverschiebung |
JP2001128464A (ja) * | 1999-10-26 | 2001-05-11 | Fuji Electric Co Ltd | 電力変換装置 |
US6353345B1 (en) * | 2000-04-04 | 2002-03-05 | Philips Electronics North America Corporation | Low cost half bridge driver integrated circuit with capability of using high threshold voltage DMOS |
JP4710112B2 (ja) * | 2000-08-10 | 2011-06-29 | 富士電機システムズ株式会社 | 半導体装置 |
US6388468B1 (en) * | 2000-08-30 | 2002-05-14 | Yazaki North America | Circuit and method for operating a MOSFET control circuit with a system operating voltage greater than a maximum supply voltage limit |
US6657399B2 (en) * | 2001-01-26 | 2003-12-02 | International Rectifier Corporation | Self-oscillating circuit for driving high-side and low-side switching devices with variable width pulses |
AU2002320548A1 (en) | 2001-02-06 | 2002-12-03 | Harman International Industries, Inc. | Half-bridge gate driver circuit |
US7012452B2 (en) * | 2003-08-19 | 2006-03-14 | International Rectifier Corporation | High voltage high speed amplifier using floating high side structure |
JP4400336B2 (ja) * | 2003-08-27 | 2010-01-20 | 株式会社デンソー | 電子制御装置 |
US7330017B2 (en) * | 2004-01-29 | 2008-02-12 | Enpirion, Inc. | Driver for a power converter and a method of driving a switch thereof |
US7190195B2 (en) * | 2004-03-29 | 2007-03-13 | Rohm Co., Ltd. | Input circuit and output circuit |
US7492618B2 (en) * | 2005-01-14 | 2009-02-17 | Mitsubishi Denki Kabushiki Kaisha | Inverter device |
EP1908049A2 (de) * | 2005-06-24 | 2008-04-09 | International Rectifier Corporation | Halbleiter-halbbrückenmodul mit geringer induktivität |
JP2007209054A (ja) * | 2006-01-31 | 2007-08-16 | Sharp Corp | スイッチングレギュレータ及びその制御回路 |
JP4857814B2 (ja) * | 2006-02-28 | 2012-01-18 | 株式会社日立製作所 | モータ駆動装置 |
US7521907B2 (en) * | 2006-03-06 | 2009-04-21 | Enpirion, Inc. | Controller for a power converter and method of operating the same |
KR20070107963A (ko) * | 2006-05-04 | 2007-11-08 | 페어차일드코리아반도체 주식회사 | 고전압 게이트 드라이버용 로직회로 |
US7893676B2 (en) * | 2006-07-20 | 2011-02-22 | Enpirion, Inc. | Driver for switch and a method of driving the same |
US7948280B2 (en) * | 2006-10-20 | 2011-05-24 | Enpirion, Inc. | Controller including a sawtooth generator and method of operating the same |
US8063613B2 (en) * | 2006-12-11 | 2011-11-22 | International Rectifier Corporation | Power converter driver with split power supply |
JP4531075B2 (ja) * | 2007-05-16 | 2010-08-25 | 株式会社日立製作所 | 半導体回路 |
US7876080B2 (en) * | 2007-12-27 | 2011-01-25 | Enpirion, Inc. | Power converter with monotonic turn-on for pre-charged output capacitor |
US8410769B2 (en) * | 2008-04-16 | 2013-04-02 | Enpirion, Inc. | Power converter with controller operable in selected modes of operation |
US7679342B2 (en) * | 2008-04-16 | 2010-03-16 | Enpirion, Inc. | Power converter with power switch operable in controlled current mode |
US8692532B2 (en) * | 2008-04-16 | 2014-04-08 | Enpirion, Inc. | Power converter with controller operable in selected modes of operation |
US8686698B2 (en) | 2008-04-16 | 2014-04-01 | Enpirion, Inc. | Power converter with controller operable in selected modes of operation |
US9246390B2 (en) | 2008-04-16 | 2016-01-26 | Enpirion, Inc. | Power converter with controller operable in selected modes of operation |
US8541991B2 (en) * | 2008-04-16 | 2013-09-24 | Enpirion, Inc. | Power converter with controller operable in selected modes of operation |
US9548714B2 (en) * | 2008-12-29 | 2017-01-17 | Altera Corporation | Power converter with a dynamically configurable controller and output filter |
US8698463B2 (en) * | 2008-12-29 | 2014-04-15 | Enpirion, Inc. | Power converter with a dynamically configurable controller based on a power conversion mode |
US8867295B2 (en) | 2010-12-17 | 2014-10-21 | Enpirion, Inc. | Power converter for a memory module |
CN102437842B (zh) * | 2011-10-19 | 2013-11-06 | 南京航空航天大学 | 一种基于集成驱动芯片的开关管驱动电路 |
JP5236822B1 (ja) * | 2012-01-30 | 2013-07-17 | シャープ株式会社 | ドライバ回路 |
JP6304966B2 (ja) * | 2013-08-05 | 2018-04-04 | 三菱電機株式会社 | 半導体駆動装置及び半導体装置 |
WO2015029456A1 (ja) | 2013-09-02 | 2015-03-05 | 富士電機株式会社 | 半導体装置 |
CN103746685A (zh) * | 2013-12-11 | 2014-04-23 | 中国电子科技集团公司第五十五研究所 | 高效率微波功率放大器脉冲调制器 |
EP3100269B1 (de) * | 2014-01-28 | 2020-10-07 | Schneider Electric IT Corporation | Bipolarer gate-treiber |
FR3023412B1 (fr) * | 2014-07-04 | 2018-01-26 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Amplificateur haute tension |
US9571093B2 (en) | 2014-09-16 | 2017-02-14 | Navitas Semiconductor, Inc. | Half bridge driver circuits |
US9960620B2 (en) | 2014-09-16 | 2018-05-01 | Navitas Semiconductor, Inc. | Bootstrap capacitor charging circuit for GaN devices |
US9509217B2 (en) | 2015-04-20 | 2016-11-29 | Altera Corporation | Asymmetric power flow controller for a power converter and method of operating the same |
US10084448B2 (en) * | 2016-06-08 | 2018-09-25 | Eridan Communications, Inc. | Driver interface methods and apparatus for switch-mode power converters, switch-mode power amplifiers, and other switch-based circuits |
US9712058B1 (en) * | 2016-08-29 | 2017-07-18 | Silanna Asia Pte Ltd | High speed tri-level input power converter gate driver |
CN109194100B (zh) * | 2018-10-24 | 2019-12-20 | 华大半导体有限公司 | 一种栅极驱动电路 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4066918A (en) * | 1976-09-30 | 1978-01-03 | Rca Corporation | Protection circuitry for insulated-gate field-effect transistor (IGFET) circuits |
US4933573A (en) * | 1987-09-18 | 1990-06-12 | Fuji Electric Co., Ltd. | Semiconductor integrated circuit |
FR2630276B1 (fr) * | 1988-04-14 | 1992-07-03 | Bendix Electronics Sa | Circuit de commande d'une charge inductive |
JPH0220056A (ja) * | 1988-07-07 | 1990-01-23 | Toshiba Corp | 半導体装置 |
US5156989A (en) * | 1988-11-08 | 1992-10-20 | Siliconix, Incorporated | Complementary, isolated DMOS IC technology |
IT1228900B (it) * | 1989-02-27 | 1991-07-09 | Sgs Thomson Microelectronics | Struttura integrata monolitica per sistema di pilotaggio a due stadi con componente circuitale traslatore di livello del segnale di pilotaggio per transistori di potenza. |
EP0401410B1 (de) * | 1989-06-08 | 1993-12-29 | Siemens Aktiengesellschaft | Schaltungsanordnung zum Schutz elektronischer Schaltungen vor Überspannung |
US4994955A (en) * | 1989-12-29 | 1991-02-19 | North American Philips Corporation | Half-bridge driver which is insensitive to common mode currents |
US5105099A (en) * | 1991-03-01 | 1992-04-14 | Harris Corporation | Level shift circuit with common mode rejection |
US5202590A (en) * | 1991-11-06 | 1993-04-13 | Intel Corporation | Subthreshold sense circuit for clamping an injected current |
JP2771729B2 (ja) * | 1992-04-16 | 1998-07-02 | 三菱電機株式会社 | チャージポンプ回路 |
US5408150A (en) * | 1992-06-04 | 1995-04-18 | Linear Technology Corporation | Circuit for driving two power mosfets in a half-bridge configuration |
US5373435A (en) * | 1993-05-07 | 1994-12-13 | Philips Electronics North America Corporation | High voltage integrated circuit driver for half-bridge circuit employing a bootstrap diode emulator |
US5467050A (en) * | 1994-01-04 | 1995-11-14 | Texas Instruments Incorporated | Dynamic biasing circuit for semiconductor device |
US5502412A (en) * | 1995-05-04 | 1996-03-26 | International Rectifier Corporation | Method and circuit for driving power transistors in a half bridge configuration from control signals referenced to any potential between the line voltage and the line voltage return and integrated circuit incorporating the circuit |
-
1996
- 1996-05-02 JP JP8111475A patent/JP2896342B2/ja not_active Expired - Lifetime
- 1996-05-03 SG SG1996009693A patent/SG48434A1/en unknown
- 1996-05-03 FR FR9605548A patent/FR2733861B1/fr not_active Expired - Fee Related
- 1996-05-03 KR KR1019960014450A patent/KR100250245B1/ko not_active IP Right Cessation
- 1996-05-03 DE DE19617832A patent/DE19617832A1/de not_active Ceased
- 1996-05-03 IT IT96MI000870A patent/IT1282405B1/it active IP Right Grant
- 1996-05-07 GB GB9609472A patent/GB2300532B/en not_active Expired - Lifetime
-
1997
- 1997-06-10 US US08/872,450 patent/US6211706B1/en not_active Expired - Lifetime
- 1997-10-16 FR FR9712964A patent/FR2752335B1/fr not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0998018A1 (de) * | 1998-10-26 | 2000-05-03 | ABB Industry Oy | Wechselrichter |
US6147887A (en) * | 1998-10-26 | 2000-11-14 | Abb Industry Oy | Inverter utilizing a bootstrap method |
DE10056833C2 (de) * | 1999-11-24 | 2003-03-20 | Int Rectifier Corp | Integrierte Treiberschaltung für Halbbrückenschaltung mit zwei Leistungstransistoren |
Also Published As
Publication number | Publication date |
---|---|
KR100250245B1 (ko) | 2000-04-01 |
ITMI960870A0 (de) | 1996-05-03 |
JP2896342B2 (ja) | 1999-05-31 |
FR2752335A1 (fr) | 1998-02-13 |
IT1282405B1 (it) | 1998-03-20 |
FR2733861B1 (fr) | 1998-03-27 |
GB2300532A (en) | 1996-11-06 |
FR2733861A1 (fr) | 1996-11-08 |
GB9609472D0 (en) | 1996-07-10 |
KR960043268A (ko) | 1996-12-23 |
GB2300532B (en) | 1999-09-22 |
FR2752335B1 (fr) | 2003-08-01 |
ITMI960870A1 (it) | 1997-11-03 |
SG48434A1 (en) | 1998-04-17 |
US6211706B1 (en) | 2001-04-03 |
JPH099608A (ja) | 1997-01-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19617832A1 (de) | Verfahren und Schaltung zur Ansteuerung von Leistungstransistoren in einer Halbbrücken-Konfiguration | |
DE2411839C3 (de) | Integrierte Feldeffekttransistor-Schaltung | |
DE19617358A1 (de) | Verfahren und Schaltung zur Ansteuerung von Leistungstransistoren in einer Halbbrücken-Konfiguration | |
DE19525237A1 (de) | Pegelschieberschaltung | |
DE102004057486B4 (de) | Leistungsvorrichtung mit bidirektionaler Pegelverschiebungsschaltung | |
EP0236967B1 (de) | Schaltungsanordnung zum Ansteuern eines mit sourceseitiger Last verbundenen Mosfet | |
DE2111979A1 (de) | Feldeffekt-Halbleitereinrichtung | |
DE19814675A1 (de) | Ausgabeschaltung für einen Leistungs-IC mit hoher Durchbruchsspannung | |
DE4135528A1 (de) | Tristate-treiberschaltung | |
EP0217065B1 (de) | Integrierte Schaltung in komplementärer Schaltungstechnik mit einem Substratvorspannungs-Generator | |
DE2809966C2 (de) | Feldeffekttransistorschaltung mit verbesserten Betriebseigenschaften | |
DE10056833C2 (de) | Integrierte Treiberschaltung für Halbbrückenschaltung mit zwei Leistungstransistoren | |
EP0582125B1 (de) | Ansteuerschaltung für einen Leistungs-MOSFET mit sourceseitiger Last | |
DE19605593C2 (de) | MOSFET-Treiberschaltung | |
DE19517975B4 (de) | CMOS-Schaltungsplättchen mit Polysilizium-Feldringstruktur | |
DE2925331A1 (de) | Schaltung mit doppelzweckanschluss | |
DE10136798B4 (de) | Eingangsschnittstellenschaltung für eine integrierte Halbleiterschaltungsvorrichtung | |
DE3622141C2 (de) | Treiberelement für induktive Lasten | |
DE3727948C2 (de) | ||
DE69532315T2 (de) | Halbleitervorrichtung zur Speisung, Rückleitung und Entmagnetisierung einer induktiven Last | |
DE19637013A1 (de) | Treiberschaltung | |
DE2931392A1 (de) | Integrierbare treiberschaltung | |
DE1803175A1 (de) | Flip-Flop | |
DE69834451T2 (de) | Schutzvorrichtung für einen integrierten MOS-Transistor gengen Spannungsgradienten | |
DE19928762C1 (de) | Schaltungsanordnung zur Verhinderung der Injektion von Minoritätsladungsträgern in das Substrat |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8131 | Rejection |