DE2111979A1 - Feldeffekt-Halbleitereinrichtung - Google Patents
Feldeffekt-HalbleitereinrichtungInfo
- Publication number
- DE2111979A1 DE2111979A1 DE19712111979 DE2111979A DE2111979A1 DE 2111979 A1 DE2111979 A1 DE 2111979A1 DE 19712111979 DE19712111979 DE 19712111979 DE 2111979 A DE2111979 A DE 2111979A DE 2111979 A1 DE2111979 A1 DE 2111979A1
- Authority
- DE
- Germany
- Prior art keywords
- voltage
- field effect
- transistor
- reference voltage
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/205—Substrate bias-voltage generators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
- H03K17/145—Modifications for compensating variations of physical values, e.g. of temperature in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
- H03K19/00384—Modifications for compensating variations of temperature, supply voltage or other physical parameters in field effect transistor circuits
Description
DA-4227
Be Schreibung
zu der
Patentanmeldung
Patentanmeldung
der Firma
Hitachi Limited
1~ 5-1, Karunouchi, Chiyoda~ku, TOKYO
Hitachi Limited
1~ 5-1, Karunouchi, Chiyoda~ku, TOKYO
betreffend
Feld-effekt-IIalbleitereinrichtunff.
(Priorität: 13. Harz 1970, Japan, Nr. 20882)'
Die Erfindung bzieht sich auf eine B'eldeffekt-Halbleitereinrichtung,
bei der sich mehrere Feldeffekt-Halbleiterelemente in ein gemeinsames Halbleitersubstrat teilen,
und betrifft insbesondere eine Einrichtung, die mit einer Schaltung zur Kompensation oder Verminderung von Schwankungen
in den Schwellenspannungen der Elemente arbeitet.
Die Technologie der integrierten Schaltkreise geht in ihrer Entwicklung neuerdings dahin, daß diese integrierten
Schaltungen in allen Arten von elektrischen oder elektronischen Geräten wie etwa elektronischen Computern,
den verschiedenen Datenverarbeitungssystemen, I-Ießschaltungen
und logischen Schaltkreisen allgemeiner Instrumente in immer stärkerem Maße verwendet werden.
In integrierten Speicberschaltungen und integrierten
logischen Schaltkreisen finden Feldeffektransistoren des I-Ietalloxid-IIalbleitertyps, die im folgenden als KOS-Transistoren
bezeichnet werden, starke Verwendung, da
109843/1592
21 Tl 979
sie in der Fabrikation einfach sind und trotzdem eine hohe Packungsdichte gestatten.
Der MOS-Transistor arbeitet generell mit Kajoritätsträgern
im Gegensatz zum bipolaren Transistor, der generell mit Minoritätsträgern arbeitet. Bekanntlich -wird
der MOS-Transistor durch die gespeicherte Ladung theoretisch weniger beeinflußt und ist daher von sich aus
zu höheren logischen Operationsgeschv/indigkeiten als der Bipolar-Transistor fähig.
Der MOS-Transistor besitzt in einem Halbleitersubstrat zwei Zonen, nämlich eine Source- und eine Drain-Zone,
die in einem gewissen Abstand voneinander angeordnet sind, sowie eine isolierte Gate-Elektrode, die auf den Halbleitersubstrat
an einem Kanal angebracht ist, der zwischen den Source- und Drain-Zonen durch einen Isolationsfilm, etwa einen i-Ietallor.idfiln, gebildet wird. Die Ein/
Aussteuerung eines von der Drain-Zone zur Source-Zone eines KOS-Transistors fließenden Stromes erfolgt durch
eine an der isolierten Gate-Elektrode liegende Spannung.
Die Ein/Aus-Zustände des Drain-Stromes stellen die logischen
Werte "0" und "1" der in logischen Schaltkreisen benötigten Schaltfunktion dar.
Die Spannung, die an der Grenze zwischen dem Ein- und dem Aus-Zustand des Drain-Stromes an der Gate-!elektrode
auftritt, wird als Schv/ellenspannung Y^-n bezeichnet. Diese
Schwellenspannung ändert sich in Abhängigkeit von der Dicke und Art des verwendeten Isolierfilms, der fabrikationsbedingten
Streuung der Kennwerte der Schaltungselemente sowie dem Temperaturbereich. Dies bringt das
Problem mit sich, wie man MOS-Transistoren' hinrichtlich ihrer Schwellenr.pannungcn stabilisieren kann. Für eine
derartige Stabilisation sind bisher komplizierte Anordnungen erforderlich gewesen.
1 Π 9 ι K Γ- ,■ ·; :" * 2
Zur Erläuterung der Schwankung in den Schwellenspannungen wird im folgenden Bezug auf die Zeichnungen genommen;
darin zeigen
Fig. 1 ein Schaltbild zur Veranschaulichung einer herkömmlichen Inverterstufe;
Fig. 2 die Eingangs/Ausgangs-Rennlinien eines MOS-Transistors
;
Fig. 3 die Eingangs/Ausgangs-Kennlinien eines in der Schaltung nach Fig. 1 verwendeten MOS-Transistors,
wobei eine zwischen der Source-Zone und einem gemeinsamen Substrat liegende
Gegen-Vorspannung als Parameter verwendet wird;
und
Fig. 4 und 5 bevorzugte Ausführungsformen von erfindungsgemäßen
Schaltungen.
In Fig. 1 ist eine Inverterstufe dargestellt, die MOS-Transistoren
T.J und T0 umfaßt. In Fig.1 ist das Substrat
SUB von P-Typ; ein Eingangssignal bzw. eine Eingangsspannung
Vn. liegt zwischen der Source-Zone S^ und
der isolierten Gate-Elektrode G^ des Transistors T^. Die
Source-Zone S0 des Transistors T^ ist mit der Drain-Zone
C. el.
D^ des Transistors T^ verbunden, von der ein Ausgangssignal
abgenommen 'wird. Die isolierte Gate-Elektrode G0 und
die Drain-Zone Dp des Transistors T0 sind miteinander
verbunden und liegen an der Arbeitsspannung. Die Transistoren T,, und T^. teilen sich in das Halbleitersubstrat SU3, das
durch eine dicke Linie dargestellt ist. Dieses Substrat ist durch eine Gegen-Vorspannung Vn in Sperrichtung bezüglich
der geerdeten Source-Zone S, des Transistors T^
vorgespannt.
Fig. 2 zeigt die mögliche Schwankung in den Schwellenspannungen
von Feldeffekttransistoren, die selbst darm auftreten kann, wenn die Transistoren gleichzeitig in
einen Halbleitersubstrat geformt werden, v/ie aus Fig.
ersichtlich, können die Schwellenspannungen der einzelnen
1098^3/ 1592
Feldeffekttransistoren streuen, wobei nur die unterste Schwellenspannung Vn,,/ .\ und die höchste Schwellen-
spannung Vmrr/„nv\ gezeigt sind. Die Kurven (a) und (b)
~ iii^Eia^Cy
geben die Kennlinien Drain-Strom I über Eingangsspannung
Vq der beiden extremen Transistoren bei konstanter
Drain-Spannung wieder. Um genaue Schaltfunktion zu gewährleisten,
müssen zusätzlich zu dem Streuungsbereich Rmyr in dem andere nicht gezeigte Schwellenspannungen
liegen, Bereiche HIq und MLj für Rauschbänder unterhalb
der untersten bzw» oberhalb der obersten Schwellenspannung
reserviert werden.
Die Schwellenspannungen der Feldeffekttransistoren, die sich in,ein Halbleitersubstrat teilen, streuen gewöhnlich
so weit, daß der für die logische Operation irrelevante Schwellenbereich RT„ außerordentlich gedehnt ist; daher
müßte die Amplitude des Eingangssignal VQL- V0^ erhöht
v/erden, um die erforderlichen exakten logischen Operationen zwischen den Ein— und Aus-Zuständen sämtlicher Transistoren
zu gewährleisten. Dies bringt einen erhöhten Leistungsbedarf für das Eingangssignal mit sich.
Bei einer Halbleiter-Einrichtung mit gemeinsam ausgebildeten noS-'Transistören sind die Schwankungen der Schwellenspannung
10 bis 20 mal größer als die Schwankungen der Basis-Emitter-Schwellenspannung von Bipolar-Transistoren.
Darauf beruht die Schwierigkeit, mit IlOS-Transistoren
leistungsfähigere logische Schaltkreise als mit Bipolar-Transistoren
aufzubauen.
Eine generelle Aufgabe der vorliegenden Erfindung besteht somit darin, eine Feldeffekt-Halbleitereinrichtung zu
schaffen, die mit mehreren Feldeffekt-Halbleitelementen
mit isoliertem Gate arbeitet und die insbesondere mit einem Schaltkreis versehen ist, der die Schwankungen
in den Schwellenspannungen der Elemente kompensiert oder reduziert.
1098A3/1592
Zur Lösung dieser Aufgabe macht die Erfindung von dem Prinzip Gebrauch, daß sich die Schwellenspannung jedes
der Feldeffekt-Transistoren dadurch weitgehend ändern läßt, daß eine zwischen der Source-Zone des
Transistors und dem Substrat liegende Gegenvorspannung geändert wird.
Genauer gesagt wird die Schwellenspannung des MOS-Transistors
T-| in der Schaltung nach Fig. 1 von V™«
auf "VmTTg ^10- umgekehrt verändert, wenn die an einem
PN-Übergang zwischen der Source-Zone des Transistors und dem gemeinsamen Substrat liegende Gegen-Vorspannung
Vg erhöht bzw. vermindert wird, wie dies in Fig. 3 gezeigt ist.
. Erfindungsgemäß kann die Schwellenspannung mindestens
eines der Feldeffekt-Transistoren in einer integrierten Halbleiterschaltung (IC) oder in einer Integrierung
in großem Maßstab (LSI) mit einer vorbestimmten speziellen Bezugsspannung verglichen werden, die einen Standard-Schwellenwert
darstellt, auf den die jeweilige integrierte Einheit (IC oder LSI) stabilisiert ist; die
Gegen-Vorspannung wird &nn in Abhängigkeit vom Ergebnis
dieses Vergleichs derart geändert, daß der jeweils verglichene Transistor gezwungen wird, seine
Schwellenspannung so zu ändern, daß der Unterschied gegenüber der Bezugsspannung kleiner wird.
Ein bevorzugtes Ausführungsbeispiel der Erfindung bildet
die in Fig. 4 gezeigte Schaltung, die folgende Elemente umfaßt: einen MOS-Transistor 1, dessen Schwellenspannung
ermittelt wird; eine externe Gleichstromquelle 6 zur Zuführung
einer speziellen Bezugsspannung E^ zwischen der
isolierten Gate-Elektrode G und der Source-Zone S des Transistors 1 j eine einen Bipolar-Transistor 2, eine
Diode 3 sowie Widerstände 4 und 5 enthaltende Einrichtung zur Erzeugung einer Steuerspannung, die davon abhängt,
ob die Schwellenspannung des Transistors 1 die Bezugs-
109843/1592
2M1979
spannung^überschreitet oder nicht; sowie eine Einrichtung
42 zum Anlegen dieser Steuerspannung zwischen dem Substrat SUB und der Source-Zone S des Transistors
Mit. 46 ist ein Anschluß bezeichnet, an dem eine Arbeitsspannung V liegt; 45 bezeichnet .einen Anschluß, an
dein eine positive Betriebsspannung V^ liegt, und 47 "bezeichnet
eine Klemme, der eine negative Betriebsspannung -VQ zugeführt wird.
In der Schaltung nach Fig. 4 ist das Substrat vom P-Typs
wobei die Bezugsziffer 41 ein Halbleiterplättchen bezeichnet, das die nach der integrierten Schaltkreistechnik
geformten MOS-Transistoren T^, Tp» Tx v:nc^ -4 sowie den
MOS-Transistor 1 gemeinsam enthält.
Vie aus Fig. 4 ersichtlich, sind in dem Halbleiterplättchen
41 zwei Inverter stuf en ausgebildet, die beide jeweils der Schaltung nach Fig. 1 ähnlich sind, wobei die
Transistoren T^ und T2 eine erste und die Transistoren
Tt5 und T^ eine zweite Inverterstufe bilden. Die Arbeitsspannung für die beiden Inverterstufen liegt an einer
Klemme 44 und wird über die jeweiligen Lasttransistoren T2 und T^ den Transistoren T^ bzw. T^ zugeführt.
Die Eingangssignale V und V ' für die jeweiligen In-
O O
verterstufen liegen zwischen den betreffenden isolierten Gate-Elektroden der Transistoren T^ und T, und dem gemeinsamen
Substrat, während die Ausgangssignale von den betreffenden Drain-Zonen abgenommen v/erden.
Da die Bezugsspannung E0 zwischen der isolierten Gate-Elektrode
des Transistors 1 und dem gemeinsamen Substrat liegt, wird sie mit der Schwellensp'annung dieses
Transistors verglichen.
Es sei angenommen, daß die Bezugsspannung ER auf den
Mittelwert des Schwellenbereichs ΙΙ^τχ derjenigen Transistoren
1 0 9 8 U 3 / 1 5 S1I
~Ί~ 2 ill
eingestellt ist, deren Schwellenspannungen stabilisiert werden sollen, d.h. in diesem Falle der Transistoren* 1,
T^ und Τ-*. Die übrigen Transistoren T2 "und T^ kommen
nicht in Betracht, da sie als Lastwiderstände dienen.
Es gibt also zwei Zustände, in denen die Schvellenspannung des Transistors 1 größer oder kleiner ist als die Bezugsspannung
Dp, so daß der Transistor 1 in den leitenden
(Ein-)oder in den nichtleitenden (Aus-) Zustand versetzt wird, je nach-dem ob seine Schwellenspannung die
Bezugsspannung überschreitet.
Falls die Schwellenspannung V^p- des Transistors 1 größer
ist als die Bezugsspannung SR, wird der Transistor
1 nichtleitend (Aus — Zustand), wobei der Drain-Strom I]-j zu fließen aufhört, so daß das Potential V2 an der
Klemme 49 steigt, da durch den Widerstand 4 nur ein kleiner Basisstrom Iß fließt.
Der ΡΙΊ-Übergang der Diode 3 und der Basis-Emitter-Übergang
des Bipolar-Transistors 2 liegen zwischen den Klemmen 48 und 49 in Durchlaßrichtung.
Der Spannungsabfall am Widerstand 4, der den Widerstandswert FU- hat, ist bestimmt durch Ig χ Rj .
Das Potential V2 am Punkt 49 erhält man dadurch, daß
man den Spannungsabfall in Durchlaßrichtung am PH-Übergang
der Diode 3 und am Basis-Emitter-Übergang des Transistors 2 von dem Potential V,, subtrahiert«, Damit
wird das Potential V2 = V^ - I^ χ Rj. Diese Spannung
V2 liegt zwischen dem Substrat und der Source-Zone des
Transistors 1 als Steuerspannung, die negativ gegenüber dem Brdpotential bestimmt ist; steigt diese Steuerspannung,
so nimmt daher die Gegen-Vorspannung ab, so daß die Differenz zwischen der Schwellenspannung des
Transistors 1 und der Bezugsspannung ebenfalls vermindert
wird. Auf diese Weise wird der Betriebszustand des
10 9.8U/1 Π.9 2
Transistors 1 auf einem leicht leitenden Zustand stabilisiert.
Normalerweise sind die Widerstandswerte der Yfiderstände
4 und 5 und der Verstärkungsfaktor des Bipolar-Transistors 2 so bestimmt, daß das Potential V2 keinen
Eintritt von Ladungsträgern in den Transistor 1 über den PN-Übergang zwischen dfer Source-Zone und dem gemeinsamen
Substrat gestattet.
Falls die Schwellenspannung Y^„ des Transistors 1 kleiner
ist als die Bezugsspannung E„, befindet sich dieser
Transistor im leitenden (Ein-)Zustand, und der Drain-Strom ID beginnt zu fließen. Infolgedessen fließt durch
den Widerstand'·ein Strom In + 1^,· Man kann davon ausgehen,
daß der Drain-Strom Ij-, den Spannungsabfall am Widerstand
4 fast vollständig ausmacht, da der Basisstrom Ig des
Transistors 2 wegen der Verstärkungsfunktion des Transistors im Vergleich zu dem Drain-Strom I^ vernachlässigbar klein
ist.
Damit ist das Potential am Punkt 48 mit V1 = V0 - I^ x R^
bestimmt. Das Potential V2 am Punkt 49 erhält man dadurch,
daß man den Spannungabfall der Diode 3 und des Transistors 2 in Durchlaßrichtung von dem Potential
V1 subtrahiert. Hit anderen Worten bedeutet dies, daß das
Potential V2 am Punkt 49, d.h. die dem Substrat zuführbare
Steuerspannung, in Abhängigkeit von der Änderung des Drain-Stromes I^ geändert wird.
Sinkt beispielsweise infolge einer Temperaturänderung die Schwellenspannung V™., unter die Bezugs spannung E-^
so wird der Transistor 1 leitend, dadurch fließt ein Drain-Strom Ιβ, und das Potential V1 fällt. Infolgedessen
nimmt das Potential V2 einen hohen negativen
Wert an, und die dem Substrat zuführbare Steuerspannung, nämlich die Gegen-Vorspannung V„, steigt. Infolgedessen
steigt auch die Schv/ellenspannung Vm11 -eri;iß Fig. 3,
109843/15 92
2 ι 11979
so daß die Differenz zwischen der Schwellenspannung des
Transistors 1 und der Bezugsspannung Ep abnimmt.
Um zu verhindern, daß der PN-Übergang zwischen der Source-Zone des Transistors 1 und dem gemeinsamen Substrat
in Durchlaßrichtung vorgespannt wird, ist es erforderlich, die Bezugsspannung E^ so zu wählen, daß sie
größer ist als die Schwellenspannung Vm1-T0, wenn die an
dem Substrat liegende Vorspannung V„ null ist.
Auf diese Weise wird die Schv/ellensnannung stabilisiert.
Fig. 5 ist ein 'Schaltbild eines weiteren bevorzugten Ausführungsbeispiels
der Erfindung. Diese Schaltung wird .in der gleichen Weise wie oben betrieben mit der Ausnahme,
daß der "widerstand 4 oder die Bezugsspannungsquelle β durch die Verwendung eines in dem Halbleiterplättchen
41 geformten HOS-Transistors gebildet werden.
Im einzelnen werden HOS-Transistoren 51 und 52 als
■Widerstandselemente verwendet, indem ihre Gate- und Drain-Anschlüsse kurz—geschlossen und die beiden Transistoren
in Serie geschaltet v/erden, so daß die an dem Betriebsanschluß 44 liegende Spannung im Verhältnis der *
beiden Widerstandselemente geteilt wird. Die sich am Verbindungspunkt 50 zwischen den Widerstandselementen
einstellende Spannung dient als Bezugsspannung E„.
Durch Kurzschließen von Drain und Gate wird der MOS-Transistor 53 als Widerstand 4 der Fig. 4 verwendet. Die
Widerstandswerte dieser Elemente lassen sich durch geeignete
Änderung der Anzahl von verwendeten HOS-Transistoren einstellen.
Bei den obigen Ausführungsformen wurden die I-iOS-Transictoren
als Transistoren mit einem IT-Kanal und einem P-Substrat angegeben. Statt dessen können auch HOS-Trancistoren mit
P-Kancl verwendet v/erden. Im letzteren Fall muß die Polarität
der KOG-Transistoren entsprechend modifiziert werden.
10 9 8 4 3/1892
- 10 - /1Ii 1
Weiterhin sind in den obigen Ausführungsformen die MOS-Transistoren
in einem Halbleiterplättchen ausgebildet; für den gleichen Zweck und mit der gleichen Wirkung
können jedoch auch sonstige Feldeffekt-Halbleiterelernente,
etwa Hetallisolations-Halbleiter (ϊ-IIS) und Metallnitrid-Halbleiter (KIiS) verwendet v/erden. Selbstverständlich
sind die Prinzipien der vorliegenden Zrfindung auf Gleichstrom-Verstärkerschaltungen anwendbar,
bei denen normalerweise eine stabilisierte Schwellenspannung
erforderlich ist.
Generell ist die Schwankung in den Schwellenspannungen in einem verhältnismäßig kleinen Bereich eines HaIbleiterplättchens
einer integrierten Schaltung, beispielsweise im Bereich eines einzigen Chips, klein.
Bei praktischen Anwendungsfällen mag es daher ausreichen,
in einem solchen kleinen Bereich eine Kompensationsschaltung bei einem HOS- (oder HIS-) Element vorzusehen, damit
die Schwellenspannung dieses einen Elements nahezu gleich der Bezugs spannung v/erden kann.
Bei einer umfangreichen integrierten Schaltungseinrichtung (LSI), bei der integrierte Halbleiterschaltungen auf einem
Halbleitersubstrat weit verstreut sind, treten relativ große Schwankungen in den Schwellenspannungen auf. In
einem solchen Fall wird das Substrat vorzugsweise in mehrere einzelne Bereiche mit jeweils mehreren Feldeffektelementen
unterteilt, wobei bei Bedarf individuelle Einrichtungen gebildet v/erden.
Nach der obigen Beschreibung läßt sich also erfindungsgemäß durch Verwendung einer einfachen Kompensationsschaltung
stets eine stabilisierte Schwellenspannungerzielen und eine Feldeffekt-Kalbleitereinriohtimg mit
stabilisiertem Betrieb realisieren.
1 O 9 ΐ Α 3 / 1 S 9 2
Claims (4)
- - 11 - ' 2 ιΊ 1979Patentansprüche./Feldeffelrt-Halbleitereinrichtung nit mehreren Feldeffekt-Kalbleiterelenenten, die sich in ein geneinsames Halbleitersubstrat teilen und möglicherweise voneinander abweichende Schwellenspannungen haben, ge kennzeichne t d.urch eine Konpensationsschaltung zur Verminderung dieser Abweichungen, die einem PH-Übergang zwischen der Source-Zone eines f(1) der Feldeffekt-Halbleitereleinente, das als Konpensationselenent wirkt, und dem gemeinsanen Substrat (SUB) eine Cegen-Vorspannung zuführt und so arbeitet, daß die Größe dieser Gegen-Vorspannung zu- bzw. abnimmt, je nachdem ob das Konpensationselenent leitend oder nicht-leitend ist, wobei die Source-Zone des IT.ompeiisationselements mit der Source-Zone mindestens eines der übrigen Feldeffekt-Halbleiterelemente (T1, T3) verbunden ist, wodurch die Abweichung der Schwellenspannungen der so miteinander verbundenen Elenente vermindert j.-.'ird.
- 2. Einrichtung; nach Anspruch 1, dadurch g e. k e η η ze i c h η e t, daß die Feldeffekt-Halbleitereleinente (1, T1, Tj ) Feldeffekt-Transistoren mit isoliertem Gate sind.
- 3. Einrichtung nach Anspruch 1 oder 2, dadurch g e kenn ze ichnet, daß die Kompensationsschaltung eine Einrichtung (6) zum Zuführen einer speziellen109843/15922111978Bezugsspannung zwischen Source und Gate des Kompensationselements (1) sowie eine Einrichtung (40) umfaßt, die den jeweiligen Leitungszustand des Kompensationselements, der davon abhängt, ob die Bezugsspannung die Schwellenspannung überschreitet oder nicht, feststellt und die Gegen-Vorspannung erzeugt, die je nach dem Ergebnis der Feststellung, ob die Bezugsspannung die Schwellenspannung überschreitet oder nicht, zu- bzw. abnimmt.
- 4. Einrichtung nach .Anspruch 3, dadurch gekennzeichnet, daß die Einrichtung zur Zuführung der Bezugsspannung eine Spännungsquelle (6) ist, deren Spannung den speziellen Schwellenwert darstellt.1 0 9 8 A 3 / 1 5 9 2
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2088270 | 1970-03-13 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE2111979A1 true DE2111979A1 (de) | 1971-10-21 |
Family
ID=12039549
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19712111979 Pending DE2111979A1 (de) | 1970-03-13 | 1971-03-12 | Feldeffekt-Halbleitereinrichtung |
Country Status (3)
Country | Link |
---|---|
US (1) | US3657575A (de) |
DE (1) | DE2111979A1 (de) |
NL (1) | NL7103303A (de) |
Families Citing this family (41)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3702943A (en) * | 1971-11-05 | 1972-11-14 | Rca Corp | Field-effect transistor circuit for detecting changes in voltage level |
US3952211A (en) * | 1972-07-10 | 1976-04-20 | Motorola, Inc. | System for controlling the threshold setting of a field effect memory device |
US3862441A (en) * | 1972-11-22 | 1975-01-21 | Mitsubishi Electric Corp | Mos-fet timing circuit |
GB1434332A (en) * | 1973-02-15 | 1976-05-05 | Motorola Inc | Integrated circuit filtering circuit |
US3831041A (en) * | 1973-05-03 | 1974-08-20 | Bell Telephone Labor Inc | Compensating circuit for semiconductive apparatus |
US3864558A (en) * | 1973-05-14 | 1975-02-04 | Westinghouse Electric Corp | Arithmetic computation of functions |
GB1462935A (en) * | 1973-06-29 | 1977-01-26 | Ibm | Circuit arrangement |
US3970875A (en) * | 1974-11-21 | 1976-07-20 | International Business Machines Corporation | LSI chip compensator for process parameter variations |
US4042843A (en) * | 1975-06-05 | 1977-08-16 | Electronic Arrays, Inc. | Voltage level adaption in MOSFET chips |
DE2644402C2 (de) * | 1976-10-01 | 1978-08-24 | Standard Elektrik Lorenz Ag, 7000 Stuttgart | Elektronischer Schalter |
CH614837B (fr) * | 1977-07-08 | Ebauches Sa | Dispositif pour regler, a une valeur determinee, la tension de seuil de transistors igfet d'un circuit integre par polarisation du substrat d'integration. | |
DE2917989A1 (de) * | 1979-05-04 | 1980-11-13 | Bosch Gmbh Robert | Elektronische koppelfeldeinrichtung |
US4376898A (en) * | 1980-02-29 | 1983-03-15 | Data General Corporation | Back bias regulator |
CA1258501A (en) * | 1985-12-20 | 1989-08-15 | Masakazu Mori | Slice amplifier using fet's |
US4978631A (en) * | 1986-07-25 | 1990-12-18 | Siliconix Incorporated | Current source with a process selectable temperature coefficient |
US4769564A (en) * | 1987-05-15 | 1988-09-06 | Analog Devices, Inc. | Sense amplifier |
NL8702734A (nl) * | 1987-11-17 | 1989-06-16 | Philips Nv | Spanningsvermenigvuldigschakeling en gelijkrichtelement. |
US4791318A (en) * | 1987-12-15 | 1988-12-13 | Analog Devices, Inc. | MOS threshold control circuit |
JPH0756931B2 (ja) * | 1988-04-18 | 1995-06-14 | 三菱電機株式会社 | 閾値制御型電子装置およびそれを用いた比較器 |
JPH07105711B2 (ja) * | 1990-04-26 | 1995-11-13 | 株式会社東芝 | 入力回路 |
US5081371A (en) * | 1990-11-07 | 1992-01-14 | U.S. Philips Corp. | Integrated charge pump circuit with back bias voltage reduction |
JPH057149A (ja) * | 1991-06-27 | 1993-01-14 | Fujitsu Ltd | 出力回路 |
JP3110262B2 (ja) * | 1993-11-15 | 2000-11-20 | 松下電器産業株式会社 | 半導体装置及び半導体装置のオペレーティング方法 |
JP3238562B2 (ja) * | 1994-03-03 | 2001-12-17 | 株式会社東芝 | 半導体集積回路 |
US6072209A (en) | 1997-07-08 | 2000-06-06 | Micro Technology, Inc. | Four F2 folded bit line DRAM cell structure having buried bit and word lines |
US5909618A (en) | 1997-07-08 | 1999-06-01 | Micron Technology, Inc. | Method of making memory cell with vertical transistor and buried word and body lines |
US5973356A (en) * | 1997-07-08 | 1999-10-26 | Micron Technology, Inc. | Ultra high density flash memory |
US6150687A (en) | 1997-07-08 | 2000-11-21 | Micron Technology, Inc. | Memory cell having a vertical transistor with buried source/drain and dual gates |
US6191470B1 (en) | 1997-07-08 | 2001-02-20 | Micron Technology, Inc. | Semiconductor-on-insulator memory cell with buried word and body lines |
US5892409A (en) * | 1997-07-28 | 1999-04-06 | International Business Machines Corporation | CMOS process compensation circuit |
US6066869A (en) * | 1997-10-06 | 2000-05-23 | Micron Technology, Inc. | Circuit and method for a folded bit line memory cell with vertical transistor and trench capacitor |
US6528837B2 (en) | 1997-10-06 | 2003-03-04 | Micron Technology, Inc. | Circuit and method for an open bit line memory cell with a vertical transistor and trench plate trench capacitor |
US5907170A (en) | 1997-10-06 | 1999-05-25 | Micron Technology, Inc. | Circuit and method for an open bit line memory cell with a vertical transistor and trench plate trench capacitor |
US6025225A (en) * | 1998-01-22 | 2000-02-15 | Micron Technology, Inc. | Circuits with a trench capacitor having micro-roughened semiconductor surfaces and methods for forming the same |
US5963469A (en) | 1998-02-24 | 1999-10-05 | Micron Technology, Inc. | Vertical bipolar read access for low voltage memory cell |
US6304483B1 (en) | 1998-02-24 | 2001-10-16 | Micron Technology, Inc. | Circuits and methods for a static random access memory using vertical transistors |
US6097242A (en) | 1998-02-26 | 2000-08-01 | Micron Technology, Inc. | Threshold voltage compensation circuits for low voltage and low power CMOS integrated circuits |
US6124729A (en) | 1998-02-27 | 2000-09-26 | Micron Technology, Inc. | Field programmable logic arrays with vertical transistors |
US6043527A (en) | 1998-04-14 | 2000-03-28 | Micron Technology, Inc. | Circuits and methods for a memory cell with a trench plate trench capacitor and a vertical bipolar read device |
US6208164B1 (en) | 1998-08-04 | 2001-03-27 | Micron Technology, Inc. | Programmable logic array with vertical transistors |
US7579900B2 (en) * | 2003-08-12 | 2009-08-25 | Nxp B.V. | Operation and circuitry of a power conversion and control circuit |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3303413A (en) * | 1963-08-15 | 1967-02-07 | Motorola Inc | Current regulator |
US3450896A (en) * | 1964-11-21 | 1969-06-17 | Hitachi Ltd | Transistor switching circuit having compensating circuit |
-
1971
- 1971-03-12 NL NL7103303A patent/NL7103303A/xx unknown
- 1971-03-12 DE DE19712111979 patent/DE2111979A1/de active Pending
- 1971-03-15 US US124183A patent/US3657575A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
NL7103303A (de) | 1971-09-15 |
US3657575A (en) | 1972-04-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2111979A1 (de) | Feldeffekt-Halbleitereinrichtung | |
EP0006167B1 (de) | Mehrwertiger FET-Festwertspeicher | |
DE2555297C2 (de) | Digitalschaltung mit Feldeffekttransistoren | |
DE4037206A1 (de) | Quellspannungssteuerschaltkreis | |
EP0236967B1 (de) | Schaltungsanordnung zum Ansteuern eines mit sourceseitiger Last verbundenen Mosfet | |
DE19614522C2 (de) | Integrierte Halbleitervorrichtung zum Bereitstellen einer Ausgabespannung in Übereinstimmung mit einer Versorgungshochspannung | |
DE19814675A1 (de) | Ausgabeschaltung für einen Leistungs-IC mit hoher Durchbruchsspannung | |
EP0217065B1 (de) | Integrierte Schaltung in komplementärer Schaltungstechnik mit einem Substratvorspannungs-Generator | |
DE19622646B4 (de) | Integrierte Halbleiterschaltungsvorrichtung | |
DE2510604A1 (de) | Integrierte digitalschaltung | |
EP0582125B1 (de) | Ansteuerschaltung für einen Leistungs-MOSFET mit sourceseitiger Last | |
DE19502116C2 (de) | MOS-Schaltungsanordnung zum Schalten hoher Spannungen auf einem Halbleiterchip | |
DE2822094A1 (de) | Monolithische integrierte cmos- schaltung | |
DE2165160C2 (de) | CMOS-Schaltung als exklusives ODER-Glied | |
DE3541038C2 (de) | Direktgekoppelte Halbleiterlogikschaltung | |
DE1803175A1 (de) | Flip-Flop | |
DE2525690B2 (de) | Logische DOT-Verknüpfungsschaltung in Komplementär-Feldeffekttransistor-Technik | |
DE3739872C2 (de) | ||
DE3323799C2 (de) | ||
EP0033154A2 (de) | Monolithisch integrierte Halbleiterschaltung mit Transistoren | |
EP0351634A2 (de) | Halbleiterschaltung für schnelle Schaltvorgänge | |
DE4011937A1 (de) | Eingangspufferschaltkreis fuer integrierte halbleiterschaltkreise | |
DE19928762C1 (de) | Schaltungsanordnung zur Verhinderung der Injektion von Minoritätsladungsträgern in das Substrat | |
DE2038632C3 (de) | Integrierte dynamische, mit Taktimpulsen betriebene logische Verknüpfungsschaltung | |
DE2430947C2 (de) | Halbleiterspeichereinheit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OHA | Expiration of time for request for examination |