DE2038632C3 - Integrierte dynamische, mit Taktimpulsen betriebene logische Verknüpfungsschaltung - Google Patents
Integrierte dynamische, mit Taktimpulsen betriebene logische VerknüpfungsschaltungInfo
- Publication number
- DE2038632C3 DE2038632C3 DE19702038632 DE2038632A DE2038632C3 DE 2038632 C3 DE2038632 C3 DE 2038632C3 DE 19702038632 DE19702038632 DE 19702038632 DE 2038632 A DE2038632 A DE 2038632A DE 2038632 C3 DE2038632 C3 DE 2038632C3
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor body
- electrode
- combination circuit
- source
- zones
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 30
- 230000005669 field effect Effects 0.000 claims description 24
- 230000004888 barrier function Effects 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims 2
- 239000000758 substrate Substances 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
- H03K19/096—Synchronous circuits, i.e. using clock signals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
- H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
- H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Logic Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
Die Erfindung betrifft eine integrierte dynamische, mit Taktimpulsen betriebene logische Verknüpfungsschaltung
mit mindestens einem MOS-Feldeffekttransistor, dessen in einen Halbleiterkörper eingelassene
Quellen- und Senkenzone mit dem Halbleiterkörper Sperrschicht-Übergänge bilden und dessen Steuerelektrode
für die Zuführung des Eingangssignals vorgesehen ist
Dynamisch betriebene Logikschaltungen zeichnen sich gegenüber den statisch betriebenen Schaltungen
besonders durch die hohe Schaltgeschwindigkeit und die geringe Leistungsaufnahme aus. Dies ist besonders
darauf zurückzuführen, daß die dynamisch betriebenen Schaltungen nur während des Nach- bzw. Aufladens der
den aktiven Schaltungselementen zugehörigen Speicherkapazität Leistung aufnehmen. Eine dynamisch
betriebene Logikschaltung aus einem Feldeffekttransistör mit angeschlossenen gesonderten Dioden und
Kondensatoren ist beispielsweise aus der DE-OS 14 62 502 bekannt
Die genannten Vorteile der dynamisch betriebenen logischen Verknüpfung können dann verloren gehen,
wenn eine Vie'zahl logischer Einzelschaltungen in Serie geschaltet werden. Um dem zu begegnen, die Technologie
zu vereinfachen, die notwendige Zellenverdrahtung auf ein Minimum zu beschränken, den Flächenbedarf zu
reduzieren und Möglichkeiten zu schaffen, eine Vielzahl von Logikschaltungen gleichzeitig mit dem gleichen
Phasentaktimpuls zu betreiben, wird bei einer logischen Verknüpfung der eingangs erwähnten Art nach der
Erfindung vorgeschlagen, daß am Halbleiterkörper eine zusätzliche ohmsche Elektrode für die Zuführung des
Taktimpulses angeordnet ist
Durch die Zeitschrift »IBM Technical Disclosure Bulletin«, Vo. 11, NoI, Juni 1968, S.26 ist ein
FET-Photodetektor bekannt der aus der Hintereinanderschaltung einer Photodiode mit einem Feldeffekttransistor
besteht Der MOS-Feldeffekttransistor dient dabei als Lastwiderstand. Um die Anordnung zu
vereinfachen, wird ein pn-Übergang des Feldeffekttransistors gleichzeitig als Leuchtdiode ausgenutzt und
dadurch die Leuchtdiode eingespart Um aus diesem bekannten Photodetektor ein »read-only memory« zu
erhalten, ist bei der bekannten Anordnung ein zweiter Feldeffekttransistor vorgesehen. Legt man bei einer
solchen Anordnung mit zwei Feldeffekttransistoren an den Eingang einen entsprechenden Impuls, so erfolgt
eine Aufteilung des Stromes auf die beiden Feldeffekttransistoren, wodurch man das Vorhandensein eines
Photostromes feststellen kann. Aus IBM »Technical Disclosure Bulletin«, Vol. 10, Nr. 7, Dez. 67, S. 1032 ist es
20 3S632
bekannt, an das Substrat einer MOS-Feldeffekttransistoren
enthaltenden Halbleiteranordnung eine zusätzliche ohmsche Elektrode anzubringen, um durch das
Potential an dieser Elektrode einen Stromfluß zwischen den Quellen- und den Senkenzonen aller Feldeffekttransistoren
zu ermöglichen oder zu unterbinden. Hierbei geht es jedoch nicht um ein mit Faktimpulsen
betriebene logische Verknüpfungsschaltung.
Die erfindungsgemäße logische Verknüpfungsschaltung zeichnet sich durch besonders hohe Schaltgeschwindigkeiten
auch bei komplexen Anordnungen aus, da nur ein einziger Phasentaktimpuls benötigt wird. Die
Zellenverdrahtung ist sehr einfach, und der Platzbedarf im Halbleiterkörper äußerst gering. Die beiden
letztgenannten Vorteile sind darauf zurückzuführen, daß die Phasentaktimpulse über das Substrat der
Schaltung zugeführt werden, so daß gesonderte Taktlsitungen auf dem Substrat nicht erforderlich sind.
Da als Diode ein Teil des Feldeffektfansistors ausgenutzt wird, wird der an sich erforderliche
Raumbedarf für die Dioden eingespart
Zur Herstellung eines in eine logischen Verknüpfungsschaltung
nach der Erfindung verwendeten MOS-Feldeffektransistors werden in einen Halbleitergrundkörper
vom ersten Leitungstyp in einem bestimmten Abstand voneinander zwei Zonen vom zweiten
Leitungstyp eindiffundiert Das Kanalgebiet zwischen den beiden eindiffundierten Zonen, die die Quell- bzw.
die Senkenzone bilden, ist mit einer Isolierschicht überdeckt auf der sich die Steuerelektrode befindet
Der Halbleitergrundkörper besitzt vorzugsweise den n-Leitungstyp, während die beiden eindiffundierten
Zonen p-leitend sind. Auf diese Weise ist die Diode so
ausgebildet daß sie bei negativem Potential am Grundkörper leitend und bei negativem Potential an der
zugeordneten Quell- bzw. Senkenelektrode gesperrt ist
Bei den erfindungsgemäßen Verknüpfungsschaltungen bestehen die die Informationen speichernden
Kapazitäten im wesentlichen aus der Sperrschichtkapazität des Feldeffekttransistors, den Leitungskapazitäten
und gegebenenfalls der Eingangskapazität der nachfolgenden Stufe. Die Schaltungen kommen daher ohne
gesonderte Kapazitätsbauelemente aus.
Bei einer Verknüpfungsschaltung, deren MOS-Transistoren einen p-leitenden Kanal aufweist entspricht eine
logische O vorzugsweise dem Nullpotential, während zur Realisierung einer logischen 1 ein negatives Potential
verwendet wird. Dit Eingangsinformationen werden in Form von Impulsen auf die zugeordneten Eingangselektroden
der logischen Schaltung gegeben. Diese Impulse sind zeitlich länger als Phasentaktimpulse.
Die Erfindung, ihre Wirkungsweise und ihre weitere vorteilhafte Ausgestaltung soll im weiteren anhaad von
Ausführungsbeispielen näher erläutert werden.
Die F i g. 1 zeigt einen Grundbaustein, der die Funktion eines Inverters erfüllt In den F i g. 2 bis 4 und 7
sind vier Möglichkeiten dargestellt, wie die in der F i g. 1 dargestellte Schaltung vorteilhaft technologisch verwirklicht
werden kann. In der F i g. 5 ist eine gegenüber der F i g. 1 geringfügig abgeänderte Logikschaltung
dargestellt die gleichfalls als Inverter arbeitet. Die technologische Realisierung dieser Schaltung zeigt
beispielsweise die F i g. 6. Die F i g. 8 zeigt eine negierte ODER-Schaltung, die vielfach als NOR-Schaltung
bezeichnet wird, während in der F i g. 9 eine negierte UND- bzw. NAND-Schaltung dargestellt ist. Ein
Beispiel der Realisierung der NAND-Schaltung p^ibt
sich aus der Fig. 10. Alle Logikschaltungen sinH ™it
MOS-Feldeffekttransistoren aufgebaut die im Betrieb einen p-leitenden Kanal aufweisen. Die Schaltungen
lassen sich selbstverständlich auch bei MOS-Transistoren mit η-leitendem Kanal realisierei?.
Die Fig.1 zeigt eine Inverterstufe, die einem Grundbaustein entspricht In Reihe zum gesteuerten Strompfad eines MOS-Feldeffekttransistors Q ist eine Diode D geschaltet An der freien Elektrode der Diode und an der freien Elektrode des Feldeffekttransistors
Die Fig.1 zeigt eine Inverterstufe, die einem Grundbaustein entspricht In Reihe zum gesteuerten Strompfad eines MOS-Feldeffekttransistors Q ist eine Diode D geschaltet An der freien Elektrode der Diode und an der freien Elektrode des Feldeffekttransistors
ίο liegt der Phasentaktimpuls Φ an. Die Steuerelektrode
von Q bildet die Eingangselektrode E, die Verbindung
zwischen Diode und Transistor entspricht der Ausgangselektrode A Zwischen der Ausgangselektrode A
und Masse liegt die Kapazität Q die, wie bereits erwähnt aus der Sperrschichtkapazität des Transistors
und gegebenenfalls aus der Eingangskapazität des Transistors der nachfolgenden Stufe besteht Aus
technologischen Gründen liegt zwischen dem den Phasentakt abgebenden Taktgeber und der freien
Elektrode der Diode bzw. des Transistors der gestrichel t eingetragene Bahnwiderstand R. Wenn am Eingang E
ein negatives Potential liegt und der Phasentaktimpuls Φ einsetzt lädt sich die Kapazität C über die Diode, den
Transistor oder beide Bauelemente auf das Potential des
2r> Taktimpulses auf. Dieser Taktimpuls weist negatives
Potential auf, so daß die Diode leitend wird. Nach dem Ende des Taktimpulses entlädt sich die Kapazität C
rasch über den noch leitenden Transistor Q, da an der Eingangselektrode immer noch das negative Potential
des Eingangssignals liegt Am Ausgang A erscheint also nach dem Ende des Taktimpulses das invertierte
Eingangssignal Es gilt A = E Wenn am Eingang eine logische 0, also Nullpotential anliegt lädt sich die
Kapazität Cgieichfalls rasch auf; sie kann sich aber nach dem Ende des Taktimpulses nicht mehr entladen, weil
sowohl die Diode D als auch der Transistor Q gesperrt ist Am Ausgang A erscheint somit eine logische 1 in
Form eines negativen Potentials und damit das invertierte Eingangssignal.
•to Die Realisierung der Schaltung nach F i g. 1 wird aus
der Schnittdarstellung der F i g. 2 deutlich.
Zur Herstellung eines p-Kanal-MOS-Feldeffekttransistors
werden in einen Halbleitergrundkörper 1 vom n-Leitungstyp von einer Oberflächenseite aus in
t5 bestimmten Abstand voneinander zwei Zonen 2 und 3
vom p-Leitungstyp als Quell- bzw. Senkenzone eindiffundiert Anstelle eines eindiffundierten pn-Übergangs
kann auch ein gleichrichtender Metall-Halbleiterkontakt gewählt werden. Das Kanalgebiet zwischen den
so beiden Zonen 2 und 3 ist mit einer Isolierschicht 4
bedeckt, auf der die Steuerelektrode 6 angeordnet ist, die identisch mit der Eingangselektrode E ist Zur
Erzeugung eines p-leitenden Kanals muß durch die Wahl geeigneter Potentialverhältnisse der Oberflächenbereich
im Kanalgebiet invertiert werden. Die beiden eindiffundierten Zonen 2 und 3 sind mit Kontakten 5 und
7 versehen, die sich u. U. auf die die übrigen Bereiche der Halbleiteroberfläche abdeckende Isolierschicht 10 erstrecken.
Einer der beiden Kontakte, beispielsweise der
M) Kontakt 7, dehnt sich an der der Steuerelektrode
abgewandten Seite über die Sperrschicht hinaus aus und schließt so den Halbleitergrundkörper 1 und die Zone 3
kurz. Die den beiden Zonen 3 und 2 gegenüberliegende Oberflichenseite des Halbleiterkörper i·=». mit einer
ti) vorzugsweise großflächigen ohmschen Rückseitenelektrode
8 versehen, die mit dem Taktgeber verbunden ist.
Der Taktgeber ist somit über den Halbleiiergrundkörper,
der den Bahnwiderstand /?i bildet, mit dem
Kontakt 7 und damit ohmisch mit der Elektrodenzone 3 verbunden. Außerdem ist der Taktgeber, wiederum über
den Substratwiderstand A2 und die Dode Dmit der Zone
2 und damit mit dem Kontakt 5 verbunden, der identisch mit der Ausgangselektrode A ist. Die Diode D wird
> somit von der die Halbleiterzone 2 begrenzenden Sperrschicht mit der gewünschten Polarität gebildet.
Wenn an der Elektrode bzw. dem Kontakt 8 der negative Taktimpuls anliegt, kann sich die Ausgangskapazität
Caufladen, während eine Entladung nur möglich i"
ist wenn der Transistor Q leitend ist Die vom Substrat gebildeten Widerstände und die als Diode ausgenutzte
Sperrschicht zwischen dem Halbleitergrundkörper und einer der beiden Hauptelektroden des Feldeffekttransistors
sind in die F i g. 2 gestrichelt eingetragen. ι >
In der Fig.3 ist eine geringfügig modifizierte Anordnung dargestellt So wurde jetzt der Rückseiten
kontakt 8 über eine äußere Leitung mit dem Kontakt 7 verbunden, der die Halbleiterzone 3 mit dem Halbleitergrundkörper
1 kurzschließt ?.··<
Gemäß Fig.4 besteht auch die Möglichkeit den
Kontakt 7 mit dem Taktgeber zu verbinden und den Rückseitenkontakt unangeschlossen zu lassen. Der
Phasentakt gelangt dann über die Widerstände Rx, R2
und die Diode Ozum Ausgangskontakt A. ^
Der Kontakt 7 kann auch dann nach F i g. 7 nur auf die Zone 3 beschränkt bleiben, wenn der Rückseitenkontakt
8 über eine äußere Leitung mit dem Kontakt 7 verbunden ist Beide Kontakte sind dann mit dem
Taktgeber für den Phasentaktimpuls verbunden. ■
In der F i g. 5 ist eine Inverterstufe dargestellt, die sich nur geringfügig von der der F i g. 1 unterscheidet Bei
dieser Schaltung wird jetzt die freie Elektrode des Feldeffekttransistors Q mit Masse verbunden, während
die Diode D über den Bahnwiderstand R mit dem ■
Taktgeber für den Phasentaktimpuls Φ verbunden ist
In der Fig.6 ist die Realisierung dieser Schaltung
dargestellt Sie unterscheidet sich von der Lösung nach Fig.2 dadurch, daß der Kontakt 7 nicht mehr den
Halbleiterkörper mit der Zone 3 kurzschließt sondern -"
sperrschichtfrei nur noch die Zone 3 anschließt Dieser Kontakt 7 ist jetzt mit Masse verbunden, während der
Rückseitenkontakt 8 mit dem Taktgeber verbunden ist
In der Fig.8 ist eine negierte ODER- bzw.
NOR-Schaltung dargestellt die in gleicher Weise wie '■■'■
die Schaltung nach F i g. 1 technologisch realisiert werden kann. Der Unterschied besteht jetzt nur darin,
daß über dem Kanalgebiet in bestimmtem Abstand und isoliert voneinander zwei Steuerelektroden angeordnet
sind, die die Eingangselektroden A und B der beiden '··''
parallelgeschalteten Feldeffekttransistoren Qx und Q2
darstellen. Am Ausgang Fist die Funktion F= A +B
erfüllt da eine Entladung der Kapazität C nach dem Ende des Phasentaktimpulses immer dann möglich ist,
wenn an einer der Eingangselektroden A oder B ~-r>
negatives Potential bzw. eine logische 1 anliegt Am Ausgang Ferscheint also nur dann eine logische 1, wenn
an beiden Eingängen eine logische 0 anliegt
In der Fig.9 ist eine negierte UND- bzw.
NAND-Schaltung dargestellt Die gesteuerten Strom- M
pfade von zwei Feldeffekttransistoren φ und Q2 sind in
Reihe geschaltet Die Verbindung zwischen den beider Transistoren ist aus technologischen Gründen über eine
Diode Di mit dem Taktgeber für den Impuls Φ
verbunden. Auch hier wird wieder der Bahnwiderstand R2 wirksam. Die Ausgangselektrode F ist gleichfalls
über eine Diode Dx und den Bahnwiderstand Rx mit dem
Taktgeber verbunden. An den Steuerelektroden A und B der Feldeffekttransistoren liegen die miteinander zu
verknüpfenden Eingangsinformationen. Die Kapazität C kann sich nur dann entladen, wenn nach dem
Phasentaktimpuls an beiden Eingängen A und E negatives Potential bzw. eine logische 1 anliegt Am
Ausgang tritt somit eine logische 0 nur dann auf, wenn an be'den Eingängen eine logische 1 anliegt Dies ist die
sogenannte N AND-Funktion, und es gilt F=AB.
In der F i g. 10 ist dargestellt, wie diese NAND-Schaltung
technologisch realisiert wird. Im Halbleiterkörper 1 vom n-Leitungstyp sind in bestimmtem Abstand
voneinander mehrere Zonen vom zweiten Leitungstyp eingelassen. Da es bei der Schaltung nach F i g. 9 zwei
Eingangsgrößen gibt sind es bei der Anordnung nach Fig. 10 drei p-leitende Zonen 11, 12 und 13. Die
Kanalgebiete zwischen jeweils zwei benachbarten Zonen sind mit einer Isolierschicht 4 bedeckt auf der die
Steuerelektroden 14 bzw. 15 angeordnet sind, die mit den Eingangselektroden A und B identisch sind. Die
äußeren Zonen 11 und 13 sind gleichfalls mit ohmschen Kontakten !6 und 17 versehen, die sich auf die
Isolierschicht 10 erstrecken. Der Rückseitenkontakt 18 ist einerseits mit dem Kontakt 16 über eine äußere
Leitung 9 oder, in der in der F i g. 2 dargestellten Weise, über das Substrat und andererseits mit dem Taktgeber
für den Phasentakt Φ verbunden. Außerdem ist der
Rückseitenkontakt 18 über die Diode Dx, die von der die
Zone 13 umgebenden Sperrschicht gebildet wird und den Bahnwiderstand Rx mit dem Kontakt 17 verbunden,
der identisch mit der Ausgangselektrode F ist Außerdem ist der Kontakt 18 aber auch mit der
Verbindung zwischen den beiden Transistoren (Zone 12) über eine weitere innere Diode D2 und den
Bahnwiderstand R2 elektrisch verbunden, so daß auch
die Kapazität des Transistors Q2 beim Auftreten eines
Phasentaktimpulses aufgeladen wird. Dies ändert aber an der Funktionsweise der Schaltung nichts. Durch den
Vergleich der F i g. 9 und 10 erkennt man leicht, daß die
Schaltung der Fig.9 praktisch auf die denkbar einfachste Weise realisiert wurde und gesonderte
Taktleitungen ganz entfallen, weil der Phasetaktimpuls
immer über das Substrat bezogen wird. Es ist selbstverständlich, daß die Schaltung der F i g. 8 und 9 in
beliebiger Kombinatorik miteinander vermischt oder so geändert werden können, daß beliebige Logikschaltungen
in gewünschter Weise miteinander verknüpft sind.
Die geschilderte Technologie läßt sich besonders vorteilhaft auf miteinander verknüpfte Einzelschaltungen
anwenden, die in einem gemeinsamen Halbleiterkörper untergebracht sind. Jede Einzelschaltung enthält
mindestens einen Grundbaustein. Auen Einzelschaltungen
wird über den Halbleitergrundkörper gleichzeitig der Phasentaktimpuls zugeführt
Claims (9)
1. Integrierte dynamische, mit Taktimpulsen betriebene logische Verknüpfungsschaltung mit
mindestens einem MOS-Feldeffekttransistor, dessen in einen Halbleiterkörper eingelassene Quellen- und
Senkenzone mit dem Halbleiterkörper Sperrschicht-Übergänge bilden und dessen Steuerelektrode für die
Zuführung des Eingangssignals vorgesehen ist dadurch gekennzeichnet, daß am Halbleiterkörper
(1) eine zusätzliche ohmsche Elektrode (8, 18) für die Zuführung des Taktimpulses
angeordnet ist
2. Logische Verknüpfungsschaltung nach An-Spruch
1, dadurch gekennzeichnet, daß der Halbleiterkörper (1) den n-Leitungstyp besitzt während
die beiden eindiffundierten, Quelle und Senke des MOS-Feldeffekttransistors bildenden Zonen (2, 3)
p-leitend sind ::o
3. Logische Verknüpfungsschaltung nach einem der Ansprüche 1 und 2, dadurch gekennzeichnet, daß
die zusätzliche ohmsche Elektrode (8, 18) für die Zuführung des Taktimpulses an der der Quellen- und
Senkenzone (2,3) gegenüberliegenden Oberflächen- ;s
sehe des Halbleiterkörpers (1) angeordnet ist und daß die Quellen- oder die Senkenzone auf der der
Steuerelektrode (6) abgewandten Seite an einer Stelle mit dem Halbleiterkörper (1) über eine ohmsche
Anschlußelektrode (7) kurzgeschlossen ist ;»
4. Logische Verknüpfungsschaltung nach Anspruch 3, dadurch gekennzeichnet daß die zusätzliche
ohmsche Elektrode (8,18) für die Zuführung des Taktimpulses über eine äußere Leitung (9) mit der
Anschlußelektrode (7) verbunden ist die eine der beiden Zonen (2, 3) mit dem Halbleiterkörper (1)
kurzschließt.
5. Logische Verknüpfungsschaltung nach einem der Ansprüche 1 und 2, dadurch gekennzeichnet, daß
die der Quellen- und Senkenzone gegenüberliegen- μ
de Oberflächenseite des Halbleiterkörpers (1) mit einem großflächigen Metallkontakt versehen ist, der
mit Masse verbunden ist, und daß die Quellen- oder die Senkenzone (2, 3) auf der der Steuerelektrode
abgewandten Seite an einer Stelle über die <t>
zusätzliche ohmsche Elektrode (8, 18) für die Zuführung des Taktimpulses mit dem Halbleiterkörper
kurzgeschlossen ist.
6. Logische Verknüpfungsschaltung nach einem der Ansprüche 1 und 2, dadurch gekennzeichnet, daß 51)
die zusätzliche ohmsche Elektrode (8, 18) für die Zuführung des Taktimpulses an der der Quellen- und
der Senkenzone (2,3) gegenüberliegenden Oberflächenseite des Halbleiterkörpers (1) in Form eines
großflächigen Metallkontakts ausgebildet ist, und v; daß entweder die Quellen- oder die Senkenzone mit
Masse verbunden ist, während die andere der beiden genannten Zonen die Ausgangselektrode der logischen
Verknüpfungsschaltung bildet.
7. Logische Verknüpfungsschaltung nach einem &<>
der vorangehenden Ansprüche, dadurch gekennzeichnet, daß zur Realisierung von UND- bzw.
negierten UN D-Verknüpfungen im Halbleiterkörper (ί) vom ersten Leitungstyp im bestimmten
Abstand voneinander mehrere Zonen (11, 12, 13) w>
vom zweiten Leitungstyp eingelassen sind, wobei das Kanalgebiet zwischen jeweils zwei benachbarten
Zonen mit einer Isolierschicht bedeckt ist, auf der eine Steuerelektrode (14,15) angeordnet ist
8. Logische Verknüpfungsschaltung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet,
daß zur Realisierung von ODER-bzw. negierten ODER-Verknüpfungen über einem Kanalgebiet
zwischen zwei eindiffundierten Zonen mehrere, voneinander isolierte Steuerelektroden angeordnet
sind.
9. Logische Verknüpfungsschaltung, dadurch gekennzeichnet, daß in einem gemeinsamen Halbleiterkörper
mehrere, miteinander verknüpfte Einzelschaltungen nach einem der vorangehenden
Ansprüche enthalten sind.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19702038632 DE2038632C3 (de) | 1970-08-04 | 1970-08-04 | Integrierte dynamische, mit Taktimpulsen betriebene logische Verknüpfungsschaltung |
| AU31759/71A AU451667B2 (en) | 1970-08-04 | 1971-07-29 | Dynamic logic configuration operated by timing pulses |
| FR7128460A FR2103918A5 (de) | 1970-08-04 | 1971-08-03 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19702038632 DE2038632C3 (de) | 1970-08-04 | 1970-08-04 | Integrierte dynamische, mit Taktimpulsen betriebene logische Verknüpfungsschaltung |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| DE2038632A1 DE2038632A1 (de) | 1972-02-17 |
| DE2038632B2 DE2038632B2 (de) | 1978-11-16 |
| DE2038632C3 true DE2038632C3 (de) | 1979-07-26 |
Family
ID=5778809
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19702038632 Expired DE2038632C3 (de) | 1970-08-04 | 1970-08-04 | Integrierte dynamische, mit Taktimpulsen betriebene logische Verknüpfungsschaltung |
Country Status (3)
| Country | Link |
|---|---|
| AU (1) | AU451667B2 (de) |
| DE (1) | DE2038632C3 (de) |
| FR (1) | FR2103918A5 (de) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5517582Y2 (de) * | 1975-05-06 | 1980-04-23 | ||
| US4240127A (en) * | 1978-12-28 | 1980-12-16 | Western Electric Company, Inc. | Metallized film capacitor and method of manufacture |
| DE10101951A1 (de) * | 2001-01-17 | 2002-08-01 | Infineon Technologies Ag | Transistor-Dioden-Anordnung |
-
1970
- 1970-08-04 DE DE19702038632 patent/DE2038632C3/de not_active Expired
-
1971
- 1971-07-29 AU AU31759/71A patent/AU451667B2/en not_active Expired
- 1971-08-03 FR FR7128460A patent/FR2103918A5/fr not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| FR2103918A5 (de) | 1972-04-14 |
| DE2038632A1 (de) | 1972-02-17 |
| AU451667B2 (en) | 1974-08-15 |
| DE2038632B2 (de) | 1978-11-16 |
| AU3175971A (en) | 1973-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE68905269T2 (de) | MOS-Transistor und Anwendung bei einer Freilaufdiode. | |
| DE3788242T2 (de) | Binäre logische Schaltung. | |
| DE3881130T2 (de) | MOS-Eingangs-/Ausgangsschutz unter Benutzung eines Entwurfs mit umschaltbarem Körperpotential. | |
| DE2111979A1 (de) | Feldeffekt-Halbleitereinrichtung | |
| DE2759086C2 (de) | ||
| EP0275872B1 (de) | Integrierte Schaltung mit "Latch-up" Schutzschaltung in komplementärer MOS Schaltungstechnik | |
| EP0261370B1 (de) | Integrierte Schaltung mit "Latch-up" Schutzschaltung in komplementärer MOS Schaltungstechnik | |
| EP0217065B1 (de) | Integrierte Schaltung in komplementärer Schaltungstechnik mit einem Substratvorspannungs-Generator | |
| DE2655999C2 (de) | Speicheranordnung | |
| DE68911809T2 (de) | Integrierbare, aktive Diode. | |
| EP0582125B1 (de) | Ansteuerschaltung für einen Leistungs-MOSFET mit sourceseitiger Last | |
| EP0262357B1 (de) | Integrierte Schaltung in komplementärer Schaltungstechnik mit einem Substratvorspannungs-Generator | |
| DE2045618A1 (de) | Integrierte Halbleiterschaltung | |
| DE3650186T2 (de) | Halbleiteranordnung und Verfahren zu deren Herstellung. | |
| DE1945218A1 (de) | Integrierte Schaltung | |
| DE2622307A1 (de) | Elektrische speichervorrichtung | |
| EP0261371A2 (de) | Integrierte Schaltung mit "Latch-up" Schutzschaltung in komplementärer MOS Schaltungstechnik | |
| DE2038632C3 (de) | Integrierte dynamische, mit Taktimpulsen betriebene logische Verknüpfungsschaltung | |
| DE69219270T2 (de) | Integrierte Schaltung mit aufgeladenem Knoten | |
| EP0213425B1 (de) | Integrierte Schaltung in komplementärer Schaltungstechnik mit einem Substratvorspannungs-Generator und einer Schottky-Diode | |
| DE19735231C2 (de) | Neuronales MOSFET-Modul | |
| DE2165160C2 (de) | CMOS-Schaltung als exklusives ODER-Glied | |
| WO1989006047A1 (en) | Integrated circuit with anti-''latch-up'' circuit obtained using complementary mos circuit technology | |
| DE2800336A1 (de) | Integrierte logische schaltung | |
| DE1803175A1 (de) | Flip-Flop |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C3 | Grant after two publication steps (3rd publication) | ||
| 8327 | Change in the person/name/address of the patent owner |
Owner name: TELEFUNKEN ELECTRONIC GMBH, 7100 HEILBRONN, DE |
|
| 8339 | Ceased/non-payment of the annual fee |