DE2038632A1 - Dynamische,mit Taktimpulsen betriebene logische Verknuepfung - Google Patents

Dynamische,mit Taktimpulsen betriebene logische Verknuepfung

Info

Publication number
DE2038632A1
DE2038632A1 DE19702038632 DE2038632A DE2038632A1 DE 2038632 A1 DE2038632 A1 DE 2038632A1 DE 19702038632 DE19702038632 DE 19702038632 DE 2038632 A DE2038632 A DE 2038632A DE 2038632 A1 DE2038632 A1 DE 2038632A1
Authority
DE
Germany
Prior art keywords
link according
electrode
source
base body
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19702038632
Other languages
English (en)
Other versions
DE2038632B2 (de
DE2038632C3 (de
Inventor
Tegze Dipl-Ing Haraszti
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telefunken Electronic GmbH
Original Assignee
Licentia Patent Verwaltungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Licentia Patent Verwaltungs GmbH filed Critical Licentia Patent Verwaltungs GmbH
Priority to DE19702038632 priority Critical patent/DE2038632C3/de
Priority to AU31759/71A priority patent/AU451667B2/en
Priority to FR7128460A priority patent/FR2103918A5/fr
Publication of DE2038632A1 publication Critical patent/DE2038632A1/de
Publication of DE2038632B2 publication Critical patent/DE2038632B2/de
Application granted granted Critical
Publication of DE2038632C3 publication Critical patent/DE2038632C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/096—Synchronous circuits, i.e. using clock signals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors

Description

Licentia Pat ent =■ Verwaltungs-GmbH
6 Frankfurt/Main, Theodor-Stern-Kai 1
Heilbronn, den 29» 7· 1970 PT-Ma/kf ~ HN 70/28
"Dynamische, mit Taktimpulsen betriebene logische Verknüpfung"
Die Erfindung betrifft eine dynamische, mit Taktimpulsen betriebene,.logische Verknüpfung aus mindestens einem, in einem Halbleiterkörper untergebrachten Grundbaustein, der aus der Reihenschaltung einer Diode und dem gesteuerten Strompfad eines Feldeffekttransistors besteht.
Dynamisch betriebene Logikschaltungen zeichnen sich gegen* über den statisch betriebenen Schaltungen besonders durch die hohe Schaltgeschwindigkeit und die geringe Leistungsaufnahme aus. Dies ist besonders darauf zurückzuführen,
209808/1560
daß die dynamisch betriebenen Schaltungen nur während des Nach- bzwo Aufladens der den aktiven Bauelementen zugehörigen Speicherkapazitäten Leistung aufnehmen»
^ Ein Grundbaustein aus einer Diode, die mit dem gesteuerten Strompfad eines Feldeffekttransistors in Reihe geschaltet ist, wurde bereits in einer älteren Anmeldung vorgeschlagene Bei einer solchen logischen Verknüpfung, die mit einem Phasentaktimpuls betrieben wird, wird die Ausgangsinformation durch den sich periodisch wiederholenden Phasentaktimpuls stets erneuert, so daß die Ausgangsinformation praktisch unbegrenzte Zeit erhalten bleibt. Die Ausgangsinformation wird hierbei selbstverständlich durch die an den Eingängen der logischen Schaltung anliegenden Informationen und durch
^ die Art der Schaltung bedingte
Die genannten Vorteile der dynamisch betriebenen logischen Verknüpfung können dann verloren gehen, wenn eine Vielzahl logischer Einzelschaltungen in Serie geschaltet werden,, Um dem zu begegnen, die Technologie zu vereinfachen, die notwendige Zellenverdrahtung auf ein Minimum zu beschränken,
209808/ 1560
den Flächenbedarf zu reduzieren und Möglichkeiten zu schaffen, eine Vielzahl von Logikschaltungen gleichzeitig mit dem gleichen Phasentaktimpuls zu betreiben, wird erfindungsgemäß vorgeschlagen, daß die Diode durch einen Sperrschicht-= Übergang zwischen dem den Grundbaustein enthaltenden Halbleitergrundkörper und der Quell= oder Senkenelektrode des Feldeffekttransistors realisiert ist.
Die erfindungsgemäße logische Verknüpfung zeichnet sich durch besonders hohe Schaltgeschwindigkeiten auch bei komplexen Anordnungen aus, da nur ein einziger Phasentaktimpuls benötigt wird. Die Zellenverdrahtung ist sehr einfach, und der Platzbedarf im Halbleiterkörper äußert gering. Die beiden letztgenannten Vorteile sind darauf zurückzuführen, daß die Phasentaktimpulse über das Substrat der Schaltung zugeführt werden, so daß gesonderte Taktleitungen auf dem Substrat nicht erforderlich sind» Da als Diode ein Teil des Feldeffekttransistors ausgenutzt wird, wird der ansich erforderliche Raumbedarf für die Dioden eingespart O
2 09808/1560
Bei der erfindungsgemäßen Logik-Schaltung besteht der Feldeffekttransistor vorzugsweise aus einem MOS-FeIdeffekttransistor. Zu seiner Realisierung werden in einen Halbleitergrundkörper vom ersten Leitungstyp in einem bestimmten Abstand voneinander zwei Zonen vom zweiten Leitungstyp eindiffundiert. Das Kanalgebiet zwischen den beiden eindiffundierten Zonen, die die Quell- bzw« die Senkenelektrode bilden, ist mit einer Isolierschicht überdeckt, auf der sich die Steuerelektrode befindet.
Der Halbleitergrundkörper besitzt vorzugsweise den n-Leitungstyp, während die beiden eindiffundierten Zonen p-leitend sind. Auf diese Weise ist die Diode so ausgebildet, daß sie bei negativem Potential am Grundkörper leitend und bei negativem Potential an der zugeordneten Quell- bzw. Senkenelektrode gesperrt ist.
Bei den erfindungsgemäßen Logikschaltungen bestehen die die Informationen speichernden Kapapzitäten im wesentlichen aus der Sperrschichtkapazität des Feldeffekttransistors, den Leitungskapazitäten und gegebenenfalls der Eingangs-
209808/1560
_ 5 =■ "
kapazität der nachfolgenden Stufe« Die Logikschaltungen kommen daher ohne gesonderte Kapazitätsbauelemente aus.
Bei einer Logikschaltung deren MOS-Transistoren einen p-leitenden Kanal aufweist entspricht eine logische O vorzugsweise dem Nullpotential, während zur Realisierung einer logischen 1 ein negatives Potential verwendet wird. Die Eingangsinformationen werden in Form von Impulsen auf die zugeordneten Eingangselektroden der logischen Schaltung gegeben» Diese Impulse sind zeitlich langer als die Phasentaktimpulse.
Die Erfindung, ihre Wirkungsweise und ihre weitere vorteilhafte Ausgestaltung soll im weiteren anhand von Ausführungsbeispielen näher erläutert werden.
Die Figur 1 zeigt einen Grundbaustein, der die Funktion eines Inverters erfüllt« In den Figuren 2 bis k und 7 sind vier Möglichkeiten dargestellt, wie die in der Figur 1 dargestellte Schaltung vorteilhaft technologisch ver-
209808/156 0
wirklicht werden kann. In der Figur 5 ist eine gegenüber der Figur 1 geringfügig abgeänderte Logikschaltung darge= stellt, die gleichfalls als Inverter arbeitet. Die technologische Realisierung dieser Schaltung zeigt bexspielsweise die Figur 6. Die Figur 8 zeigt eine negierte ODER= Schaltung, die vielfach als NOR-Schaltung bezeichnet wird, während in der Figur 9 eine negierte UND- bzw. NAND-Schaltung dargestellt ist. Ein Beispiel der Realisierung der NAND-Schaltung ergibt sich aus der Figur 10. Alle Logikschaltungen sind mit MOS~Feldeffekttransistoren aufgebaut, die im Betrieb einea p-leitenden Kanal aufweisen. Die Schaltungen lassen sich selbstverständlich auch bei MOS-Transistoren mit n-leitendem Kanal realisieren.
Die Figur 1 zeigt eine Inverterstufe, die einem Grundbaustein entspricht. In Reihe zum gesteuerten Strompfad eines MOS-Feldeffekttransistors Q ist eine Diode D geschaltet. An der freien Elektrode der Diode und an der freien Elektrode des Feldeffekttransistors liegt der Phasentaktimpuls 0 an. Die Steuerelektrode von Q bildet die Eingangselektrode E, die Verbindung zwischen Diode und Transistor
209808/1560
entspricht der Ausgangselektrode A. Zwischen der Ausgangselektrode A und Masse liegt die Kapazität C, die, wie bereits erwähnt, aus der Sperrschichtkapazität des Tran« sistors und gegebenenfalls aus der Eingangskapazität des Transistors der nachfolgenden Stufe besteht. Aus technologischen Gründen liegt zwischen dem den Phasentakt abgebenden Taktgeber und der freien Elektrode der Diode bzw. des Transistors der gestrichelt eingetragene Bahnwiderstand R. Wenn am Eingang E ein negatives Potential liegt und der Phasentakt impuls 0 einsetzt, lädt sich die Kapazität C über die Diode, den Transistor oder beide Bauelemente auf das Potential des Taktimpulses auf o Dieser Taktimpuls weist negatives Potential auf, so daß die Diode leitend wird. Nach dem Ende des Taktimpulses entlädt sich die Kapazität C rasch über den noch leitenden Transistor Q, da an der Eingangselektrode immer noch das negative Potential des Eingangssignals liegt. Am Ausgang A erscheint also nach dem Ende des Taktimpulses das invertierte Eingangssignal. Es gilt A=E0 Wenn am Eingang eine logische 0 also Nullpotential anliegt, ladt sich die Kapazität C gleichfalls rasch auf; sie kann sich aber
2098 08/t S60
nach dem Ende des Taktimpulses nicht mehr entladen, weil sowohl die Diode D als auch der Transistor Q gesperrt ist. Am Ausgang A erscheint somit eine logische 1 in Form eines negativen Potentials und damit das invertierte Eingangssignal.
Die Realisierung der Schaltung nach Figur 1 wird aus der Schnittdarstellung der Figur 2 deutlich»
Zur Herstellung eines p~Kanal-MOS-Feldeffekttransistors wird in einen Halbleitergrundkörper 1 vom n-Leitungstyp von einer Oberflächenseite aus in bestimmten Abstand voneinander zwei Zonen 2 und 3 vom p-Leitungstyp als Quell- bzw, Senkenelektrode eindiffundierte Anstelle eines eindiffundierten pn-Übergangs kann auch ein gleichrichtender Metall-Halbleiterkontakt gewählt werden» Das Kanalgebiet zwischen den beiden Zonen 2 und 3 ist mit einer Isolierschicht k bedeckt, auf der die Steuerelektrode 6 angeordnet ist, die identisch mit der Eingangselektrode E ist„ Zur Erzeugung eines p~ leitenden Kanals muß durch die Wahl geeigneter Potentialver-
$09808/1580
«, 9 —
Verhältnisse der Oberflächenbereich im Kanalgebiet invertiert werden» Die beiden eindiffundierten Zonen 2 und 3 sind mit Kontakten 5 und 7 versehen, die sich u„ U8 auf die die übrigen Bereiche der Halbleiteroberfläche abdeckende Isolierschicht 10 erstrecken» Einer der beiden Kontakte, beispielsweise der Kontakt 7* dehnt sich an der der Steuerelektrode abgewandten Seite über die Sperrschicht hinaus aus und schließt so den Halbleitergrundkörper 1 und die Zone 3 kurz» Die den beiden Zonen 3 und 2 gegenüberliegende Oberflächenseite des Halbleiterkörpers ist mit einem vorzugsweise großflächigen ohmschen Rückseitenkontakt 8 versehen, der mit dem Taktgeber verbunden ist.
Der1 Taktgeber ist somit über den Halbleitergrundkörper, der den Bahnwiderstand R bildet, mit dem Kontakt 7 und damit ohmisch mit der Elektrodenzone 3 verbunden. Äußerndem ist der Taktgeber, wiederum über den Substratwiderstand R und die Diode D mit der Zoftö 2 und damit mit dem Kontakt 5 verbunden, der identisch mit der Ausgangselektrode A isto Die Diode D wird somit von der die^Halbleiter-
209808/1560
zone 2 begrenzenden Sperrschicht mit der gewünschten Polarität gebildet. Wenn an dem Kontakt 8 der negative Taktimpuls anliegt, kann sich die Ausgangskapazität C aufladen, während eine Entladung nur möglich ist, wenn der Transistor Q leitend ist. Die vom Substrat gebildeten Widerstände und die als Diode ausgenutzte Sperrschicht zwischen dem Halbleitergrundkörper und einer der beiden Hauptelektroden des Feldeffekttransistors sind in die Figur 2 gestrichelt eingetragene
In der Figur 3 ist eine geringfügig modifizierte Anordnung dargestellt. So wurde jetzt der Rückseitenkontakt 8 über eine äußere Leistung mit dem Kontakt 7 verbunden, der die Halbleiterzone 3 mit dem Halbleitergrundkörper 1 kurzschließt,
Gemäß Figur k besteht auch die Möglichkeit, den Kontakt 7 mit dem Taktgeber zu verbinden und den Rückseitenkontakt unangeschlossen zu lassen. Der Phasentakt gelangt dann über die Widerstände R1 R und die Diode D zum Ausgangskontakt Aa
209808/ 1 BBO
Der Kontakt 7 kann auch dann nach Figur 7 nur auf die Zone 3 beschränkt bleiben, trenn der Rückseitenkontakt 8 über eine äußere Leitung mit dem Kontakt 7 verbunden ist. Beide Kontakte sind dann mit dem Taktgeber für den Phasen- ' taktimpuls verbunden.
In der Figur 5ist eine Inverterstufe dargestellt, die sich nur geringfügig von der der Figur 1 unterscheidet« Bei dieser Schaltung wird jetzt die freie Elektrode des Feld- effekttransxstors Q mit Masse verbunden, während die Diode D über den Bahnwiderstand R mit dem Taktgeber für den Phasentakt impuls 0 verbunden isto
In der Figur 6 ist die Realisierung dieser Schaltung dargestellt. Sie unterscheidet sich von der Lösung nach Figur 2 dadurch, daß der Kontakt"7 nicht mehr den Halbleiterkörper mit der Zone 3 kurzschließt, sondern sperrschichtfrei nur noch die Zone 3 anschließt. Dieser Kontakt 7 ist jetzt mit Masse verbunden, während der Rückseitenkontakt 8 mit dem Taktgeber verbunden ist.
209808/1560
In der Figur 8 ist eine negierte ODER- bzw» NOR-Schaltung dargestellt, die in gleicher Weise wie die Schaltung nach Figur 1 technologisch realisiert -werden kann» Der Unterschied besteht jetzt nur darin, daß über dem Kanalgebiet in bestimmtem Abstand und isoliert voneinander zwei Steuerelektroden angeordnet sind, die die Eingangselektroden A und B der beiden parallel geschalteten Feldeffekttransistoren Q und Q darstellen» Am Ausgang F ist die Funktion F = A+B erfüllt, da eine Entladung der Kapazität C nach dem Ende des Phasentaktimpulses immer dann möglich ist, wenn an einer der Eingangselektroden A oder B negatives Potential bzw» eine logische 1 anliegt. Am Ausgang F erscheint also nur dann eine logische 1, wenn an beiden Eingängen eine logische O anliegt.
In der Figur 9 ist eine negierte UND- bzw» NAND-Schaltung dargestellt. Die gesteuerten Strompfade von zwei Feldeffekttransistoren Q und Q sind in Reihe geschaltet»
χ 2
Die Verbindung zwischen den beiden Transistoren ist aus technologischen Gründen über eine Diode D mit dem Takt-
209808/ 166 0
geber für den Impuls 0 verbunden. Auch hier wird wieder der Bahnwiderstand R- wirksame Die Ausgangselektrode P ist gleichfalls über eine Diode D und den Bahnwiderstand R mit dem Taktgeber verbundene An den Steuerelektroden A und B der Feldeffekttransistoren liegen die miteinander zu verknüpfenden Eingangsinformationenο Die Kapazität C kann sich nur dann entladen, wenn nach dem Phasentaktimpuls an beiden Eingängen A und B negatives Potentail bzw« eine logische 1 anliegt. Am Ausgang tritt somit eine logische 0 nur dann auf, wenn an beiden Eingängen eine logische 1 anliegtο Dies ist die sogenannte NAND-Funktion, und es gilt F = A.B.
In der Figur 10 ist dargestellt, wie diese NAND-Schaltung technologisch realisiert wird. Im Halbleiterkörper 1 vom n-Leitungstyp sind in bestimmten Abstand voneinander mehrere Zonen vom zweiten Leitungstyp eingelassen. Da es bei der Schaltung nach Figur 9 zwei Eingangsgrößen gibt, sind es bei der Anordnung nach Figur 10 drei p-leitende Zonen 11, 12 und 13* Die Kanalgebiete zwischen jeweils zwei benachbarten Zonen sind mit einer Isolierschicht k bedeckt, auf der die Steuerelektroden lk bzw. 15 angeordnet sind, die
209803/1560
- Ik -
mit den Eingangselektroden A und B identisch sind. Die äußeren Zonen 11 und 13 sind gleichfalls mit ohmschen Kontakten l6 und 17 versehen, die sich auf die Isolierschicht IO erstrecken» Der Rückseitenkontakt"$8 ist einerseits mit dem Kontakt l6 über eine äußere Leitung 9 oder, in der in der Figur 2 dargestellten Weise, über das Substrat und andererseits mit dem Taktgeber für den Phasentakt 0 verbunden. Außerdem ist der Rückseitenkontakt^e über die Diode D , die von der die Zone 13 umgebenden Sperrschicht gebildet wird und den Bahnwiderstand R mit dem Kontakt 17 verbunden, der identisch mit der Ausgangselektrode F ist. Außerdem ist der Kontakt/8 aber auch mit der Verbindung zwischen den beiden Transistoren (Zone 12) über eine weitere innere Diode D und den Bahnwiderstand R elektrisch verbunden, so daß auch die Kapazität des Transistors Q beim Auftreten eines Phasentaktimpulses aufgeladen wird» Dies ändert aber an der Funktionsweise der Schaltung nichts. Durch den Vergleich der Figuren 9 und erkennt man leicht, daß die Schaltung der Figur 9 praktisch auf die denkbar einfachste Weise realisiert wurde und ge-
209808/1560
sonderte Taktleitungen ganz entfallen, weil der Phasentaktimpuls immer über das Substrat bezogen wird. Es ist selbstverständlich, daß die Schaltung der Figuren 8 und in beliebiger Kombinatorik miteinander vermischt oder so geändert werden können, daß beliebige Logikschaltungen in gewünschter Weise miteinander verknüpft sind.
Die geschilderte Technologie .läßt sich besonders vorteilhaft auf miteinander verknüpfte Einzelschaltungen anwenden, die in einem gemeinsamen Halbleiterkörper untergebracht sindο Jede Einzelschaltung enthält mindestens einen Grundbaustein. Allen Einzelschaltungen wird über den Halbleitergrundkörper gleichzeitig der Phasentaktimpuls zugeführt»
209808/1560

Claims (10)

Patentansprüche
1) Dynamische, mit Taktimpulsen betriebene logische Verknüpfung aus mindestens einem, in einem Halbleiterkörper untergebrachten Grundbaustein, der aus der Reihenschaltung einer Diode und dem gesteuerten Strompfad eines Feldeffekttransistors besteht, dadurch gekennzeichnet, daß
die Diode durch einen Sperrschicht-Übergang zwischen dem den Grundbaustein enthaltenden Halbleitergrundkörper und der Quell- oder Senkenelektrode des Feldeffekttransistors realisiert ist»
2) Logische Verknüpfung nach Anspruch 1, dadurch gekennzeichnet, daß der Feldeffekttransistor aus zwei, im bestimmten Abstand voneinander in einen Halbleitergrundkörper vom ersten Leitungstyp eindiffundierten Zonen vom zweiten Leitungstyp besteht, wobei das Kanalgebiet zwischen den beiden eindiffundierten Zonen mit einer Isolierschicht überdeckt ist, auf der sich die Steuerelektrode befindet.
209808/1560
3) Logische Verknüpfung nach Anspruch 1, dadurch gekennzeichnet, daß der Halbleitergrundkörper den n-Leitungstyp besitzt, während die beiden eindiffundierten, Quelle und Senke bildenden Zonen p-leitend sind.
k) Logische Verknüpfung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die der Quell- und Senkenelektrode gegenüberliegende Oberflächenseite des Halbleiterkörpers mit einem ohmschen Anschlußkontakt versehen ist, der mit dem Phasentaktgeber verbunden ist, und daß die Quell- oder die Senkenelektrode auf der der Steuerelektrode abgewandten Seite an einer Stelle mit dem Halbleitergrundkörper über eine ohmsche Anschlußelektrode kurzgeschlossen isto
5) Logische Verknüpfung nach Anspruch 4, dadurch gekennzeichnet, daß der Rückseitenkontakt über eine äußere Leitung mit dem Kontakt verbunden ist, der eine der beiden Elektroden mit dem Halbleitergrundkörper kurzschließt.
209808/1S60
i8 -
6) Logische Verknüpfung nach einem der Ansprüche 1 bis 3» dadurch gekennzeichnet, daß die der Quell- und Senkenelektrode gegenüberliegende Oberflächenseite des Halbleiterkörpers mit einem großflächigen Metallkontakt versehen ist, der mit Masse verbunden ist, und daß die Quell- oder die Senkenelektrode auf der der Steuerelektrode abgewandten Seite an einer Stelle über einen ohmschen Anschlußkontakt, der mit dem Phasentaktgeber verbunden ist, mit
dem Halbleitergrundkörper kurzgeschlossen ist,
7) Logische Verknüpfung nach einem der Ansprüche 1 bis 3» dadurch gekennzeichnet, daß die der Quell- und der Senkenelektrode gegenüberliegende Oberflächenseite des Halbleitergrundkörpers mit einem großflächigen' Metallkontakt versehen ist, der mit dem Phasentaktgeber verbunden ist, und daß entweder die Quell- oder die Senkenelektrode mit Masse verbunden ist, während die übrige der beiden genannten
Elektroden die Ausgangselektrode der logischen Verknüpfung bildet«
8) Logische Verknüpfung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß zur Realisierung von
209808/1560
UND- bzw« negierten UND-Verknüpfungen im Halbleiterkörper vom ersten Leitungstyp im bestimmten Abstand voneinander mehrere Zonen vom zweiten Leitungstyp eingelassen sind, wobei das Kanalgebiet zwischen jeweils zwei benachbarten Zonen mit einer Isolierschicht bedeckt ist, auf der eine Steuerelektrode angeordnet ist, und daß die Steuerelektro den für die Aufnahme der miteinander zu verknüpfenden Ein gangs informationen vorgesehen sind.
9) Logische Verknüpfung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß zur Realisierung von ODER- bzw«, negierten ODER-Verknüpfungen über einem Kanalgebiet zwischen zwei eindiffundierten Zonen mehrere, voneinander isolierte Steuerelektroden angeordnet sind, die für die Aufnahme der miteinander zu verknüpfenden Eingangs informationen vorgesehen sind*
10) Logische Verknüpfung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß in einem gemeinsamen Halbleitergrundkörper mehrere, miteinander verknüpfte Einzelschaltungen enthalten sind, die jeweils mindestens
209808/1560
einen Grundbaustein aufweisen, und daß allen Einzelschaltungen über den Halbleitergrundkörper der Taktimpuls gleichzeitig zugeführt wird.
2098 0 8/156 0
Leerseite
DE19702038632 1970-08-04 1970-08-04 Integrierte dynamische, mit Taktimpulsen betriebene logische Verknüpfungsschaltung Expired DE2038632C3 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE19702038632 DE2038632C3 (de) 1970-08-04 1970-08-04 Integrierte dynamische, mit Taktimpulsen betriebene logische Verknüpfungsschaltung
AU31759/71A AU451667B2 (en) 1970-08-04 1971-07-29 Dynamic logic configuration operated by timing pulses
FR7128460A FR2103918A5 (de) 1970-08-04 1971-08-03

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19702038632 DE2038632C3 (de) 1970-08-04 1970-08-04 Integrierte dynamische, mit Taktimpulsen betriebene logische Verknüpfungsschaltung

Publications (3)

Publication Number Publication Date
DE2038632A1 true DE2038632A1 (de) 1972-02-17
DE2038632B2 DE2038632B2 (de) 1978-11-16
DE2038632C3 DE2038632C3 (de) 1979-07-26

Family

ID=5778809

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19702038632 Expired DE2038632C3 (de) 1970-08-04 1970-08-04 Integrierte dynamische, mit Taktimpulsen betriebene logische Verknüpfungsschaltung

Country Status (3)

Country Link
AU (1) AU451667B2 (de)
DE (1) DE2038632C3 (de)
FR (1) FR2103918A5 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2619876A1 (de) * 1975-05-06 1976-11-11 Hitachi Ltd Voreinstell-schaltung
DE10101951A1 (de) * 2001-01-17 2002-08-01 Infineon Technologies Ag Transistor-Dioden-Anordnung

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4240127A (en) * 1978-12-28 1980-12-16 Western Electric Company, Inc. Metallized film capacitor and method of manufacture

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2619876A1 (de) * 1975-05-06 1976-11-11 Hitachi Ltd Voreinstell-schaltung
DE10101951A1 (de) * 2001-01-17 2002-08-01 Infineon Technologies Ag Transistor-Dioden-Anordnung

Also Published As

Publication number Publication date
DE2038632B2 (de) 1978-11-16
AU3175971A (en) 1973-02-01
DE2038632C3 (de) 1979-07-26
AU451667B2 (en) 1974-08-15
FR2103918A5 (de) 1972-04-14

Similar Documents

Publication Publication Date Title
EP0275872B1 (de) Integrierte Schaltung mit "Latch-up" Schutzschaltung in komplementärer MOS Schaltungstechnik
DE2111979A1 (de) Feldeffekt-Halbleitereinrichtung
DE3000890A1 (de) Festkoerperrelais
DE1808661A1 (de) Halbleiter-Bauelement
EP0217065B1 (de) Integrierte Schaltung in komplementärer Schaltungstechnik mit einem Substratvorspannungs-Generator
DE2604088A1 (de) Integrierte halbleiterschaltung
DE2030423A1 (de) Integrierte Metall Oxid Halbleiter schaltung mit einer Schutzschaltung gegen Spannungsstoßc
EP0262357A2 (de) Integrierte Schaltung in komplementärer Schaltungstechnik mit einem Substratvorspannungs-Generator
DE2812378A1 (de) Halbleiterschaltung mit mindestens zwei in einem halbleiterkristall vereinigten feldeffekttransistoren
DE1947937A1 (de) Inverter mit Isolierschicht-Feldeffekttransistoren
DE2929869C2 (de) Monolithisch integrierte CMOS-Inverterschaltungsanordnung
DE2038632A1 (de) Dynamische,mit Taktimpulsen betriebene logische Verknuepfung
EP0082208B1 (de) Integrierter CMOS-Schaltkreis
DE2415736A1 (de) Metall-silizium-feldeffekttransistor
DE1953478A1 (de) Integrierter logischer Kreis
DE2800924C2 (de) Logische integrierte Schaltung
DE2165160C2 (de) CMOS-Schaltung als exklusives ODER-Glied
DE2128536B2 (de) Halbleiteranordnung aus zwei Feldeffekttransistoren von gleichem Aufbau
DE2703317A1 (de) Ladungsgekoppelte korrelatoranordnung
DE2029566B2 (de) Schieberegisterstufenschaltung
DE2750432A1 (de) Halbleiter-grundbaustein fuer eine i hoch 2 l-schaltung
DE2430947C2 (de) Halbleiterspeichereinheit
DE2105479A1 (de) Schaltung und Aufbau eines Halbleiterspeicherelementes
DE2038633A1 (de) Dynamische,mit Taktimpulsen betriebene logische Verknuepfung
CH616276A5 (en) Integrated injection circuit

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8327 Change in the person/name/address of the patent owner

Owner name: TELEFUNKEN ELECTRONIC GMBH, 7100 HEILBRONN, DE

8339 Ceased/non-payment of the annual fee