DE3788242T2 - Binäre logische Schaltung. - Google Patents

Binäre logische Schaltung.

Info

Publication number
DE3788242T2
DE3788242T2 DE3788242T DE3788242T DE3788242T2 DE 3788242 T2 DE3788242 T2 DE 3788242T2 DE 3788242 T DE3788242 T DE 3788242T DE 3788242 T DE3788242 T DE 3788242T DE 3788242 T2 DE3788242 T2 DE 3788242T2
Authority
DE
Germany
Prior art keywords
channel
transistor
transistors
diode
logic circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE3788242T
Other languages
English (en)
Other versions
DE3788242D1 (de
Inventor
Wilbur David Pricer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Application granted granted Critical
Publication of DE3788242D1 publication Critical patent/DE3788242D1/de
Publication of DE3788242T2 publication Critical patent/DE3788242T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
    • H03K19/01721—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by means of a pull-up or down element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
    • H03K19/09448—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET in combination with bipolar transistors [BIMOS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Description

  • Diese Erfindung befaßt sich mit integrierten Hochleistungs- Halbleiterschaltungen und insbesondere mit binären logischen Schaltungen, die für eine neue Familie von Hochleistungs-CMOS- Logikschaltungen eine Kombination aus komplementären Metalloxid- Halbleiter-Transistoren (CMOS-Transistoren) und einem Bipolartransistor verwenden.
  • CMOS-Logikschaltungen sind zwar dicht gepackt und verbrauchen sehr kleine Energiemengen, besitzen jedoch eine geringere Leistung als bipolare logische Schaltungen. Ein großer Teil des Leistungsunterschieds zwischen CMOS-Logikschaltungen und bipolaren logischen Schaltungen resultiert aus der begrenzten Fähigkeit der CMOS-Schaltungen zur On-Chip-Kapazitätsansteuerung auf dem Chip. In einer CMOS-Schaltung, die als logisches Gatter arbeitet, werden normalerweise P-Kanal-Transistoren in Parallelschaltung und N-Kanal-Transitoren in Reihenschaltung angeordnet, um die Verzögerungen durch diese unterschiedlichen Vorrichtungen besser nahezu auszugleichen, da P-Kanal-Transistoren deutlich langsamer sind als N-Kanal-Transistoren. P-Kanal-Transistoren besitzen etwa 40% des Transferleitwerts von N-Kanal-Transistoren gleicher Größe. Bei hoher Ladekapazität wird in der CMOS- Technologie das logische Gatter oft mit einer zusätzlichen Stufe in Form eines Strominverters ausgestattet, um die Treiberfähigkeit zu verbessern.
  • Beispielsweise aus DeWITT G. ONG: "Modern MOS Technology; Process, Devices, and Design", McGraw-Hill Book Company, 1984, S. 262-264, speziell Fig. 11-3, kennt man CMOS-NOR-Schaltungen mit mindestens ersten und zweiten Feldeffekttransistoren FETs eines ersten Kanal-Typs, die in Reihe zwischen einer ersten Spannungsquelle und einem ersten Schaltknotenpunkt geschaltet sind, und mit mindestens ersten und zweiten parallelgeschalteten FETs eines zweiten Kanal-Typs, die zwischen eine Bezugsspannungsquelle und den erwähnten ersten Schaltknoten geschaltet sind, und die ferner mindestens erste und zweite Eingangsanschlüsse besitzen, wobei der erste Eingangsanschluß mit den Steuerelektroden der ersten FETs vom ersten und zweiten Kanal- Typ verbunden ist, und wobei der zweite Eingangsanschluß mit den entsprechenden Steuerelektroden der zweiten FETs vom ersten und zweiten Kanal-Typ verbunden ist.
  • Aus DE-A-35 04 930, Fig. 7, kennt man ein BiCMOS-NOR-Gatter, das ein CMOS-NOR-Gatter enthält, das eine bipolare Gegentaktausgangsstufe treibt, die zwei npn-Transistoren enthält. Die Basis des Pull-up-Transistors ist mit dem Ausgang eines CMOS- NOR-Gatters verbunden, und eine Diode ist zwischen Emitter und Basis des Pull-up-Transistors geschaltet. Das CMOS-NOR-Gatter enthält einen Schalttransistor, so daß die Funktion eines Phasenteilers gegeben ist.
  • BiCMOS-Schaltungen, d. h. Schaltungen, die sowohl CMOS-Transistoren als auch Bipolartransistoren verwenden, sind wohlbekannt, z. B. wurden sie in der US-Patentschrift 3 636 372 vom 6. Dezember 1968 offenbart, worin eine Schaltung einen Bipolartransistor besitzt, der als Emitterfolger mit dem Ausgang eines CMOS-Inverters verbunden ist.
  • In der US-Patentschrift 4 159 450 vom 22. Mai 1978 wird ein Paar Komplementär-Feldeffekttransistoren in einer Gegentakttreiberstufe offenbart, die ein Paar mit einem Ausgangsanschluß verbundener Komplementär-Bipolartransistoren besitzt. Auch die US- Patentschriften 4 301 383 vom 5. Oktober 1979 und 4 425 516 vom 1. Mai 1981 beschreiben Pufferschaltungen, die Komplementär- Feldeffekttransistoren mit Ausgängen in Anordnung einer bipolaren Emitterfolgerschaltung besitzen.
  • Andere Treiberschaltungen, die hohe Kapazitätsladungen speisen, mit sowohl CMOS-Transistoren als auch Bipolartransistoren werden von W.B. Chin in "PUSH-PULL DRIVER USING BIPOLAR AND COMPLEMENTARY METAL-OXIDE SEMICONDUCTOR DEVICES" im IBM Technical Disclosure Bulletin vom 11. April 1974, Band 16, Nr. 11, S. 3570 und 3571, sowie von W.D. Pricer in "COMBINATION CMOS/BIPOLAR DRIVER FOR HIGH CAPACITANCE" im Band 27, Nr. 4A vom September 1984, S. 1974 und 1975, gezeigt und beschrieben.
  • Es ist Gegenstand dieser Erfindung, eine Familie verbesserter Hochleistungslogikschaltungen aus dichtgepackten, Niederleistungs-CMOS-Schaltungen zur Verfügung zu stellen, die zur Einspeisung hoher Kapazitätsladungen eingesetzt werden können, ohne eine oder mehrere zusätzliche Strominverter-Stufen zu verwenden. Es ist ein weiterer Gegenstand dieser Erfindung, die Geschwindigkeit und die Stromsteuerung von CMOS-Logikschaltungen zu erhöhen, ohne deren Größe bzw. Komplexität wesentlich zu erhöhen.
  • Diese Aufgaben werden durch die Möglichkeiten von Anspruch 1 erreicht.
  • Der vorhergehende und andere Gegenstände, Möglichkeiten und Vorteile der Erfindung werden aus der folgenden detaillierteren Beschreibung der bevorzugten Ausführungsbeispiele der Erfindung deutlich, die in den beiliegenden Zeichnungen abgebildet sind, in denen
  • Fig. 1 ein Schaltplan eines Ausführungsbeispiels der logischen Schaltung der vorliegenden Erfindung ist,
  • Fig. 2 die Anordnung der in Fig. 1 abgebildeten Schaltung in einem Halbleitersubstrat ist,
  • Fig. 3 ein Aufriß der Schaltung aus Fig. 1 entlang der Linie 3-3 aus Fig. 2 ist, und
  • Fig. 4 ein Aufriß der Schaltung aus Fig. 1 entlang der Linie 4-4 aus Fig. 2 ist.
  • Um auf die Zeichnungen genauer Bezug zu nehmen, wird in Fig. 1 ein Ausführungsbeispiel der logischen Schaltung der vorliegenden Erfindung gezeigt, das eine NOR-Schaltung 10 mit einer Vielzahl von in Serie geschalteten P-Kanal-Feldeffekttransistoren 12, 14 und 16 und einer Vielzahl von parallelgeschalteten N-Kanal- Transistoren 18, 20 und 22 enthält, deren Source an Masse liegt. Ein Eingang A ist mit der Steuerelektrode bzw. dem Gatter des P- Kanal-Transistors 12 und der Steuerelektrode bzw. dem Gatter des N-Kanal-Transistors 22 verbunden, während ein Eingang B mit dem Steuergatter des P-Kanal-Transistors 14 und dem Steuergatter des N-Kanal-Transistors 18 und ein Eingang C mit den Steuergattern des P-Kanal-Transistors 16 und des N-Kanal-Transistors 20 verbunden ist. Die Source des P-Kanal-Transistors 12 ist mit einer Quellenspannung von +5 Volt verbunden. Eine erste Diode 24, vorzugsweise eine Schottky-Diode, ist zwischen den Drain des P-Kanal-Transistors 16 und die Drains der N-Kanal-Transistoren 18, 20 und 22 geschaltet. Eine zweite Diode 26, vorzugsweise eine weitere Schottky-Diode, ist zwischen die Drains der N- Kanal-Elektroden 18, 20 sowie 22 und einen Ausgangsanschluß 28 geschaltet. Der Kollektor eines NPN-Bipolartransistors 30 ist mit der Quellenspannung von +5 Volt verbunden, während dessen Emitter mit dem Ausgangsanschluß 28 und dessen Basis mit der Drain des P-Kanal-Transistors 16 verbunden ist. Eine kapazitive Last CLAST ist zwischen den Ausgangsanschluß 28 und Masse geschaltet.
  • Fig. 2 der Zeichnungen ist eine Anordnung der in Fig. 1 dargestellten logischen Schaltung in einem Halbleitersubstrat 32, vorzugsweise Silicium mit P&supmin;-Leitung, auf das eine Isolationsschicht 34, vorzugsweise aus Siliciumdioxid, abgeschieden ist. Eine Wanne 36 mit N-Leitung wird im Substrat 32 durch eine beliebige, bekannte Verfahrenstechnik gebildet. Die Reihe der P-Kanal-Transistoren 12, 14 und 16 liegt in der Wanne 36 zwischen den Kontakten C1 und C2, wobei C1 mit der Quellenspannung von +5 Volt und C2 mit der Basis b des Bipolartransistors 30 verbunden, welcher ebenfalls im N-Schacht 36 liegt. Der Kontakt C3 ist mit dem Emitter e des Transistors 30 verbunden, während Kontakt C4 mit dem Kollektor c des Transistors 30 verbunden ist, wobei Kontakt C4 ebenfalls mit der Quellenspannung von +5 Volt verbunden ist.
  • Die parallelgeschalteten N-Kanal-Transistoren 18, 20 und 22 sind auf das Siliciumsubstrat 32 vom P&supmin;-Typ abgeschieden, das einen Feldbereich in Form eines ausgesparten Oxids ROX besitzt, der zwischen den Transistoren 12, 14, 16 und 30 in der N-Wanne 36 und den N-Kanal-Transistoren 18, 20 und 22 liegt. Die Drains der Transistoren 18, 20 und 22 sind gemeinsam mit einem N&supmin;-Bereich verbunden, während die Source-Anschlüsse der Transistoren 18 und 22 mit einem gemeinsamen Kontakt C5 verbunden sind, wobei die Source des Transistors 20 mit Kontakt C6 verbunden ist und die Kontakte C5 und C6 an Masse (nicht abgebildet) liegen. Die Steuergatter der mit den Eingängen B bzw. A verbundenen Transistoren 18 bzw. 22 werden durch einen Bereich des ausgesparten Oxids ROX voneinander getrennt. Wie man der Fig. 2 entnehmen kann, sind die Steuergatter des P-Kanal-Transistors 12 und des N-Kanal-Transistors 22 Teil einer gemeinsamen, mit Eingang A verbundenen Leitungsbahn, während die Steuergatter des P-Kanal-Transistors 14 und des N-Kanal-Transistors 18 Teil einer gemeinsamen, mit Eingang B verbundenen Leitung sind und die Steuergatter des P-Kanal-Transistors 16 und des N-Kanal- Transistors 20 Teil einer gemeinsamen, mit Eingang C verbundenen Leitungsbahn sind. Die gemeinsamen, mit den Eingängen A, B und C verbundenen Leitungsbahnen bestehen vorzugsweise aus dotiertem Polysilicium. Der N&supmin;-Bereich 38 besitzt Kontakte C7 und C8, die aus einem beliebigen, geeigneten Material wie Aluminium bestehen können und die auf ihm abgeschieden sind, um die Schottky-Dioden 24 bzw. 26 zu bilden. Um die logische Schaltung aus Fig. 1 in der Anordnung der Fig. 2 zu vervollständigen, ist der Kontakt C2 an der Basis b des Bipolartransistors 30 mit dem Kontakt C7 an der Anode der ersten Diode 24 verbunden, während Kontakt C3 am Emitter e des Transistors 30 mit dem Kontakt C8 an der Anode der zweiten Diode 26 verbunden ist, und Kontakt C5 an den Source- Anschlüssen der N-Kanal-Transistoren 18 und 22 ist mit Kontakt C6 an der Source von N-Kanal-Transistor 20 verbunden. Diese Kontakte können bequem durch Abscheidung einer nicht abgebildeten, leitenden Metallschicht, z. B. Aluminium, und unter Verwendung wohlbekannter Maskierungs- und Ätztechniken miteinander verbunden werden.
  • Fig. 3 der Zeichnungen ist ein Aufriß der in Fig. 2 abgebildeten Anordnung entlang deren Linie 3-3, der die P-Kanal-Transistoren 12, 14 und 16 zusammen mit dem Bipolartransistor 30 in der N- Wanne 36 zeigt. Wie aus Fig. 3 ersichtlich ist, enthält der Transistor 12 den Eingang bzw. die Steuerelektrode A, die von der Oberfläche der N-Wanne 36 durch die Siliciumdioxidschicht 34 getrennt ist, die P&spplus;-Source S1 und den P&spplus;-Drain S/D1, während Transistor 14 den Eingang bzw. die Steuerelektrode B, die P&spplus;- Source S/D1 und den P&spplus;-Drain S/D2 enthält und während Transistor 16 den Eingang bzw. die Steuerelektrode C, die P&spplus;-Source S/D2 und den P&spplus;-Drain D1 enthält. Der Bipolartransistor 30 enthält den N&spplus;/N&supmin;-Kollektor c, die P&spplus;/P&supmin;-Basis b und den N&spplus;-Emitter e.
  • Fig. 4 der Zeichnungen ist ein Aufriß der in Fig. 2 abgebildeten Anordnung entlang deren Linie 4-4, der die N-Kanal-Transistoren 18 und 20 zusammen mit der ersten Schottky-Diode 24 zeigt, die im P&supmin;-Siliciumsubstrat gebildet sind. Wie aus Fig. 4 zu entnehmen ist, enthält der Transistor 18 den Eingang bzw. die Steuerelektrode B, die von der Oberfläche des P&supmin;-Siliciumsubstrats 32 durch die Siliciumdioxidschicht 34 getrennt ist, die N&spplus;-Source S2 und den N&spplus;-Drain D2, während Transistor 20 den Eingang bzw. die Steuerelektrode C, die N&spplus;-Source S3 und den N&spplus;-Drain D3 enthält. Die erste Schottky-Diode 24 enthält als Anode den Kontakt C7 und als Kathode den N&supmin;-Bereich 38.
  • Aus den Fig. 2, 3 und 4 wird leicht ersichtlich, daß die logische Schaltung aus Fig. 1 in einen sehr kompakten Aufbau integriert werden kann, um so in einem Halbleitersubstrat eine hohe Packungsdichte dieser logischen Schaltungen zu erreichen.
  • Wenn während des Betriebs der logischen Schaltung dieser Erfindung an jeden der Eingänge A, B und C eine binäre 1 oder ein hoher Spannungspegel, z. B. +5 Volt, angelegt werden, werden die Transistoren 18, 20 und 22 wieder durchlässig. Die Diode 26 hat so lange Durchgang, bis der Ausgang 28 bis auf einen Spannungsabfall der Diode gegenüber Masse entladen wird. Wenn an jeden der Eingänge A, B und C eine binäre 0 bzw. ein kleiner Spannungspegel, z. B. Null Volt, angelegt wird, werden die Transistoren 12, 14 und 16 wieder durchlässig, und Transistor 30 hat so lange Durchgang, bis an Ausgang 28 fast +5 Volt anliegen.
  • Es ist zu erkennen, daß der hohe Serienwiderstand der P-Kanal- Transistoren, die mit dem relativ niederkapazitiven Knotenpunkt N verbunden sind, von dem großen Lastkondensator CLAST durch die Stromverstärkung des Bipolartransistors 30 abgekoppelt ist.
  • Obwohl vorstehend ein Ausführungsbeispiel der vorliegenden Erfindung erläutert und beschrieben wurde, ist es selbstverständlich, daß viele andere logische Schaltungen hergestellt werden können, die in den Bereich dieser Erfindung fallen. Die logische Schaltung kann zum Beispiel nur zwei Eingänge A und B enthalten, wobei der P-Kanal-Transistor 16 und der N-Kanal- Transistor 20 aus der logischen Schaltung entfernt werden würden. Sofern gewünscht, könnten überdies die ersten und zweiten Schottky-Dioden 24 und 26 durch beliebige gewöhnliche oder normale Dioden mit P-N-Übergang ersetzt werden, wenngleich Schottky-Dioden bevorzugt werden, da sie eine niedrige Kapazität und eine niedrige Durchlaßspannung besitzen. Auf Wunsch kann auch die erste Diode 24 aus der logischen Schaltung entfernt werden, so daß der Drain des P-Kanal-Transistors 16 direkt mit den Drains der N-Kanal-Transistoren 18, 20 und 22 verbunden ist. Die Entfernung der ersten Diode 24 vermindert die Geschwindigkeit der Schaltung leicht, da das Vorhandensein dieser Diode 24 den Spannungshub an der Basis des NPN-Transistors 30 auf ein Minimum reduziert und für einen geringeren Stromverbrauch sorgt.
  • Es ist auch selbstverständlich, daß die zweite Diode 26 für den Betrieb der logischen Schaltung aus Fig. 1 dadurch eine wichtige Rolle spielt, daß sie das direkte Treiben des Ausgangs 28 durch die N-Kanal-Transistoren gestattet und daß sie für einen schnelleren Betrieb während des Aufladens die Basis des NPN- Transistors 30 vom Lastkondensator isoliert.
  • Es sei auch darauf hingewiesen, daß die Ladung CLAST am Ausgang durch die logische Schaltung, die nur einen CMOS-Inverter wie die Transistoren 16 und 20, den Bipolartransistor 30 und die zweite Diode 26 enthält, schnell geladen und entladen werden kann, wobei der P-Kanal-Transistor 16 durchschaltet, um den Lastkondensator durch den Bipolartransistor 30 zu laden, und wobei der N-Kanal-Transistor durchschaltet, um den Lastkondensator über die zweite Diode 26 und den N-Kanal-Transistor 20 zu entladen.
  • Es ist zu erkennen, daß gemäß der Lehren dieser Erfindung logische Schaltungen, die eine Schaltungsklasse sind, beschrieben wurden, die in einem Halbleitersubstrat als dichtgepackte, Schwachstrom-Hochleistungs-CMOS-Schaltungen hergestellt werden können, die zur Einspeisung großer kapazitiver Ladungen eingesetzt werden können, ohne eine zusätzliche Strominverter Stufe zu verwenden.

Claims (3)

1. Binäre logische Schaltung aus einer CMOS-NOR-Schaltung mit mindestens ersten und zweiten, hintereinandergeschalteten P- Kanal-Feldeffekttransistoren (12, 14, 16), wobei die Source des zweiten P-Kanal-Transistors (12) mit einer Spannungsquelle verbunden ist,
mit mindestens ersten und zweiten parallelgeschalteten N- Kanal-Feldeffekttransistoren (18, 20, 22), deren Source- Anschlüsse an einer Bezugsspannung liegen und deren Drain- Anschlüsse mit der Drain des ersten P-Kanal-Transistors (16) verbunden sind, und
mit mindestens ersten und zweiten Eingangsanschlüssen (A, B, C), wobei der erste Eingangsanschluß mit den Steuerelektroden der ersten P-Kanal- und N-Kanal-Transistoren und der zweite Eingangsanschluß mit den Steuerelektroden der zweiten P-Kanal- und N-Kanal-Transistoren verbunden ist,
die erwähnte Schaltung, gekennzeichnet durch einen Bipolar- NPN-Transistor (30), dessen Kollektor mit der erwähnten Spannungsquelle verbunden, dessen Basis mit der Drain des ersten P-Kanal-Transistors (16) verbunden ist,
erste und zweite Dioden (24, 26), wobei die erste Diode (24) zwischen die Drains der ersten P-Kanal-Transistoren (16) und N-Kanal-Transistoren (18, 20, 22) geschaltet ist und wobei die zweite Diode (26) zwischen den Emitter des Bipolartransistors (30) und die Drains der N-Kanal-Transistoren (18, 20, 22) geschaltet ist,
mit einem Lastkondensator, der zwischen den Emitter des Bipolartransistors (30) und die erwähnte Bezugsspannung geschaltet ist, und
mit einem Ausgangsanschluß (28), der mit dem Emitter des Transistors (30) verbunden ist.
2. Binäre logische Schaltung gemäß Anspruch 1, wobei die erste Diode (24) eine Schottky-Diode ist.
3. Binäre logische Schaltung gemäß Anspruch 1 oder 2, wobei die zweite Diode (26) eine Schottky-Diode ist.
DE3788242T 1986-04-28 1987-02-24 Binäre logische Schaltung. Expired - Fee Related DE3788242T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/856,889 US4701642A (en) 1986-04-28 1986-04-28 BICMOS binary logic circuits

Publications (2)

Publication Number Publication Date
DE3788242D1 DE3788242D1 (de) 1994-01-05
DE3788242T2 true DE3788242T2 (de) 1994-05-19

Family

ID=25324717

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3788242T Expired - Fee Related DE3788242T2 (de) 1986-04-28 1987-02-24 Binäre logische Schaltung.

Country Status (4)

Country Link
US (1) US4701642A (de)
EP (1) EP0243603B1 (de)
JP (1) JPS62272620A (de)
DE (1) DE3788242T2 (de)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62230221A (ja) * 1986-03-31 1987-10-08 Toshiba Corp バツフア回路
JPS6362411A (ja) * 1986-09-02 1988-03-18 Nec Corp 半導体回路
JPS63153910A (ja) * 1986-12-17 1988-06-27 Nec Corp レベルシフト回路
US4800303A (en) * 1987-05-19 1989-01-24 Gazelle Microcircuits, Inc. TTL compatible output buffer
US4912347A (en) * 1987-08-25 1990-03-27 American Telephone And Telegraph Company, At&T Bell Laboratories CMOS to ECL output buffer
EP0318624B1 (de) * 1987-12-01 1993-11-10 International Business Machines Corporation Logische Schaltkreisfamilie von Multibasis-bi-CMOS
US4806785A (en) * 1988-02-17 1989-02-21 International Business Machines Corporation Half current switch with feedback
US4871928A (en) * 1988-08-23 1989-10-03 Motorola Inc. BICMOS driver circuit with complementary outputs
JPH02143711A (ja) * 1988-11-25 1990-06-01 Nec Corp トランジスタ回路
US5001367A (en) * 1989-04-14 1991-03-19 Thunderbird Technologies, Inc. High speed complementary field effect transistor logic circuits
EP0426597B1 (de) * 1989-10-30 1995-11-08 International Business Machines Corporation Bitdekodierungsschema für Speichermatrizen
US5022010A (en) * 1989-10-30 1991-06-04 International Business Machines Corporation Word decoder for a memory array
US5068548A (en) * 1990-05-15 1991-11-26 Siarc Bicmos logic circuit for basic applications
US5055716A (en) * 1990-05-15 1991-10-08 Siarc Basic cell for bicmos gate array
US5111077A (en) * 1990-06-19 1992-05-05 Intel Corporation BiCMOS noninverting buffer and logic gates
US5113096A (en) * 1990-06-19 1992-05-12 Intel Corporation BiCMOS circuit
US5049765A (en) * 1990-06-19 1991-09-17 Intel Corporation BiCMOS noninverting buffer and logic gates
US5075571A (en) * 1991-01-02 1991-12-24 International Business Machines Corp. PMOS wordline boost cricuit for DRAM
US5247212A (en) * 1991-01-31 1993-09-21 Thunderbird Technologies, Inc. Complementary logic input parallel (clip) logic circuit family
US5283479A (en) * 1991-04-30 1994-02-01 Microunity Systems Engineering, Inc. BiCMOS logic gate having plural linearly operated load FETs
US5124580A (en) * 1991-04-30 1992-06-23 Microunity Systems Engineering, Inc. BiCMOS logic gate having linearly operated load FETs
US5245225A (en) * 1992-04-24 1993-09-14 International Business Machines Corporation High performance BiFET complementary emitter follower logic circuit
US5671397A (en) 1993-12-27 1997-09-23 At&T Global Information Solutions Company Sea-of-cells array of transistors
US6675361B1 (en) 1993-12-27 2004-01-06 Hyundai Electronics America Method of constructing an integrated circuit comprising an embedded macro
US5398000A (en) * 1994-03-30 1995-03-14 Intel Corporation Simple and high speed BICMOS tristate buffer circuit
JP3614210B2 (ja) * 1994-06-10 2005-01-26 アジレント・テクノロジーズ・インク トライステート・バッファ
US5777510A (en) * 1996-02-21 1998-07-07 Integrated Device Technology, Inc. High voltage tolerable pull-up driver and method for operating same

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3217181A (en) * 1962-09-11 1965-11-09 Rca Corp Logic switching circuit comprising a plurality of discrete inputs
US3541353A (en) * 1967-09-13 1970-11-17 Motorola Inc Mosfet digital gate
JPS4836975B1 (de) * 1967-12-06 1973-11-08
US4069428A (en) * 1976-09-02 1978-01-17 International Business Machines Corporation Transistor-transistor-logic circuit
US4159450A (en) * 1978-05-22 1979-06-26 Rca Corporation Complementary-FET driver circuitry for push-pull class B transistor amplifiers
JPS5545207A (en) * 1978-09-26 1980-03-29 Oki Electric Ind Co Ltd Complementary mos inverter circuit unit and its production
US4321490A (en) * 1979-04-30 1982-03-23 Fairchild Camera And Instrument Corporation Transistor logic output for reduced power consumption and increased speed during low to high transition
US4301383A (en) * 1979-10-05 1981-11-17 Harris Corporation Complementary IGFET buffer with improved bipolar output
DE3274039D1 (en) * 1981-02-25 1986-12-04 Toshiba Kk Complementary mosfet logic circuit
US4425516A (en) * 1981-05-01 1984-01-10 Zytrex Corporation Buffer circuit and integrated semiconductor circuit structure formed of bipolar and CMOS transistor elements
JPH0783252B2 (ja) * 1982-07-12 1995-09-06 株式会社日立製作所 半導体集積回路装置
JPS5919435A (ja) * 1982-07-23 1984-01-31 Hitachi Ltd 半導体集積回路装置
JPS59196625A (ja) * 1983-04-22 1984-11-08 Nec Corp 論理回路
JPS6021626A (ja) * 1983-07-18 1985-02-04 Nec Corp 出力回路
JPH0693626B2 (ja) * 1983-07-25 1994-11-16 株式会社日立製作所 半導体集積回路装置
JPS6059818A (ja) * 1983-09-12 1985-04-06 Hitachi Ltd 半導体集積回路装置
JPS60141018A (ja) * 1983-12-28 1985-07-26 Nec Corp バイポ−ラ−ｃｍｏｓ混成集積回路
JPH0795395B2 (ja) * 1984-02-13 1995-10-11 株式会社日立製作所 半導体集積回路
DD225286A1 (de) * 1984-06-04 1985-07-24 Zentr Wissenschaft & Tech Veb Integrierte schaltungsanordnung

Also Published As

Publication number Publication date
EP0243603B1 (de) 1993-11-24
EP0243603A2 (de) 1987-11-04
US4701642A (en) 1987-10-20
JPS62272620A (ja) 1987-11-26
EP0243603A3 (en) 1989-03-15
DE3788242D1 (de) 1994-01-05

Similar Documents

Publication Publication Date Title
DE3788242T2 (de) Binäre logische Schaltung.
DE3382717T2 (de) Torschaltung mit Feldeffekt- und Bipolartransistoren.
DE69027240T2 (de) Steuerschaltung für einen MOS-Leistungstransistor mit induktiver Last
DE69030791T2 (de) Integrierter VDMOS/Logikschaltkreis mit vertikalem Transistor vom Verarmungstyp und einer Zenerdiode
DE2111979A1 (de) Feldeffekt-Halbleitereinrichtung
DE2262297A1 (de) Monolithisch integrierbare, digitale grundschaltung
DE69016962T2 (de) Dynamische Isolierschaltung für integrierte Schaltungen.
DE2338239A1 (de) Integrierte halbleiterschaltung
EP0261370B1 (de) Integrierte Schaltung mit "Latch-up" Schutzschaltung in komplementärer MOS Schaltungstechnik
EP0217065B1 (de) Integrierte Schaltung in komplementärer Schaltungstechnik mit einem Substratvorspannungs-Generator
DE69020316T2 (de) MOS-Schaltkreis mit einem Gate-optimierten lateralen bipolaren Transistor.
DE3016271C2 (de)
DE19614522C2 (de) Integrierte Halbleitervorrichtung zum Bereitstellen einer Ausgabespannung in Übereinstimmung mit einer Versorgungshochspannung
DE69332303T2 (de) Gleichrichtende Übertragungstorschaltung
EP0261371B1 (de) Integrierte Schaltung mit "Latch-up" Schutzschaltung in komplementärer MOS Schaltungstechnik
DE3650186T2 (de) Halbleiteranordnung und Verfahren zu deren Herstellung.
DE4411869A1 (de) Integrierte Schaltungsanordnung zum Treiben einer induktiven Last
EP0396553A1 (de) Integrierte schaltung mit ''latch-up''-schutzschaltung in komplementärer mos-schaltungstechnik.
DE19943146C1 (de) Brückenschaltung zum Schalten hoher Ströme
DE2531249A1 (de) Vielschicht-thyristor
DE69207410T2 (de) Monolithisch integrierte Brückenschaltung mit Transistoren und entsprechendes Herstellungsverfahren
DE69123167T2 (de) Bi-MOS-integrierte logische Schaltung
DE3727948C2 (de)
WO1989006047A1 (en) Integrated circuit with anti-''latch-up'' circuit obtained using complementary mos circuit technology
EP0351634B1 (de) Halbleiterschaltung für schnelle Schaltvorgänge

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee