DE2338239A1

DE2338239A1 - Integrierte halbleiterschaltung

Info

Publication number: DE2338239A1
Application number: DE19732338239
Authority: DE
Inventors: Seiichi Iwamatsu
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1972-09-22
Filing date: 1973-07-27
Publication date: 1974-03-28
Also published as: JPS4952980A

Description

Integrierte Haibleiterschaltung Die Erfindung betrifft eine integrierte Xalbleiterschaltung, bei der eine Vielzahl von MIS-Feldeffekttransistoren auf einem Halbleitersubstrat gebildet ist.
Bei einer integrierten Halbleiterschaltung mit sogenannten IWvXlS-Feldeffekttransistoren*) werden die Feldeffekttransistoren zur Bildung eines Inverters, einer Last, eines Tors, usw. eingesetzt.
In derartigen integrierten Halbleiterschaltungen sind die für die Feldeffekttransistoren geforderten Kennlinien nicht immer einander gleich. Wenn der Transistor beispielsweise als Last in einer Inverterschaltung (NICHT-Schaltung) betrieben wird, dann wird seine Schwellenspannung hoch und sein Durchlaßwiderstand, d.h. sein Widerstand im eingeschalteten Zustand, groß, weil beim Lasttransistor höhere Vorspannungen in Sperrichtung zwischen das Substrat der Schaltung und Source und Drain gelegt werden, als es beim Invertertransistor der Fall ist. Man bildete bisher den Lasttransistor in einer Tnverterschaltung mit einer größeren Geometrie aus, um dadurch den Pegel der Ausgangsspannung *) Abk. für einen Isolierschicht-Feldeffekttransistor (von engl.: Metal Insulator Semiconductor) auf einen angemessenen Wert einzustellen.
Man kann jedoch eine Halbleiterschaltung beispielsweise so ausführen, daß man als Invertertransistor einen Transistor mit Anreicherungssteuerung wählt, bei dem zwischen Source und Drain kein leitender Kanal gebildet wird, wenn die Spannung zwischen ite und Source Null gemacht wird, während man als Lasttransistor einen Transistor mit Verarmungssteuerung wählt, bei welchem im Falle einer Gatespannung von Null ein leitender Kanal entsteht. Bei einer solchen Ausfunrungsform beispielsweise braucht man den Lasttransistor nicht mit großer Geometrie auszubilden, so daß man den Platzbedarf zum Aufbau#r Schaltung vermindern kann. Wenn ausserdem der Lasttransistor mit kurzgeschlossener Source- und Gateelektroden eingesetzt wird, dann arbeitet er im Konstantstrombetrieb und kann eine beschleunigte Aufladung der Streukapazitäten der Schaltung herbeiführen.
Er ist somit als Last in einer Schaltanordnung geeignet.
Um solche Schaltungen herzustellen, müssen sich einige der Transistoren in ihrer Scfrv;el#enspannung von den anderen Transistoren unterscheiden. Eine Methode zur Änderung der Schwellenspannung eines Feldeffekttransistors besteht darin, Störstoffe, die einen bestimmten Leitfähigkeitstyp#herbeiführen, durch Ionenimplantation in die Oberfläche eines Halbleitersubstrats unter einer Gate-Isolierschicht einzubringen.
Hierdurch wird der spezifische Widerstand des OberflächenteilE verändert.
Eine solche Ionenimplantation ist jedoch schwierig durchzuführen, wenn wie bei einem bekannten Feldeffekttransistor mit Silizium-Gateelektrode die Source- und Drainzonen durch Diffusion von Störstoffen nach der Bildung der Silizium-Gateelektrode hergestellt werden. Dies liegt daran, daß der Abstand von der Oberfläche der Gateelektrode zur Oberfläche des Halbleitersubstrats verhaltnismässig groß ist.
Es ist somit eine Aufgabe der vorliegenden Erfindung, eine integrierte Haibleiterschaltung zu schaffen, die Feldeffekttransistoren mit Silizium-Gateelektrode und unterschiedlichen Schwellenspannungen enthalten.
Zur Lösung dieser Aufgabe enthAlt die erfindungsgemäße integrierte Halbleiterschaltung ein Halbleitersubstrat eines ersten Leitfähigkeitstyps und mehrere darauf gebildete MIS-Feldeffekttransistoren mit Kanälen eines zweiten Leitfähigkeitstyps, wobei die Gateelektrode mindestens eines dieser Transistoren aus Silizium des ersten Leitfähigkeitstyps und die Gateelektrode mindestens eines anderen Transistors aus Silizium des zweiten Leitfähigkeitstyps besteht.
Die Erfindung beruht auf der Erkenntnis, daß in Feldeffekttransistoren mit Silizium-Gateslektroden die Austrittsarbeit bei Silizium-Gateelektroden des P-Typs und des N-Typs unterschiedlich ist. Die Erfindung wird nachstehend anhand von Zeichnungen näher erläutert.
Figur 1 zeigt das Schaltbild einer Ausführungsform der erfindungsgemäßen Halbleiterschaltung; Figur 2 zeigt den Aufbau der in Figur 1 dargestellten Schaltung Figuren ja bis 3h veranschaulichen ein Beispiel eines Verfahrens zur Herstellung einer Halbleiterschaltung mit dem in Figur 2 gezeigten Aufbau.
Bei dem in Figur 1 gezeigten speziellen Ausführungsbeispiel der Erfindung handelt es sich um einen Inverter. Mit der Bezugszahl 1 ist ein krreicheDungs-ilIS-Transistor mit Silizium Gateelektrode vom P-Typ bezeichnet, während die Bezugszahl 2 auf einen Verarmungs-HIS-Transistor mit Silizium-Gateelektrode vom N-Typ weist. Bei 3 ist eine Eingangsklemmeund bei 4 eine Ausgangsklemme dargestellt. Die Drainelektrode 1D des Transistors 1 und die ßourceelektrode 2 s des Transistors 2 sind zusammengeschlossen. Mit diesem gemeinsamen Anschluß a ist die Ausgangsklemme 4 verbunden. Die P-leitende Silizium-Gateelektrode G des Transistors 1 ist mit der Eingangsklemme 3 verbunden, während die N-leitende Silizium-Gateelektrode 2G des Transistors 2 an den Verbindungspunkt a angeschlossen ist.
Die Sourceelektrode 1 des Transistors 1 ist über eine Klemme 5 mit Masse verbunden, während die Drainelektrode 2D des Transistors 2 über eine Klemme 6 mit den positiven Pul einer Gleichspannungsversorgung (+VCc, nicht gezeigt) verbunden ist.
Eine solche Schaltung läßt sich durch einen Aufbau realisieren, wie g als Beispiel in Figur 2 dargestellt ist. In dieser Figur ist mit 11 ein Siliziunsubstrat vom P-Leitf&-;higkeitstyp bezeichnet. Die Zahlen 12, 13 und 14 bezeichnen Teile einer N+-leitenden Schicht, die an ausgewählten Stellen der Oberfläche des Substrats 11 durch Diffusion gebildet ist. Bei 15, 16 und 17 sind Teile eines Siliziumoxydfilms gezeigt. Mit 19 ist eine aus N+-leitendem Silizium bestehende Gateelektrodenschicht und mit 20 eine aus P+ -leitendem Silizium bestehende Gateelektrodenschicht bezeichnet. Die Leitungen 21 bis 25 verb in den das Gebiet -12 mit der Klemme 6, die Schicht 19 mit der Klemme 4, das Gebiet 13 mit der Klemme 4, die Schicht 20 mit der Klemme 3 und das Gebiet 14 mit der Klemme 5.
Bei dem vorstehend beschriebenen Aufbau wird der Anreicherungs-MOS-Uransistor 1 mit P-leitender Siliziun-Gateelektrode durch Zonen gebildet, welche die N+-leitenden Gebiete 13 und 14 und die P+ - leitende Silizium-Gateelektrodenschicht 20 umfassen.
Gleichzeitig wird der Verarmungs-MOS-Transistor 2 mit Silizium-Gateelektrode vom fT-Typ durch Zonen gebildet, welche die N+-leitenden Gebiete 12 und 13 und die N+ - leitende Silizium-Gateelektrodenschicht 19 umfassen.
Wenn die Leitfähigkeitstypen der Silizium-Gateelektroden der beiden Transistoren 1 und 2 wie oben beschrieben zueinander entgegengesetzt sind, dann ergibt sich infolge der unterschiedlichen Austrittsarbeit der beiden Typen ein Unterschied in der Schwellenspannung der Transistoren von etwa 1,1 V.
Als Beispiel sei ein Fall betrachtet, wo die Dicke Tox des Oxydfilms an der Gateelektrode 1000 a beträgt, die Flächenkonzentration Qss an der Grenzfläche 0,8 . 1011T/cm2 ist, und ein P-leitendes <100> Silizium-Halbleiterscheibchen mit einem spezifischen Widerstand von 10 Q . cmcm verwendet wird. In diesem Fall wird die Schwellenspannung Vthi des MOS-Transistors 1 mit der P-leitenden Siljzium-Gateelektrode +0,5 V, während die Schwellenspannung Vth2 des M0S-Transistors mit der N-leitenden Silizium-Gateelektrode -0,5 V wird.
Dementsprechend arbeitet die vorstehend beschriebene Schaltungsanordnung nach Figur 1 folgendermaßen: Wenn die an der Eingangsklemme 3 angelegte Eingangsspannung VG einen Wert von OV hat, dann befindet sich der Transistor 1 im gesperrten Zustand. Die Gate-Spannung des Transistors 2 wird größer als -0,5 V, so daß der Transistor 2 leitend wird und eine ihm zu -geordnete Lastkapazität auflädt. An der Ausgangsklemme 4 erscheint daher aine Ausgangsspannung Vcc.
Wenn andererseits die an der Eingangsklemme 3 angelegte Eingangsspannung VG einen Wert +Vi (> +0,5V) hat, dann fällt der Transistor in seinen leitenden Zustand, und an der Ausgangs- -klemme 4 erscheint eine Ausgangsspannung von 0 Volt. Da zu dieser Zeit die Gate-Spannung das Transistors 2 im wesentlichen gleich dem Massepotential ist, befindet sich der Transistor 2 im leitenden2lstand und wird von einem leitenden Strom durchflossen.
In der beschriebenen Ausführnngsform kann die Haibleiterschaltung also als Inverter betrieben- werden.
Die Herstellung der Halbleiteschaltung erfolgt in einzelnen Schritten, wie es als Beispiel in den Figuren 3a bis 3h veranschaulicht ist.
Zunächst wird ein P-leitendes Siliziumsubstrat 31 mit einem spezifischen Widerstand von lOG . cm hergerichtet, wie in Figur 3a gezeigt. Dieses Substrat wird einer Wärmebehandlung in einer oxidierenden Atmosphäre unterzogen, um auf seiner ODerfläche einen Oxydfilm 32 zu bilden (vergl. Fig. 3b). Ein gezsunschter Teil des Oxydfiims 32 wird photogeätzt, um den Oxydfilm 32 an dieser Stelle zu entfernen (vergl. Figur 3c). Wie in Figur 3d gezeigt, wird an dieser Stelle wiederum ein Oxydfilm )7)7 von etwa 1000 i Dicke aufgetragen. In diesem Zustand der Anordnung wird auf den Oxydfilmen 32 und 33 eine polykristalline Siliziumschicht 35 gebildet, wie in Figur 3e gezeigt. Die Herstellung der polykristallinen Siliziumschicht 35 erfolgt entweder durch Epitaxie oder durch (elektrische)Zerstäubung oder durch Aufdampfen.
Anschließend wird mit Hilfe des CVD-Verfahrens (chemische Aufdampfung) aus einem ausgewählten, über dem Oxydfilm 33 liegenden Teil der polykristallinen Siliziumschicht 35 eine Borglasschicht 36 gebildet (vergl. Figur 3f). Hierauf werden bestimmte Teile der Oxydfiline 32 und 33 und der Borglasschicht 36 abgedeckt, und die übrigen Teile werden durch Ätzen entfernt (Maskentechnik), so daß Bereiche 37 und 38 übrig bleiben (vergl. Figur 3g).
Als nächstes wird das Substrat 31 in eine einen N-Störstoff (z.B. Phosphor) enthaltende Atmosphäre gebracht und einer Wärmebehandlung bei etwa 1000 Or unterzogen. Hierbei diffundieren Fremdatome für den N-Leitfähigkeftstyp in den Teil 37 des polykristallinen Siliziums und ausserdem in das Substrat 31, so daß eine N-leitende Silizium-Gateelektrode 37 gebildet wird und im Substrat 31 Source- und Drainzonen 39 bzw. 40 entstehen.
Infolge der Wärmebehandlung diffundiert gleichzeitig in der Borglassonicht 36 enthaltenes Bor in den Teil 38 der polykristallinen Siliziumsciiicht Es sei jedoch darauf hingewiesen, daß die Bildung der Source-und Drainzonen 39 und 40 vor oder nach der Diffusion des Störstoffs in die polykristalline Siliziumschicht 36 erfolgen-kann.
Anschließend wird die Borglasschicht 36 entfernt und die gewünschten Elektroden gebildet (vergl. Figur 3h). Wie oben beschrieben, kann man bei der erfindungsgemäßen Halbleiterschaltung in ein- und demselben Substrat Anreicherungs- und Verarm'ungssteuerung erreichen. Ausserdem ist die Leistungsaufnzhme bei Verwendung von NOS-Transistoren gering. Der räumliche Größenunterschied der beiden Transistoren braucht nicht groß zu sein. Ferner läßt sich eine hohe Schaltgeschwindigkeit erreichen. Ausserdem werden gemaß der Erfindung Transistoren mit Silizium-Gateelektroden verwendet, so daß die Schwellenspannungen klein sind, wodurch eine Ansteuerung der Halbleiterschaltung mit niedrigen Spannungen möglich wird. Somit ist die Erfindung besonders nützlich für die Anwendung bei Invertern, logischen Schaltungen, LSI-Schaltungen (d.h. Schaltungen mit hohem Integrationsgrad) oder dergleichen.
Patentanspruch:

Claims

Patentanspruch Integrierte Halbleiterschaltung, gekennzeichnet durch ein Halbleitersubstrat (3-1) eines ersten Leitfä.higkeitstyps (P) und mehrere darauf gebildete MIS-Feldeffekttransistoren (-1, 2) mit Kanälen eines zweiten Leitfähigkeitstyps (S), wobei die Gateelektrode (20) mindestens eines dieser Transistoren aus Silizium des ersten Leitfähigkeitstyps (P) und die Gateelektrode (19) mindestens eines anderen Transistors aus Silizium des zweiten Leitfähigkeitstyps (I+) besteht.

Leerseite