FR2661277A1 - Circuit integre du type mosfet, en particulier inverseur logique. - Google Patents

Circuit integre du type mosfet, en particulier inverseur logique. Download PDF

Info

Publication number
FR2661277A1
FR2661277A1 FR9013196A FR9013196A FR2661277A1 FR 2661277 A1 FR2661277 A1 FR 2661277A1 FR 9013196 A FR9013196 A FR 9013196A FR 9013196 A FR9013196 A FR 9013196A FR 2661277 A1 FR2661277 A1 FR 2661277A1
Authority
FR
France
Prior art keywords
type
mosfet
semiconductor substrate
conductivity
depletion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR9013196A
Other languages
English (en)
Other versions
FR2661277B1 (fr
Inventor
Mikoshiba Nobuo
Tsubouchi Kazuo
Masu Kazuya
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2105038A external-priority patent/JPH0348460A/ja
Application filed by Individual filed Critical Individual
Publication of FR2661277A1 publication Critical patent/FR2661277A1/fr
Application granted granted Critical
Publication of FR2661277B1 publication Critical patent/FR2661277B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0883—Combination of depletion and enhancement field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H01L29/4975—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2 being a silicide layer, e.g. TiSi2

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Logic Circuits (AREA)

Abstract

L'invention concerne un circuit intégré ayant des transistors à effet de champ du type à appauvrissement. Selon l'invention, il comprend un substrat semiconducteur (7), une région de source (10) formée sur la surface principale du substrat, une région de drain (12) formée à proximité de la région de source, un film d'isolement de porte (16) formé à la position de surface du substrat semiconducteur entre les régions de source et de drain, laquelle n'est pas dopée d'impuretés d'un type de conductivité opposé au substrat et une électrode de porte (17) formée sur le film d'isolement de porte, ayant une fonction de travail plus faible que celle du substrat semiconducteur du type p ou plus forte que celle du substrat semiconducteur du type n. L'invention s'applique notamment aux circuits intégrés.

Description

La présente invention se rapporte à un perfectionnement à un transistor à
effet de champ (MOSFET) du type à appauvrissement et, en particulier, à un inverseur du type à enrichissement/appauvrissement comprenant le transistor à effet de champ ou FET indiqué ci-dessus et un FET du type à enrichissement et un circuit intégré semiconduceur, o ces FET ou inverseurs
sont intégrés sur un substrat.
L'augmentation de la vitesse et l'augmentation du degré d'intégration d'un circuit intégré utilisant des MOSFET a progressé, cela étant accompagné de la
diminution de la taille.
Par exemple, contrairement au fait que dans une mémoire à accès aléatoire " 1 M D-RAM", la plus petite longueur de canal est d'environ 1,3 pim, il est possible de réaliser un MOSFET ayant une longueur de canal d'environ 0,1 pm Bien que la vitesse de commutation d'un circuit logique semiconducteur augmente en même temps que la diminution de la taille, on peut dire que sa vitesse de travail est généralement plus lente que celle d'un circuit intégré logique utilisant des transistors bipolaires Cependant, la vitesse de commutation du MOSFET augmente du fait de l'augmentation de la mobilité et de la vitesse de saturation, si la température de travail est diminuée de la température ambiante ( 270 C) à la température de l'azote liquide (-1960 C) Par ailleurs, on sait que la constante de temps RC dans le câblage est diminuée par la diminution de la résistance du câblage, donc la vitesse de travail du circuit intégré utilisant des MOSFET peut être aussi élevée que la vitesse de travail du circuit intégré utilisant des transistors bipolaires. Même si un transistor bipolaire est attaqué à la température de l'azote liquide, sa vitesse de commutation n'est pas accrue à cause du gel de la couche de base Par conséquent, il est difficile d'augmenter la vitesse de fonctionnement des transistors bipolaires en silicium du type NPN ou PNP ayant la structure de l'art
antérieur par l'opération à basse température.
On sait également que, comme la consommation de courant électrique par porte pour le circuit intégré MOSFET est plus petite que celle pour le circuit intégré à transistors bipolaires, le degré d'intégration par pastille est plus important que celui du circuit intégré à transistors bipolaires Ainsi, on peut s'attendre à réaliser un LSI (intégration à grande échelle) à vitesse rapide et forte densité pourvu à la fois de la vitesse rapide du LSI à transistors bipolaires et du degré élevé d'intégration du LSI à MOSFET en attaquant un LSI en utilisant des MOSFET précis, dont la longueur de canal est plus petite que 1 pm à la température de l'azote
liquide (-1960 C).
Jusqu'à maintenant, on considérait qu'un circuit logique de Josephson fonctionnant à la température de l'hélium liquide (-268,80 C) en tant que dispositif fonctionnant à basse température ou circuit intégré permettait de réaliser un circuit intégré logique rapide Cependant, comme un élément logique de Josephson utilisant le phénomène de supraconduction ne fonctionne qu'à proximité de -268,80 C et qu'il ne peut fonctionner à température ambiante, son fonctionnement ne peut être vérifié à température ambiante Par exemple, dans le cas de la construction d'un ordinateur de grande échelle, il n'est pas possible de changer rapidement des pastilles ou plaques défectueuses et il faut beaucoup de temps et de travail Par conséquent, il est pratiquement impossible de construire un système à grande échelle En conséquence, dans un système dans lequel on tente d'obtenir une haute performance pour une basse température de fonctionnement, il est nécessaire que le dispositif ou le système puisse être attaqué à la fois à température ambiante et à basse température bien que sa
vitesse soit faible à température ambiante.
Les MOSFET peuvent être attaqués essentiellement de la température ambiante jusqu'à une température extrêmement faible de -268,80 C et par conséquent la construction d'un grand système en les utilisant est plus facile qu'en utilisant des éléments de Josephson. Un circuit intégré à MOSFET de l'art antérieur attaqué à la température de l'azote liquide est construit par un circuit logique du type complémentaire (CMOS) parce que sa tension de seuil ne varie pas de manière importante entre la température ambiante et -1960 C. Cependant, comme un circuit logique de structure enrichissement/appauvrissement (que l'on appelera ci-après structure E/D) peut être construit uniquement avec des MOSFET à canaux du type n, son processus de fabrication est plus facile que pour un circuit logique CMOS, pour lequel il faut intégrer des MOSFET à canaux du type p et des MOSFET à canaux du type N sur un même substrat Par ailleurs, comme un circuit NON-ET ou NON-OU ayant N entrées est construit par 2 N MOSFET par la structure CMOS, contrairement au fait qu'il est construit par (n+ 1) MOSFET par la structure E/D, dans le cas o un même circuit logique est construit, la structure E/D présente l'avantage qu'elle peut être construite avec
moins de MOSFET que la structure CMOS.
En conséquence, si un circuit logique de structure E/D peut être construit à une taille si petite que sa longueur de canal soit plus petite que 0,5 um et être attaqué de manière stable à la fois à température ambiante et à la température de l'azote liquide, on peut réaliser, par un procédé relativement simple, comme on l'a décrit précédemment, un circuit intégré ultra rapide et à ultra haute densité ayant à la fois la haute vitesse du transistor bipolaire et la haute densité d'intégration
du MOSFET.
Cependant, un circuit logique MOSFET ayant une structure logique E/D de l'art antérieur pose les
problèmes suivants et ne peut présenter les caractéris-
tiques décrites ci-dessus.
La figure 7 A montre un exemple du circuit inverseur de structure E/D de l'art antérieur, o le chiffre de référence 1 est une borne d'entrée; 2 est une borne de sortie; 3 est une borne de source; 4 est un MOSFET à canal N du type à appauvrissement; 5 est un MOSFET à canal N du type à enrichissement; et 6 est la masse Comme un circuit intégré logique ou un circuit intégré à mémoire est construit par une modification d'un inverseur, un inverseur tel que décrit ci-dessus est l'unité de base du circuit intégré Comme, en général, dans Si, la mobilité des électrons est plus importante que la mobilité des trous, des MOSFET à canal du type n, par lesquels un fonctionnement rapide est possible, sont utilisés Dans l'explication qui suit, le cas o les
MOSFET à canal N sont utilisés sera pris comme exemple.
La figure 7 démontre un exemple des caractéristiques de
sortie de l'inverseur.
Dans le fonctionnement du circuit inverseur indiqué à la figure 7 A, quand la tension d'entrée Ven appliquée à la borne d'entrée 1 est suffisamment plus faible que VINV, une tension, qui est à peu près égale à la tension de source VDD appliquée à la borne de source 3, est produite à la borne de sortie 2 Lorsqu'une tension, qui est à peu près égale à la tension de source VDD, est appliquée en tant que tension d'entrée Ven, la tension de sortie Vsor est à un niveau qui est presqu' égal à zéro Dans la pratique, le niveau n'est pas à zéro mais une légère tension VBAS est produite Usuellement, la tension VBAS est d'environ 1/10 de la tension de
source VDD.
En ce qui concerne les caractéristiques SE et SD du MOSFET à canal N du type à enrichissement et du MOSFET à canal N du type à appauvrissement, comme cela est indiqué sur la figure 8, la tension de porte (tension de seuil) Vth pour laquelle le courant de drain I commence à s'écouler, quand la tension de porte VG est appliquée, est positive (Vth E) pour le type à enrichissement et négative (Vth) pour le type à appauvrissement. Afin de réaliser le fonctionnement d'inverseur comme indiqué à la figure 7 B, les tensions de seuil Vth E et Vth du MOSFET du type à enrichissement et du type à appauvrissement constituant l'inverseur sont calculées de manière à être d'environ 0,2 VDD et -0,6 VDD respectivement La figure 9 est une vue en coupe transversale d'un exemple de l'inverseur à MOSFET de structure E/D indiqué à la figure 7 A Dans le MOSFET indiqué à la figure 9, l'isolement des éléments est effectué en utilisant la méthode connue d'isolement
LOCOS.
Sur la figure, le chiffre de référence 7 est un substrat en Si de conductivité du type p; 8 est un film d'oxyde de champ; 9 est une région dopée p+ (stoppeur de canal); 10 est une région dopée n+ (agissant comme la région de source S du MOSFET du type à enrichissement) 11 est une autre région dopée n+ (agissant comme la région de drain D du MOSFET du type à enrichissement et la région de source S du MOSFET du type à appauvrissement formé dans une même région); 12 est une autre région dopée n+ (agissant comme la région de drain D du MOSFET du type à appauvrissement); 13 est un film d'isolement de porte pour le MOSFET du type à enrichissement; 14 est une électrode de porte pour le MOSFET du type à enrichissement; 15 est une région dopée de canal du MOSFET du type à enrichissement dopée d'impuretés de la même conductivité que le Si de conductivité du type p; 16 et 17 sont un film d'oxyde de porte et une électrode de porte pour le MOSFET du type à appauvrissement, respectivement; 18 et 18 ' sont des régions dopées de canal du MOSFET du type à appauvrisssement dopé d'impuretés d'un type de conductivité opposé à Si de conductivité du type p; 19 est un film de PSG (film isolant); 20 est une électrode électriquement connectée à la porte 16 pour le MOSFET du type à appauvrissement; 21 est un câblage en AI métallique (ligne de masse); 22 est un câblage en Al métallique (ligne de source); 23 représente la longueur de canal du MOSFET du type à enrichissement; et 24 représente la longueur de canal du
MOSFET du type à appauvrissement.
Les électrodes de porte 14 et 17 sont faites en silicium polycristallin N * Des ions d'impuretés comme B, etc, ayant le même type de conductivité que le substrat 7 en Si de conductivité du type p sont implantés dans la région dopée de canal 15 juste en dessous du film d'oxyde de porte 13 pour le MOSFET du type à enrichissement, pour ajuster sa tension de seuil V E th afin qu'elle soit à peu près de 0,2 VD Dpar rapport à la tension de source VDD Des ions P ou As, qui sont des impuretés ayant une conductivité du type opposé au substrat 7 en Si de conductivité du type p, sont implantés dans la région dopée de canal 18 juste en dessous du film d'oxyde de porte 16 pour le MOSFET du type à appauvrissement pour ajuster sa tension de seuil V D afin qu'elle soit à peu près de -0,6 VDD th D
relativement à la tension de source VDD.
l'électrode 20 électriquement connectée à l'électrode de porte 17 du MOSFET du type à appauvrissement s'étend dans un plan perpendiculaire à la feuille L'électrode 20 est faite du même matériau que l'électrode de porte pour le MOSFET du type à appauvrissement, c'est-à-dire Si polycristallin n+ La source du MOSFET du type à appauvrissement et le drain du MOSFET du type à enrichissement sont connectés à la région n+ 11 par l'électrode électriquement connectée à l'électrode de porte 17 pour le MOSFET du type à appauvrissement L'électrode 20 sert de borne de sortie 2 du circuit inverseur indiqué à la figure 7 A. La figure 10 montre schématiquement la bande d'énergie dans la partie électrode de porte G/film d'oxyde OX/substrat S en p-Si d'un MOSFET du type à enrichissement La figure montre le cas o une tension positive est appliquée à l'électrode de porte et o une couche d'inversion du type N ainsi que des atomes
accepteurs ionisés AT sont formés.
Comme le MOSFET du type à enrichissement forme une couche inversée du type N dans la portion de surface du substrat Si en fléchissant électriquement la bande interdite dans la portion de surface du substrat en Si de conductivité du type p par la tension appliquée à l'électrode de porte, aussi bien à la température ambiante qu'à la température de l'azote liquide, il accomplit un fonctionnement du type à enrichissement, c'est-à-dire que sa tension de seuil V E reste th
positive.
La figure 11 montre schématiquement la bande d'énergie dans la partie électrode de porte G/film d'oxyde OX/substrat S en p-Si d'un MOSFET du type à appauvrissement de l'art antérieur, o des ions tels que P, As, etc, qui sont des impuretés d'un type de conductivité opposé à celui du substrat en Si de conductivité du type p, peuvent être implantés A la température ambiante, comme il existe des électrons EL du fait de l'ionisation de As ou P juste en dessous du film d'oxyde de porte, le MOSFET décrit ci-dessus accomplit l'opération d'appauvrissement Sur la figure, IO indique les atomes de P ou As avec lesquels le canal est dopé, qui sont ionisés à température ambiante Cependant, à -1960 C, comme cela est indiqué par 10 sur la figure 12, comme As ou P implanté en tant qu'impuretés d'un type de conductivité opposé est gelé et non ionisé, dans le cas o aucune tension de porte n'est appliquée, aucune couche de canal du type N ne se forme juste en dessous du film d'oxyde de porte 16 et par conséquent l'opération d'appauvrissement ne s'accomplit pas En effet, le MOSFET qui peut accomplir l'opération d'appauvrissement grâce aux impuretés implantées d'un type de conductivité opposé, accomplit l'opération d'enrichissement à la
température de l'azote liquide.
En conséquence, il y avait un problème par le fait que bien que l'inverseur de l'art antérieur de structure E/D utilisant des MOSFET du type à appauvrissement comprenant la portion de canal 18 ' dopée des impuretés d'un type opposé de conductivité accomplisse une opération normale à la température ambiante, il ne peut accomplir une opération normale à la
température de l'azote liquide.
Dans l'explication ci-dessus, l'on ne traite pas de la valeur absolue de la tension de source VDD pour l'inverseur ou le MOSFET Jusqu'à maintenant, la tension de source pour le MOSFET était déterminée à 5 V, afin de maintenir l'interchangeabilité avec TTL Cependant, si la tension de source est maintenue à 5 V, pour un MOSFET ayant une longueur de canal de moins de lpm, la force du champ électrique dans l'élément est accrue Ainsi, il est devenu de plus en plus difficile d'assurer un fonctionnement normal et une fiabilité du MOSFET à cause de la détérioration des porteurs chauds et d'une rupture du drain En conséquence, on ne peut empêcher la tension de source du circuit intégré d'être diminuée Par exemple, dans le cas d'une longueur de canal de 0,5 pm, on pense qu'elle est d'environ 3,3 V et dans le cas d'une longueur de canal de O,lpm, on pense qu'elle est d'environ 1 à 1,5 V. Par conséquent, comme dans un MOSFET à vitesse rapide et forte densité, qui forme l'objet de la présente invention, la longueur de canal est nécessairement plus petite que 1 pm, la grandeur de la tension de seuil V D doit être d'environ -2 V lorque la tension de source VDD= 3,3 V et entre d'environ - 0,6 à 0,9 V lorsque l'on a VDD=l à 1,5 V. Le circuit logique MOSFET de structure E/D est caractérisé en ce que le procédé de fabrication est plus facile et que le nombre de MOSFET lors de la construction d'un même circuit logique est plus petit par rapport au
circuit logique de structure CMOS.
La vitesse de fonctionnement des circuits logiques reste presqu'égale pour la structure E/D et pour la structure CMOS et il est possible également, par conséquent, d'augmenter la vitesse de travail par le
fonctionnement à la température de l'azote liquide.
Cependant, comme on l'a précédemment décrit, l'inverseur de structure E/D utilisant des MOSFET à appauvrissement o le canal est dopé d'impuretés d'une conductivité du type opposé au type de conductivité du substrat semiconducteur utilisé, présente un inconvénient par le fait qu'il ne peut accomplir l'opération d'appauvrissement à basse température à cause des
impuretés qui sont gelées à ce moment.
La présente invention a pour objet de produire un MOSFET pouvant accomplir un fonctionnement d'appauvrissement sans doper la portion de canal d'impuretés d'un type de conductivité opposé à celui du substrat semiconducteur utilisé ainsi qu'à un procédé pour construire un inverseur de structure E/D
l'utilisant.
Un MOSFET selon la présente invention est caractérisé en ce que la portion de surface d'un corps semiconducteur juste en dessous d'un film isolant, o est disposée l'électrode de porte, n'est pas dopée d'impuretés d'un type de conductivité opposé au type de conductivité du substrat semiconducteur et dans le cas o le type de conductivité du substrat semiconducteur est p, la fonction de travail de l'électrode de porte est plus faible que celle du substrat et dans le cas o le type de conductivité du substrat est n, la fonction de travail de l'électrode de porte est plus importante que celle du substrat. L'invention sera mieux comprise et d'autres buts, caractéristiques, détails et avantages de celle-ci
apparaîtront plus clairement au cours de la description
explicative qui va suivre faite en référence aux dessins schématiques annexés donnés uniquement à titre d'exemple illustrant plusieurs modes de réalisation de l'invention et dans lesquels: la figure 1 est une vue en coupe transversale d'un mode de réalisation du MOSFET du type à appauvrissement, o la portion de canal n'est pas dopée d'impuretés d'un type de conductivité opposé à celui du substrat selon la présente invention; la figure 2 est un graphique montrant un exemple des mesures de la courbe haute fréquence C-V pour le MOSFET du type à appauvrissement selon la présente invention; les figures 3 A et 3 B sont des diagrammes montrant la relation entre la concentration des impuretés dans le substrat, pour laquelle la tension de seuil est négative, et l'épaisseur du film d'oxyde de porte dans le mode de réalisation indiqué à la figure 1; il La figure 4 est une vue en coupe transversale de l'inverseur à MOSFET à canal N de structure E/D pour le MOSFET du type à appauvrissement dont le canal n'est pas dopé d'impuretés d'un type de conductivité opposée à celui du substrat; la figure 5 A est un schéma de circuit de l'inverseur E/D selon la présente invention; la figure 5 B est un graphique montrant un exemple des caractéristiques d'entrée/sortie de l'inverseur E/D indiqué à la figure 5 A, pour une longueur de canal de 0, 5 pm; la figure 6 A est un schéma de circuit de l'inverseur E/D selon la présente invention; la figure 6 B est un graphique montrant un exemple des caractéristiques d'entrée/sortie de l'inverseur E/D indiqué à la figure 6 A, pour une longueur de canal de 0,1 M; la figure 7 A est un schéma de circuit d'un circuit inverseur à MOSFET selon l'art antérieur de structure E/D; la figure 7 B est un graphique montrant un exemple des caractéristiques d'entrée/sortie de l'inverseur à MOSFET de l'art antérieur de structure E/D indiqué à la figure 7 A; la figure 8 est un graphique montrant un exemple des courbes du courant de drain (I D) en fonction de la tension de porte (VG) d'un MOSFET à canal N du type à appauvrissement de l'art antérieur et du type à enrichissement de l'art antérieur; la figure 9 est une vue en coupe transversale d'un inverseur à MOSFET à canal N de l'art antérieur de structure E/D, pour le MOSFET du type à appauvrissement dont le canal est dopé d'impuretés du type de conductivité opposé à celui du substrat; la figure 10 est un schéma de la bande d'énergie de la partie d'électrode de porte/film d'oxyde/p-Si dans le MOSFET du type à enrichissement la figure 11 est un schéma de la bande d'énergie de la partie d'électrode de porte/film d'oxyde/p-Si dans le MOSFET du type à appauvrissement de l'art antérieur, o le canal est dopé d'impuretés d'un type de conductivité opposé au type de conductivité du substrat ( 270 C); la figure 12 est un schéma de la bande d'énergie de la même partie que celle indiquée à la figure 11, refroidie à -1960 C; et la figure 13 est un schéma de la bande d'énergie de la partie d'électrode de porte/film d'oxyde de film/p-Si, dans le cas o l'électrode de porte est
faite en un métal ayant une faible fonction de travail.
Si un MOSFET est construit comme décrit ci-dessus, la bande interdite pour la portion de surface du substrat est courbée vers le côté négatif par la différence de fonction de travail dans un diagramme de bande d'énergie utilisant l'énergie des électrons Par conséquent, bien que la portion de surface ne soit pas dopée d'impurétés d'un type de conductivité opposé à celui du substrat, une couche inversée du type N est formée dans la portion de surface du substrat Comme la fonction de travail ne varie presque pas, selon la température, la couche inversée du type N est formée dans la portion de surface du substrat à la fois à température
ambiante et à la température de l'azote liquide.
La figure 13 montre un schéma de la bande d'énergie de la partie d'électrode de porte/film d'oxyde/p-Si dans le MOSFET du type à appauvrissement
utilisant un métal ayant une faible fonction de travail.
Comme la bande d'énergie dans le Si de type de conductivité du type p est courbée par la différence de fonction de travail entre l'électrode de porte et p-Si, un canal du type N se forme juste en dessous du film d'oxyde de porte à la fois à température ambiante et à -1960 C, ce qui permet le fonctionnement en appauvrissement. En conséquence, le MOSFET construit comme décrit ci-dessus permet de réaliser l'opération d'appauvrissement à la fois à température ambiante et à
basse température.
Par ailleurs, lorsque l'on construit un inverseur E/D, en utilisant un MOSFET du type à appauvrissement construit comme décrit ci-dessus et un MOSFET du type à enrichissement de l'art antérieur, il peut accomplir l'opération d'inverseur à la fois à température ambiante et à la température de l'azote liquide En particulier, à basse température, il est possible de réaliser un circuit logique ayant une haute vitesse de commutation grâce à l'augmentation de la
mobilité ou de la vitesse de saturation.
La présente invention sera expliquée ci-dessous en se réfèrant aux modes de réalisation indiqués sur les dessins. La figure 1 est une vue en coupe transversale d'un mode de réalisation du MOSFET du type à appauvrissement, o la portion de canal n'est pas dopée d'impuretés d'un type de conductivité opposé à celui du
substrat selon la présente invention.
Sur la figure 1, les mêmes chiffres de référence que ceux utilisés pour la figure 9 représentent des pièces identiques ou similaires et 25 est une région dopée n+ (la région de source S du MOSFET du type à appauvrissement) La portion de canal de surface 18 ' du substrat 7 en Si juste en dessous du film isolant 16 de l'électrode de porte 17 n'est pas dopée d'impuretés d'un type de conductivité (type n) opposé à celui du substrat 7 Cette portion 18 ' peut être dopée d'impuretés du même type de conductivité (type p) que le substrat 7 Par ailleurs, l'électrode de porte 17 est faite en un matériau ayant une fonction de travail, qui est plus faible que la fonction de travail du substrat 7 en Si de conductivité du type p Le substrat 7 en Si peut être de conductivité du type n Dans ce cas, la portion 18 ' décrite ci-dessus n'est pas dopée d'impuretés de conductivité du type p et l'électrode de porte 17 est faite en un matériau ayant une fonction de travail plus grande que celle du substrat 7 Dans ce cas également, la portion correspondant à la portion 18 ' indiquée ci-dessus peut être dopée d'impuretés du même type de conductivité
que le substrat du type n.
La structure de base est identique à celle d'un MOSFET à canal N du type à enrichissement fabriqué par la méthode d'isolement LOCOS et son procédé de fabrication
est identique au procédé bien connu de MOSFET à canal n.
l'isolement des éléments peut être effectué par toute méthode d'isolement autre que la méthode d'isolement LOCOS, telle que la méthode d'isolement par tranchée si
les éléments peuvent ainsi être isolés.
Par ailleurs, bien que la structure indiquée à la figure 1 corresponde à la structure SD bien connue (un seul drain), elle peut correspondre à la structure DD bien connue (deux drains) ou à la structure LDD (drain légèrement dopé) Il est essentiel que la porte soit faite en un métal ou un composé ayant une faible fonction
de travail.
L'une des caractéristiques de la présente invention réside dans le fait que l'électrode de porte n'est pas faite de silicium polycristallin du type n+ mais qu'un matériau ayant une petite fonction de travail est utilisé dans ce but Il faut que le matériau pour l'électrode de porte ait une fonction de travail plus petite qu'environ 4 e V. Les présents inventeurs ont trouvé que bien que des métaux simples La et Mg ainsi que La B 6, sous la forme d'un composé soient des matériaux préférables aux matériaux concrets, La B 6 est particulièrement préférable qui a un fort point de fusion et est chimiquement stable. Le point de fusion de La B 6 est supérieur à 20000 C et on utilise ses cristaux en masse en tant que filament dans une source de faisceaux d'électrons On sait qu'il est également chimiquement stable et a une
faible fonction de travail en tant que matériau en vrac.
Les éléments les plus souhaitables dans le procédé du MOSFET en Si sont les métaux alcalins produisant des ions mobiles dans Si O 2 Par ailleurs, les éléments radioactifs émettant des rayons O L sont également des éléments non souhaitables Les présents inventeurs ont trouvé que des matériaux composés consistant en éléments qui sont largement utilisés dans le procédé Si de l'art antérieur ou dans la recherche et le développement et qui sont considérés comme ne nuisant pas à la fiabilité d'un Lsi en Si, peuvent également être
utilisés comme métal de porte.
On peut citer comme éléments ne nuisant pas à la fiabilité des dispositifs fabriqués dans le procédé Si, Si, Ge, B, P, As, W, Mo, Zr, Ta, Ti, AI, N, H, Ar, He, etc Parmi ces éléments, les métaux faits d'éléments simples ont des fonctions de travail supérieures à environ 4 e V et ne peuvent être utilisés en tant que matériau de porte à faible fonction de travail pour des MOSFET à canal du type n Cependant, par exemple, si des composés tels qu'un nitrure, un carbure, un siliciure etc, ont une faible fonction de travail, on peut les utiliser comme matériau de porte En général, on sait que les siliciures ont des fonctions de travail supérieures à environ 4 e V Par conséquent, ils ne sont
pas appropriés à la réalisation de la présente invention.
Les nitrures et carbures ont de forts points de fusion et sont chimiquement stables Par conséquent, lorsqu'on les introduit dans le procédé au silicium, ils ne donnent pas lieu à des détériorations des caractéristiques des dispositifs MOS fabriqués etc Cependant, les fonctions de travail des nitrures et des carbures n'ont pas été étudiées en détail Par ailleurs, dans les MOSFET, comme on les utilise à un état de film mince, afin de savoir s'ils peuvent être appliqués au métal de porte ayant une faible fonction de travail pour les MOSFET, il est nécessaire de fabriquer une diode MOS (métal-oxyde semiconducteur) ou un MOSFET en réalité pour vérifier si leur opération d'appauvrissement est possible. Les présents inventeurs ont trouvé que La B 6, les nitrures et les carbures, qui sont des composés ayant une forte possibilité d'adaptationau procédé Si de l'art antérieur et qui ne donnent pas lieu à des détériorations des caractéristiques, etc peuvent être utilisés comme
métal de porte ayant une faible fonction de travail.
Comme matériaux concrets, on pourrait utiliser, pour le métal de porte ayant une faible fonction de travail, La B 6, des nitrures tels que Ti N, Zr N, Ta N, VN, etc, et des carbures tels que Zr C, Ti C, Ta C, Hf C, etc En particulier, La B 6, Ti N, Zr N, Ta N et Zr C ont des points de fusion supérieurs à 15000 C et ils sont également chimiquement stables Par ailleurs, Ti N est déjà utilisé comme métal de barrière dans la portion de jonction ohmique entre Al ou Al-Si et Si et également dans des LSI à MOSFET, pour lesquels il faut une haute fiabilité de niveau pour des produits commercialisés, et c'est le matériau le mieux approprié pour des MOSFET du type à appauvrissement ne donnant lieu à aucune
détérioration des caractéristiques.
Des films minces de La B 6, Tin, Zr N, Ta N et Zr C peuvent être formés en utilisant la méthode d'évaporation d'un faisceau d'électrons, la méthode de pulvérisation, la méthode de pulvérisation réactive et la méthode de dépôt de vapeur chimique Dans la présente invention, tous les films minces peuvent être formés par la méthode d'évaporation d'un faisceau d'électrons Par ailleurs, il est possible de former des films minces de Tin, Zr N et Ta N par la méthode de pulvérisation réactive dans une atmosphère de N 2, en utilisant des cibles faites de Ti, Zr et Ta, respectivement De plus encore, on a pu former un film de Ti N par la méthode de dépôt de vapeur chimique
en utilisant Ti(N(CH 3)2)4 et NH 3.
Dans les modes de réalisation qui suivent, on a fabriqué La B 6 en utilisant la méthode bien connue
d'évaporation d'un faisceau d'électrons.
Dans le mode de réalisation qui suit, des films de Tin, Zr N, Ta N et Zr C ont été formés par la méthode de pulvérisation réactive, par laquelle le contrôle de la
composition est le plus facile.
Dans un MOSFET à canal du type N à appauvrissement indiqué à la figure 1, la portion de canal juste en dessous du film d'oxyde de porte n'est pas dopée d'impuretés Dans le cas o la portion de canal est dopée d'impuretés ayant un type de conductivité opposé à celui du substrat, la tension de seuil change à température ambiante et à -196 a C parce que les impuretés dont le canal est dopé se gèlent à -1960 C Par ailleurs, dans le cas o le canal est dopé d'impuretés ayant le même type de conductivité que le substrat, comme elles ne gèlent pas, la tension de seuil reste presque inchangée à température ambiante et à -1960 C. Par exemple, lorsque la concentration en impuretés dans le substrat en Si de conductivité du type p est d'environ 1 x 1016 cm '3, le film d'oxyde de porte a environ 20 nm d'épaisseur et une électrode de porte en La B 6 est utilisée comme métal de porte, la tension de seuil du MOSFET est d'environ -1,6 V Par ailleurs, par exemple, lorsque la concentration en impuretés dans le substrat en Si de conductivité du type p est d'environ lx 1 016 cm 3, le film d'oxyde de porte a environ 20 nm d'épaisseur et on utilise Ti N comme métal de porte, la tension de seuil du MOSFET est d'environ -1,2 V Quand le canal est dopé d'impuretés de la même conductivité que le substrat, il est possible de changer sa tension de seuil en direction positive, par exemple, jusqu'à -1,OV ou
-0,5 V en augmentant la quantité du dopage du canal.
Bien que, sur la figure 1, le métal de porte soit formé par une couche, par exemple, de La B 6 ou Ti N, une autre couche faite en Si polycristallin, d'un métal à fort point de fusion ou de siliciure peut être formée sur la couche de La B 6 ou de Ti N La résistivité du film mince fait de La B 6, Ti N, Zr N, Ta N ou Zr C atteint plusieurs dizaines ou plusieurs centaines de P Ju Jcm Lorsqu'un film fait d'un métal dont la résistivité est de plusieurs la cm ou d'un siliciure dont la résistivité est de 10 à plusieurs dizaines de jp&l cm est formé sur le film de La B 6, Ti N, Zr N, Ta N ou Zr C, la résistivité effective de l'électrode de porte peut être efficacement réduite Dans le cas o le matériau pour l'électrode de porte est utilisé comme métal de câblage, tel qu'il est, dans un circuit logique compliqué pour la raison du procédé, la structure de porte de deux ou trois couches est une structure souhaitable pour un câblage de faible résistance Il est essentiel de former un matériau ayant une faible fonction de travail juste en dessous du film
d'oxyde de porte.
Dans le cas du MOSFET, la tension de seuil est
décalée selon la densité de charge fixe interfaciale.
Cependant, dans le cas du MOSFET à canal du type n, comme la tension de seuil augmente en direction négative, si la densité de charge fixe interfaciale est élevée, il n'est jamais entraîné en fonctionnement d'enrichissement, étant
donné la haute densité de charge fixe interfaciale.
Comme on l'a décrit ci-dessus, bien que la tension de seuil soit négative pour le MOSFET à canal du type n, pour l'inverseur de structure E/D, la grandeur de la tension de seuil pose un problème Pour l'inverseur de structure E/D, la tension de seuil VINV de l'inverseur est définie comme une tension pour laquelle la tension de sortie Vsor est égale à la tension d'entrée Ven dans les caractéristiques d'inverseur indiquées à la figure 7 B. Par une méthode bien connue de conception, la tension de seuil de l'inverseur est établie à environ -0,6 VDD donc la vitesse de commutation reste à peu près égale à la mise en circuit et à la mise hors circuit de la tension d'entrée à environ la moitié de la tension de source VDD de l'inverseur En conséquence, dans le cas o la tension de source V DD est de 5 V, la tension de seuil du MOSFET du type à appauvrissement est d'environ -3 V. Dans un circuit logique à MOSFET de haute densité et à vitesse ultra rapide qui forme l'objet de la présente invention, comme il se compose de MOSFET précis, dont la longueur de canal est plus petite qu'environ 0,5 pm, la tension de seuil est d'environ 3,3 V, quand la longueur de canal est d'environ 0,5 ym et de 1 à 1,5 V quand elle est d'environ 0,1 >im Par conséquent, la tension de seuil du MOSFET du type à appauvrissement doit être établie à environ -2 V quand la longueur de canal est d'environ 0,5,im et de -0,6 à -1,OV lorsqu'elle est de
O, lpm.
Dans un MOSFET à appauvrissement utilisant La B 6, Ti N, Zr N, Ta N ou Zr C, la limite inférieure de la tension de seuil obtenue, lorsque la concentration en impuretés dans le substrat de conductivité du type p n'atteint qu'environ 1 xl O 15 cm 3 et que le film d'oxyde de porte n'atteint qu'environ 5 nm, est d'environ -2 V Par ailleurs, même si l'épaisseur du film d'oxyde de porte est constante, il est possible de contrôler la tension de porte dans une région entre -2 V et OV par implantation d'ions B, etc, qui sont des impuretés ayant le même type de conductivité que le substrat de conductivité du type p, dans la portion de canal En conséquence, le MOSFET du type à appauvrissement selon la présente invention peut être utilisé pour l'inverseur de structure E/D utilisant des MOSFET précis dont la longueur de canal est plus petite que 0,5 pm, o le film d'oxyde de porte doit être aussi mince qu'environ 5 à 20 nm et la tension de source doit n'atteindre qu'environ 1 à 1,3 V. La figure 4 est une vue en coupe transversale schématique d'un inverseur ayant la structure E/D utilisant La B 6 ou Ti N ou Zr N ou Ta N ou Zr C pour le métal
de porte.
Sur la figure, des chiffres de référence identiques à ceux indiqués aux figures 1, 5 et 9 représentent des articles identiques ou correspondants et 26 est la portion de canal du MOSFET du type à appauvrissement qui n'est pas dopée d'impuretés d'un type de conductivité opposé au type de conductivité du
substrat.
Comme procédé de fabrication du mode de réalisation décrit ci-dessus, le procédé N MOS utilisant
la technique d'isolement LOCOS bien connue a été utilisé.
L'isolement peut être effectué en utilisant toute méthode autre que la méthode d'isolement LOCOS Il faut simplement pouvoir isoler différents éléments Cependant, contrairement au procédé N MOS bien connu, la partie du Si 26 de conductivité du type p qui se trouve juste en dessous du film d'oxyde de porte 16 dans le MOSFET à canal du type N à appauvrissement n'est pas dopée par l'implantation d'ions, etc au moyen d'impuretés telles que As et P d'un type de conductivité opposé On a formé Ti N ou Ta N ou Zr N ou Zr C en utilisant la méthode de pulvérisation réactive La B 6 a été formé en utilisant la méthode bien connue d'évaporation au faisceau d'électrons Bien que, sur la figure 4, le métal de porte soit d'une structure en une seule couche faite de Ti N, etc, du silicium polycristallin, un métal à fort point de fusion, du siliciure, etc, peuvent être formés sur la couche faite de Ti N, etc de manière que l'électrode de porte soit une structure à deux ou trois couches Il est essentiel que La B 6 ou Tin ou Zr N ou Ta N ou Zr C, qui est métal ayant une faible fonction de travail, soit formé directement sur le film d'oxyde La région de source et de drain du MOSFET à canal du type N à appauvrissement a été formée par implantation d'ions de P
après formation de l'électrode de porte.
Par ailleurs, pour l'électrode de porte 14 du MOSFET du type à enrichissement, on a utilisé Si polycristallin conventionnel du type n L'électrode de porte du MOSFET du type à enrichissement peut ne pas être une structure en une couche faite de Si polycristallin du type N mais d'une structure o une couche de siliciure est formée sur la couche de Si polycristallin du type N * De plus, on peut utiliser pour le métal de porte non pas Si polycristallin du type n+ mais des siliciures de W, Ti, Ta, etc Des métaux à fort point de fusion tels que Mo, W, etc peuvent également être utilisés dans ce but Par
ailleurs, on peut utiliser Al.
Afin de contrôler la tension de seuil du MOSFET à enrichissement, des ions de B, qui sont des impuretés de même type de conductivité que le substrat en Si de conductivité du type p, ont été implantés dans la portion
de canal avant formation du film d'oxyde de porte 13.
Les ions de B ont été implantés de manière que la tension de seuil V soit d'environ 0,7 V pour un MOSFET ayant th une longueur de canal d'environ 0, 5 pm et que la tension de seuil V E soit d'environ + 0,3 V pour un MOSFET ayant th
une longueur de canal de 0,lpm.
Par ailleurs, afin de contrôler la tension de seuil du MOSFET du type à appauvrissement, des ions de B, qui sont des impuretés du même type de conductivité que le substrat en Si de conductivité du type p, ont été implantés dans la portion de canal avant formation du film d'oxyde de porte 2 Les ions de B ont été implantés de manière que la tension de seuil V D soit d'environ th -1,5 à -2 V pour un MOSFET ayant une longueur de canal de 0,5 pm et que le seuil V D soit d'environ -1 V pour un th
MOSFET ayant une longueur de canal de 0,1 pim.
Bien que, dans le présent mode de réalisation, des impuretés du même type de conductivité que le Si de conductivité du type p aient été implantées pour le contrôle de la tension de seuil, l'implantation d'ions n'est pas nécessairement effectuée, si les tensions de seuil du MOSFET du type à enrichissement et du MOSFET du type à appauvrissement sont respectivement d'environ 0,2 VDD et d'environ -0,6 VDD, par rapport à la tension de
source VDD de l'inverseur E/D.
Si des ions de P ou As, qui sont des impuretés d'un type de conductivité opposé à celui de Si du type p, étaient implantés dans la portion de canal à la fabrication du MOSFET du type à appauvrissement selon la technique de l'art antérieur, bien qu'un canal du type n soit formé, accomplissant l'opération du type à appauvrissement à la tempérture ambiante, à la température de l'azote liquide (-1960 C), comme les impuretés de P ou As implantées en tant qu'impuretés de conductivité du type N seraient épuisées, il ne se formerait pas de couche de canal du type N et le fonctionnement du type à appauvrissement ne pourrait être accompli Cependant, dans le cas o la portion de canal est dopée d'impuretés de conductivité du type p par rapport à Si de conductivité du type p uniquement afin de changer la concentration, comme il n'y a pas gel, ce gel précédemment décrit n'a d'influence ni à la tempérture ambiante ni à -1960 C Par conséquent, l'inverseur E/D selon la présente invention permet d'accomplir un fonctionnement normal d'inverseur aussi bien à température ambiante qu'à -1960 C. Contrairement au fait que l'inverseur E/D utilisant des MOSFET conventionnels du type à appauvrissement n'accomplit pas de fonctionnement normal à -1960 C, l'inverseur E/D selon la présente invention accomplit un fonctionnement normal aussi bien à température ambiante qu'à -196 a C. Un oscillateur annulaire a été construit en reliant les inverseurs E/D décrits ci-dessus en plusieurs étages et on a mesuré le temps de retard par porte à la température ambiante et à -1960 C On a trouvé qu'il était écourté d'environ 0,7 à 0,5 fois à -1960 C par rapport à
celui obtenu à température ambiante.
Pour réaliser la présente invention, on a utilisé La B 6, Ti N, Zr N, Ta N et Zr C, qui sont des matériaux qui s'adaptent facilement au procédé
conventionnel au silicium.
Dans le MOSFET fabriqué en utilisant ces matériaux, même après un test de détérioration accélérée à haute température à environ 1750 C, l'on n'a pas trouvé de variation de la tension de bande plate de la diode MOS, de la tension de seuil V D du FET ni de la th conductance mutuelle gm Par ailleurs, un autre test de détérioration accélérée à haute température à environ 1750 C a été effectué également pour un oscillateur annulaire, o les inverseurs décrits précédemment étaient connectés en série et l'on n'a observé, après le test, ni variation de la tension de seuil VTH de l'inverseur ni détérioration du temps de retard à température ambiante et à -1961 C. On décrira maintenant le premier mode de
réalisation.
Un MOSFET à canal du type N à appauvrissement ayant la structure en section transversale montrée à la figure 1 a été fabriqué en utilisant La B 6 pour l'électrode de porte La B 6 a été formé par méthode d'évaporation au faisceau d'électrons La structure LOCOS est utilisée pour l'isolement des éléments et le procédé de fabrication est le procédé MOS du type N à auto-alignement bien connu Après formation de l'électrode de porte, des ions As ont été implantés pour
former les régions de source et de drain.
La concentration en impuretés dans le substrat en Si de conductivité du type p était d'environ lxl O 16 cm 3; le film d'oxyde de porte avait environ 20 nm
d'épaisseur; et la longueur de canal était environ 1 pm.
On a fabriqué six sortes de MOSFET, o l'épaisseur de l'électrode de porte était à six niveaux, c'est-à-dire
, 50, 100, 200, 500 et l OO Onm.
La figure 2 est un graphique montrant les résultats des mesures de la courbe C-V à haute fréquence d'une diode MIS entre l'électrode de porte 17 et le substrat 7 en Si de conductivité du type p pour une fréquence d'environ 1 M Hz à des températures de 270 C et -1960 C La tension de seuil, à laquelle la portion de surface du substrat en Si de conductivité du type p de cette diode MIS était inversée, était d'environ -1,6 V. Les caractéristiques C-V n'étaient pas changées à température ambiante et à 1960 C Par ailleurs, les caractéristiques C-V indiquées à la figure 2 ne dépendent
pas de l'épaisseur de l'électrode de porte.
Les caractéristiques du courant de drain (ID) en fonction de la tension de porte (VG) du MOSFET fabriqué étaient celles du MOSFET à canal du type N à appauvrissement indiqué aux figures 6 A et 6 B et la tension de seuil V D du MOSFET était environ -1,6 V à la th température ambiante La variation de la tension de seuil était plus faible que 0,2 V même à -196 C Les caractéristiques courant-tension du MOSFET ne dépendaient
pas de l'épaisseur de l'électrode de porte.
Des MOSFET ayant diverses épaisseurs du film d'oxyde de porte et diverses concentrations en impuretés dans le substrat en Si de conductivité du type p ont été fabriqués L'épaisseur de l'électrode de porte étant maintenue constante à 500 nm Les épaisseurs du film d'oxyde de porte étaient de 5, 10, 2 D 0, 40, 60, 100, 120 et 140 nm et les concentrations en impuretés dans le substrat étaient de lx 1015, 2 x 1015, 5 x 1015, lx 1016 2 x 16, 5 x 1016, lx 1017, 2 xl O 17, 5 x 1017, lx 1018 et 2 xl O 18 cm, des MOSFET de toutes leurs combinaisons possibles étant fabriqués La figure 3 A montre la relation entre l'épaisseur TOX du film d'oxyde de porte o la tension de seuil passe à une valeur négative et la concentration en impuretés NA du substrat en Si de conductivité du type p Quand l'épaisseur du film d'oxyde de porte et la concentration en impuretés sont dans une région en dessous de la ligne respective (région hachurée) sur la figure 3 A, la tension de seuil devient négative Dans le cas o la concentration en impuretés dans le substrat de conductivité du type p n'atteint que lxl O 15 cm-3 et o l'épaisseur du film d'oxyde de porte n'atteint que 5 nm, la limite inférieure de la tension de seuil est d'environ -2 V La densité de charge fixe interfaciale de la diode MOS fabriquée décrite en se référant aux figures 2 et 3 A dans le présent mode de -2
réalisation est de 1 à 5 x 10 O cm 2.
Pour le deuxième mode de réalisation, on a fabriqué un inverseur de structure E/D ayant la structure en section transversale indiquée à la figure 4, en utilisant La B 6 pour l'électrode de porte du MOSFET du type à appauvrissement et du silicium polycristallin du type n+ pour l'électrode de porte du MOSFET du type à enrichissement et un oscillateur annulaire, o les inverseurs ainsi fabriqués étaient connectés en série La longueur de canal était de 0,1 pm ou 0,5 pm pour le MOSFET du type à appauvrissement et celui à enrichissement La B 6 a été formé en utilisant la méthode d'évaporation au faisceau d'électrons et le silicium polycristallin du type n+ a été formé par la méthode CVD bien connue La structure LOCOS est utilisée pour l'isolement des éléments et le procédé de fabrication est le procédé MOS du type N à auto-alignement bien connu Après formation de l'électrode de porte, des ions As ont été implantés pour former les régions de source et de drain Des ions ont été implantés dans la portion de canal pour le contr 8 le de la tension de seuil Des ions B ont été implantés dans la portion de canal du MOSFET à enrichissement avant formation de la porte en silicium polycristallin du type N de manière que la tension de seuil du MOSFET à enrichissement ayant une longueur de canal de 0,5 pm soit d'environ 0,7 V et que la tension de seuil du MOSFET du type à enrichissement ayant une longueur de canal de 0,5 pm soit d'environ 0,3 V Par ailleurs, des ions B, qui sont des impuretés du même type de conductivité que le substrat en Si de conductivité du type p, sont implantés dans la portion de canal du MOSFET du type à appauvrissement avant formation de la porte en La B 6 de manière que la tension de seuil du MOSFET du type à appauvrissement ayant une longueur de canal de 0,5 pm soit d'environ -1,6 V et que la tension de seuil du MOSFET du type à enrichissement ayant une longueur de canal de 0,1 im soit d'environ -1 V. Les figures 5 A et 6 A montrent des caractéristiques tension d'entrée tension de sortie de l'inverseur ayant la structure E/D en utilisant des MOSFET dont les longueurs de canal sont respectivement de 0,5 pm et 0,1 pm La tension de source était de 3,3 V pour
le MOSFET de 0,5 pm et de 1,5 V pour le MOSFET de 0,1 pm.
Les caractéristiques de tension d'entrée sortie telles qu'indiquées aux figures 5 A et 6 A ont été obtenues à la fois à température ambiante et à -196 o C. Le temps de retard de porte par porte de l'oscillateur annulaire a été mesuré et on a trouvé qu'à -196 WC il était d'environ 0,7 fois aussi court que celui
obtenu à température ambiante.
Dans le troisième mode de réalisation, un MOSFET du type à appauvrissement, similaire à celui décrit au premier mode de réalisation, a été fabriqué par remplacement de l'électrode de porte faite en La B 6, dans le premier mode de réalisation, par Ti N Ti N a été formé
en utilisant la méthode de pulvérisation réactive.
Les caractéristiques C-V obtenues et les caractéristiques courant-tension du MOSFET étaient similaires à celles obtenues au premier mode de réalisation la figure 3 B montre la relation entre l'épaisseur du film d'oxyde de porte, o la tension de seuil prend une valeur négative, et la concentration en impuretés du substrat en Si de conductivité du type p. Comme pour le cas décrit au premier mode de réalisation, lorsque l'épaisseur du film d'oxyde de porte et la concentration en impuretés dans le substrat sont dans une région en dessous de la ligne respective (région hachurée) sur la figure 3 B, la tension de seuil devient négative Dans le cas o la concentration en impuretés dans le substrat de conductivité du type p n'atteint que 1015 cm 3 et o l'épaisseur du film d'oxyde de porte n'atteint que Snm, la limite inférieure de la tension de seuil est d'environ -1,6 V La densité de charge fixe intefaciale de la diode fabriquée par MOS décrite en se référant aux figures 2 et 3 B du présent mode de -2 réalisation était de 1 à 5 xl O cm Pour le quatrième mode de réalisation, on a fabriqué un inverseur de structure E/D ayant la structure en section transversale indiquée à la figure 4, par un procédé similaire à celui décrit pour le deuxième mode de réalisation, en utilisant Ti N pour l'électrode de porte du MOSFET du type à appauvrissement et un silicium polycristallin du type n+ pour l'électrode de porte du MOSFET du type à enrichissement et un oscillateur annulaire, o étaient connectés en série les inverseurs
ainsi fabriqués.
On a formé Ti N en utilisant la méthode de pulvérisation réactive et le silicium polycristallin du type n+ a été formé par la méthode CVD bien connue Des ions ont été implantés dans la portion de canal pour le contrôle de la tension de seuil, comme pour le deuxième
mode de réalisation.
Comme pour le deuxième mode de réalisation, pour des MOSFET ayant des longueurs de canal de 0,5 pm et O, 1 m, les caractéristiques tension d'entrée tension de sortie des inverseurs de structure E/D, comme indiqué aux figures SA et 6 A, respectivement, ont été obtenues La tension de source était de 3,3 V pour le MOSFET de 0,5 pm et de 1,5 V pour le MOSFET de O,lpm Les caractéristiques de tension d'entrée sortie)telles qu'indiquées aux figures SA et 6 A, ont été obtenues à la fois à température ambiante et à -1960 C. Le temps de retard de porte par porte de l'oscillateur annulaire a été mesuré et on a trouvé qu'à -1960 C, il était environ 0,7 fois aussi court que celui
obtenu à la température ambiante.
Dans le cinquième mode de réalisation, on a fabriqué un MOSFET du type à appauvrissement similaire à celui décrit au premier mode de réalisation, en remplaçant l'électrode de porte faite en La B 6 par Zr N On a formé Zr N en utilisant la méthode de pulvérisation réactive. Les caractéristiques C-V obtenues ainsi que les caractéristiques courant tension du MOSFET étaient similaires à celles obtenues au premier mode de réalisation. La figure 3 B montre la relation entre l'épaisseur du film d'oxyde de porte, o la tension de seuil prend une valeur négative, et la concentration en impuretés du substrat en Si de conductivité du type p. Comme pour le cas décrit au premier mode de réalisation, lorsque l'épaisseur du film d'oxyde de porte et la concentration en impuretés sont dans une région en dessous de la ligne respective (région hachurée) sur la figure 3 B, la tension de seuil devient négative Dans le cas o la concentration en impuretés dans le substrat de conductivité du type p n'atteint que 1015 cm 3 et que l'épaisseur du film d'oxyde de porte n'atteint que 5 nm, la limite inférieure de la tension de seuil est d'environ -2,4 V La densité de charge fixe interfaciale de la diode MOS fabriquée décrite en se référant aux figures 2 et 3 B dans le présent mode de réalisation est de 1 à -2 X 10 cm Dans le sixième mode de réalisation, on a fabriqué un inverseur de structure E/D ayant la structure en section transversale indiquée à la figure 4, par un procédé similaire à celui décrit au deuxième mode de réalisation, en utilisant Zr N pour l'électrode de porte du MOSFET du type à appauvrissement et un silicium polycristallin du type n+ pour l'électrode de porte du MOSFET du type à enrichissement et un oscillateur annulaire, o les inverseurs ainsi fabriqués étaient
connectés en série.
Zr N a été formé en utilisant une méthode de pulvérisation réactive et le silicium polycristallin du type n+ a été formé par la méthode CVD bien connue Des ions ont été implantés dans la portion de canal pour le contrôle de la tension de seuil, comme dans le deuxième
mode de réalisation.
Comme pour le deuxième mode de réalisation, pour des MOSFET ayant des longueurs de canal de 0,5 Im et 0,1 Pm, les caractéristiques tension d'entrée tension de sortie des inverseurs de structure E/D, comme indiqué
aux figures 5 A et 6 A, respectivement, ont été obtenues.
La tension de source était de 3,3 V pour le MOSFET de 0,5 pm et de 1,5 V pour le MOSFET de 0,1 pm Les caractéristiques de tension d'entrée sortie telles qu'indiquées aux figures SA et 6 A ont été obtenues aussi bien à température ambiante qu'à -1960 C. Le temps de retard de porte par porte de l'oscillateur annulaire a été mesuré et on a trouvé qu'à -1960 C, il était environ 0,7 fois aussi court que celui
obtenu à température ambiante.
Dans le septième mode de réalisation, un MOSFET a été fabriqué en remplaçant le métal de porte La B 6 du premier mode de réalisation par Ta N Ta N a été formé en
utilisant la méthode de pulvérisation réactive.
Les caractéristiques C-V obtenues et les caractéristiques courant tension du MOSFET étaient similaires à celles obtenues au premier mode de réalisation La figure 3 B montre la relation entre l'épaisseur du film d'oxyde de porte, o la tension de seuil prend une valeur négative, et la concentration en impuretés du substrat en Si de conductivité du type p. Comme pour ce qui a été décrit dans le présent mode de réalisation, lorsque l'épaisseur du film d'oxyde de porte et la concentration en impuretés dans le substrat sont dans une région en dessous de la ligne respective (région hachurée) sur la figure 3 B, la tension de seuil devient négative Dans le cas o la concentration en impuretés dans le substrat de conductivité du type p n'atteint que 1015 cm 3 et que l'épaisseur du film d'oxyde de porte n'atteint que 5 nm, la limite inférieure de la tension de seuil est d'environ -2,4 V La densité de charge fixe interfaciale de la diode MOS fabriquée et décrite en se référant aux figures 2 et 3 B du présent mode de -3 réalisation est de 1 à 5 x O 1 cm Dans le huitième mode de réalisation, on a fabriqué un inverseur de structure E/D ayant la structure en section transversale indiquée à la figure 4, par un procédé similaire à celui décrit au deuxième mode de réalisation, en utilisant Ta N pour l'électrode de porte du MOSFET du type à appauvrissement et du silicium polycristallin du typen+ pour l'électrode de porte du MOSFET du type à enrichissement et un oscillateur annulaire, o les inverseurs ainsi fabriqués étaient
connectés en série.
On a formé Ta N en utilisant la méthode de pulvérisation réactive et le silicium polycristallin du type n+ a été formé par la méthode CVD bien connue Des ions ont été implantés dans la portion de canal pour le contrôle de la tension de seuil, comme pour le deuxième
mode de réalisation.
Comme pour le deuxième mode de réalisation, pour les MOFSET ayant des longueurs de canal de 0,5 pm et 0,1 pm, les caractéristiques tension d'entrée tension de sortie des inverseurs de structure E/D, comme indiqué
aux figures 5 A et 6 A, respectivement, ont été obtenues.
La tension de source était de 3,3 V pour le MOSFET de 0,5 pm et de 1,5 V pour le MOSFET de 0,1)/m Les caractéristiques tension d'entrée sortie, comme indiqué aux figures 5 A et 6 A, ont été obtenues aussi bien à température ambiante qu'à -1960 C. Le temps de retard de porte par porte de l'oscillateur annulaire a été mesuré et on a trouvé qu'à -1960 C il était d'environ 0,7 fois aussi court que celui
à température ambiante.
Dans le neuvième mode de réalisation, un MOSFET du type à appauvrissement, similaire à celui décrit au premier mode de réalisation, a été fabriqué par remplacement de l'électrode de porte en La B 6 par Zr C Zr C a été formé en utilisant la méthode de pulvérisation réactive. Les caractéristiques C-V obtenues et les caractéristiques courant tension du MOSFET étaient similaires à celles obtenues au premier mode de
réalisation.
La figure 3 B montre la relation entre l'épaisseur du film d'oxyde de porte, o la tension de seuil prend une valeur négative, et la concentration en impuretés du substrat en Si de conductivité du type p. Comme pour le cas décrit au premier mode de réalisation, lorsque l'épaisseur du film d'oxyde de porte et la concentration en impuretés sont dans une région en dessous de la ligne respective (région hachurée) de la figure 3 B, la tension de seuil devient négative Dans le cas o la concentration en impuretés dans le substrat de conductivité du type p n'atteint que 1015 cm 3 et o l'épaisseur du film d'oxyde de porte n'atteint que 5 nm, la limite inférieure de la tension de seuil est environ -2,4 V La densité de charge fixe interfaciale de la diode MOS fabriquée et décrite en se référant aux figures 2 et 3 B dans le présent mode de réalisation était de 1 à 2 X 10 cm Dans le dixième mode de réalisation, on a fabriqué un inverseur de structure E/D ayant la structure en section transversale telle qu'indiquée à la figure 4, par un procédé similaire à celui décrit au deuxième mode de réalisation, en utilisant Zr C pour l'électrode de porte du MOSFET du type à appauvrissement et un silicium polycristallin du type n+ pour l'électrode de porte du MOSFET du type à enrichissement et un oscillateur annulaire, o les inverseurs ainsi fabriqués étaient
connectés en série.
On a formé Zr C en utilisant la méthode de pulvérisation réactive et le silicium polycristallin du type ni a été formé par la méthode CVD bien connue Des ions ont été implantés dans la portion de canal pour le contrôle de la tension de seuil, comme dans le deuxième
mode de réalisation.
Comme pour le deuxième mode de réalisation, pour des MOSFET ayant des longueurs de canal de 0,5 pm et 0,1 Pm, les caractéristiques tension d'entrée tension de sortie des inverseurs de structure E/D, comme indiqué sur les figures SA et 6 A, respectivement, ont été obtenues La tension de source était de 3,3 V pour le MOSFET de 0,51 im et de 1,5 V pour le MOSFET de O,1,m Les caractéristiques tension d'entrée sortie indiquées aux figures SA et 6 A ont été obtenues à température ambiante et à -1960 C. Le temps de retard de porte par porte de l'oscillateur annulaire a été mesuré et on a trouvé qu'à -1960 C il était environ 0,7 fois aussi court que celui
obtenu à la température ambiante.
On décrira maintenant le onzième mode de
réalisation.
Dans les premier et deuxième modes de réalisation, l'électrode de porte du MOSFET du type à appauvrissement était en une structure en une seule couche faite de La B Un MOSFET du type à appauvrissement ayant une porte d'une structure à deux couches a été fabriqué en formant un film de W ou Mo ou siliciure de titane ou siliciure de tungstène après formation de l'électrode de porte faite de La B Le film fait de W ou Mo ou siliciure de titane ou siliciure de tungstène sur la couche de La B 6 avait 800 nm d'épaisseur On a fabriqué des MOSFET ayant une couche en La B 6 à divers niveaux d'épaisseur de 10, 20, 50 et 100 nm Le film de W ou Mo ou siliciure de titane ou siliciure de tungstène a été
formé par la méthode bien connue de pulvérisation.
Les caractéristiques de diode MOS, les caractéristiques du MOSFET du type à appauvrissement, le résultat indiqué à la figure 3 B, les caractéristiques de l'inverseur et les caractéristiques de l'oscillateur annulaire qui sont obtenues étaient identiques à celles décrites aux premier et deuxième modes de réalisation indépendamment du film de W ou Mo ou siliciure de titane
ou siliciure de tungstène formé sur la couche de La B 6.
On décrira maintenant le douzième mode de réalisation. Dans les troisième et quatrième modes de réalisation, l'électrode de porte du MOSFET du type à appauvrissement était en une structure à une seule couche, faite de Ti N Un MOSFET du type à appauvrissement ayant une porte d'une structure à deux couches a été fabriqué en formant un film de W ou Mo ou siliciure de titane ou siliciure de tungstène après formation de l'électrode de porte faite en Ti N Le film fait de W ou Mo ou siliciure de titane ou siliciure de tungstène sur la couche de Ti N avait 800 nm d'épaisseur Des MOSFET ayant la couche de Ti N à divers niveaux d'épaisseur de 10, 20, 50 et 100 nm ont été fabriqués Le film de W ou Mo ou siliciure de titane ou siliciure de tungstène a été
formé par la méthode bien connue de pulvérisation.
Les caractéristiques de diode MOS, les caractéristiques du MOSFET du type à appauvrissement, le résultat indiqué à la figure 3 B, les caractéristiques de l'inverseur et les caractéristiques de l'oscillateur annulaire que l'on obtient étaient identiques à celles décrites aux modes de réalisation 3 et 4, indépendamment des films de W ou Mo ou siliciure de titane ou siliciure de tungstène formés sur la couche de Ti N. Aux cinquième et sixième modes de réalisation, l'électrode de porte du MOSFET du type à appauvrissement était d'une structure en une couche faite de Zr N Un MOSFET du type à appauvrissement ayant une électrode de porte en une structure en deux couches a été fabriqué en formant un film de W ou Mo ou siliciure de titane ou siliciure de tungstène après formation de l'électrode de porte en Zr N Le film fait de W ou Mo ou siliciure de titane ou siliciure de tungstène sur la couche de Zr N avait 800 nm d'épaisseur Des MOSFET ayant la couche de Zr N à divers niveaux d'épaisseur de 10, 20, 50 et 100 nm ont été fabriqués Le film de W ou Mo ou siliciure de titane ou siliciure de tungstène a été formé par la
méthode bien connue de pulvérisation.
Les caractéristiques de la diode MOS, les caractéristiques du MOSFET du type à appauvrissement, le résultat indiqué à la figure 3 B, les caractéristiques de l'inverseur et les caractéristiques de l'oscillateur annulaire que l'on obtient sont identiques à celles décrites aux troisième et quatrième modes de réalisation, indépendamment du film de Wo ou Mo ou siliciure de titane ou siliciure de tungstène formé sur la couche de Zr N. On décrira maintenant le quatorzième mode de réalisation. Dans les septième et neuvième modes de réalisation, l'électrode de porte du MOSFET du type à appauvrissement était en une structure en une couche faite de Ta N Un MOSFET du type à appauvrissement ayant une électrode de porte d'une structure en deux couches a été fabriquée en formant un film de W ou Mo ou siliciure de titane ou siliciure de tungstène après formation de l'électrode de porte faite en Ta N Le film fait de W ou Mo ou siliciure de titane ou siliciure de tungstène sur la couche de Ta N avait 800 nm d'épaisseur Des MOSFET ayant la couche de Ta N à divers niveaux d'épaisseur de , 20, 50 et 100 nm ont été fabriqués Le film de W ou Mo ou silicure de titane ou siliciure de tungstène a été
formé par la méthode bien connue de pulvérisation.
Les caractéristiques de la diode MOS, les caractéristiques du MOSFET du type à appauvrissement, le résultat indiqué à la figure 3 B, les caractéristiques de l'inverseur et les caractéristiques de l'oscillateur annulaire que l'on obtient sont identiques à celles décrites aux cinquième et sixième modes de réalisation, indépendamment du film de W ou Mo ou siliciure de titane ou silicium de tungstène formé sur la couche de Ta N. On décrira maintenant le quinzième mode de réalisation. Dans les modes de réalisation 7 et 8, l'électrode de porte du MOSFET du type appauvrissement étaient d'une structure en une couche faite de Zr C Un MOSFET du type à appauvrissement ayant une porte à structure en deux couches a été fabriqué en formant un film de W ou Mo ou siliciure de titane ou siliciure de tungstène après formation de l'électrode de porte faite de Zr C Le film fait de W ou Mo ou siliciure de titane ou siliciure de tungstène sur la couche de Zr O avait 800 nm d'épaisseur Des MOSFET ayant une couche de Zr O à divers niveaux d'épaisseur de 10, 20, 50 et l O Onm ont été fabriqués Le film de W ou Mo ou siliciure de titane ou siliciure de tungstène a été formé par la méthode bien
connue de pulvérisation.
Les caractéristiques de la diode MOS, les caractéristiques du MOSFET du type à appauvrissement, le résultat indiqué à la figure 3 B, les caractéristiques de l'inverseur et les caractéristiques de l'oscillateur annulaire que l'on obtient étaient identiques à celles décrites pour les septième et huitième modes de réalisation, indépendamment du film de W ou Mo ou siliciure de titane ou siliciure de tungstène formé sur la couche de Zr O. On décrira mainenant le seizième mode de réalisation. Le métal de porte du MOSFET du type à appauvrissement dans l'inverseur de structure E/D et de l'oscillateur annulaire décrits aux modes de réalisation 2 et 11 était de la structure en une couche faite de La B 6 ou de la structure en deux couches faites de La B 6 et d'un autre matériau (W ou Mo ou siliciure de titane ou siliciure de tungstène) Par ailleurs, le métal de porte du MOSFET du type à enrichissement était fait d'un
silicium polycristallin du type n+ dans tous les cas.
Des inverseurs de la structure E/D et des oscillateurs annulaires ont été fabriqués en utilisant W ou Mo ou du siliciure de titane ou du siliciure de tungstène pour le métal de porte du MOSFET du type à
enrichissement décrit aux modes de réalisation 2 et 11.
On a formé W ou Mo ou le siliciure de titane ou le siliciure de tungstène par la méthode bien connue de pulvérisation. Des résultats similaires à ceux obtenus aux modes de réalisation 2 et 11 ont été obtenus pour les caractéristiques des inverseurs et les caractéristiques des oscillateurs annulaires que l'on a obtenus, indépendamment de la sorte du métal de porte du MOSFET du
type à enrichissement.
On décrira maintenant le dix-septième mode de réalisation. Le métal de porte du MOSFET du type à appauvrissement dans l'inverseur de structure E/D et l'oscillateur annulaire décrits aux modes de réalisation 4 et 12 était une structure en une couche faite de Ti N ou une structure en deux couches faite de Tin et un autre matériau (W ou Mo ou siliciure de titane ou siliciure de tungstène) Par ailleurs, le métal de porte du MOSFET du type à enrichissement était fait de silicium
polycristallin du type n+ dans tous les cas.
Des inverseurs de structure E/D et des oscillateurs annulaires ont été fabriqués en utilisant W ou Mo ou du siliciure de titane ou du siliciure de tungstène pour le métal de porte du MOSFET du type à enrichissement décrit aux modes de réalisation 4 et 12. On a formé W ou Mo ou du siliciure de titane ou siliciure
de tungstène par la méthode bien connue de pulvérisation.
Des résultats similaires à ceux décrits aux modes de réalisation 4 et 12 ont été obtenus pour les caractéristiques des inverseurs et les caractéristiques des oscillateurs annulaires que l'on a obtenus, indépendamment de la sorte du métal de porte du MOSFET du
type à enrichissement.
On décrira maintenant le dix-huitième mode de
réalisation.
Le métal de porte du MOSFET du type à appauvrissement dans l'inverseur de structure E/D et l'oscillateur annulaire des modes de réalisation 6 et 13 était d'une structure en une couche faite de Zr N ou d'une structure en deux couches faite de Zr N et d'un autre matériau (W ou Mo ou siliciure de titane ou siliciure de tungstène) Par ailleurs, le métal de porte du MOSFET du type à enrichissement était fait de silicium
polycristallin du type n+ dans tous les les cas.
Des inverseurs de structure E/D et des oscillateurs annulaires ont été fabriqués en utilisant W ou Mo ou du siliciure de titane ou du siliciure de tungstène pour le métal de porte du MOSFET du type à enrichissement décrit aux sixième et treizième modes de réalisation On a formé W ou Mo ou le siliciure de titane ou le siliciure de tungstène par la méthode bien connue
de pulvérisation.
Des résultats similaires à ceux décrits aux sixième et treizième modes de réalisation ont été obtenus pour les caractéristiques des inverseurs et les caractéristiques des oscillateurs annulaires que l'on a obtenus, indépendamment de la sorte du métal de porte du
MOSFET du type à enrichissement.
On décrira maintenant le dix-neuvième mode de réalisation. Le métal de porte du MOSFET du type à appauvrissement de l'inverseur de structure E/D et de l'oscillateur annulaire décrits aux huitième et quatorzième modes de réalisation était d'une structure en une couche faite de Ta N ou d'une structure en deux couches faites de Ta N et d'un autre matériau (W ou Mo ou siliciure de titane ou siliciure de tungstène) Par ailleurs, le métal de porte du MOSFET à enrichissement était fait de silicium polycristallin du type n+ dans
tous les cas.
Des inverseurs de structure E/D et des oscillateurs annulaires ont été fabriqués en utilisant W ou Mo ou du siliciure de titane ou du siliciure de tungstène pour le métal de porte du MOSFET du type à enrichissement décrit aux huitième et quatorzième modes de réalisation On a formé W ou Mo ou le siliciure de titane ou siliciure de tungstène par la méthode bien
connue de pulvérisation.
Des résultats similaires à ceux décrits aux huitième et quatorzième modes de réalisation ont été obtenus pour les caractéristiques des inverseurs et celles des oscillateurs annulaires que l'on a obtenus, indépendamment de la sorte du métal de porte du MOSFET du
type à enrichissement.
On décrira maintenant le vingtième mode de réalisation. Le métal de porte du MOSFET du type à appauvrissement dans l'inverseur de structure E/D et l'oscillateur annulaire décrits aux dizième et quinzième modes de réalisation était d'une structure en une couche faite de Zr C ou d'une structure en deux couches faites de Zr C et d'un autre matériau (W ou Mo ou siliciure de titane ou siliciure de tungstène) Par ailleurs, le métal de porte du MOSFET du type à enrichissement était fait de
silicium polycristallin du type n+ dans tous les cas.
Des inverseurs de structure E/D et des oscillateurs annulaires ont été fabriqués en utilisant W ou Mo ou du siliciure de titane ou du siliciure de tungstène pour le métal de porte du MOSFET du type à
enrichissement décrit aux modes de réalisation 10 et 15.
* On a formé W ou Mo ou le siliciure de titane ou siliciure de tungstène par la méthode bien connue de pulvérisation. Des résultats similaires à ceux décrits aux dizième et quinzième modes de réalisation ont été obtenus pour les caractéristiques des inverseurs et celles des oscillateurs annulaires que l'on a obtenus, indépendamment de la sorte du métal de porte du MOSFET du
type à enrichissement.
On décrira maintenant le vingt et unième mode
de réalisation.
Bien que, dans les modes de réalisation ci-dessus, on ait utilisé Si de conductivité du type p pour le substrat, dans le cas o l'on a utilisé Si de conductivité du type n, il a été possible de fabriquer un MOSFET à canal du type p à appauvrissement et un inverseur de structure E/D sans doper la portion de canal du MOSFET du type à appauvrissement d'atomes B, qui sont des impuretés de conductivité du type opposé à Si de conductivité du type n Bien que l'on puisse utiliser Se, Ir, Pt, etc, qui sont des susbtances dont la fonction de travail est plus importante qu'environ 5,5 e V, parmi les substances dont la fonction de travail est supérieure à celle de Si de conductivité du type n, pour l'électrode de porte du MOSFET à canal du type p à appauvrissement, il est souhaitable d'utiliser Pt dans ce but, que l'on peut facilement former par la méthode d'évaporation au faisceaux d'électrons etc et qui a un point de fusion d'environ 17700 C Il a été possible d'obtenir un MOSFET du type à appauvrissement et un inverseur à canal du type p de structure E/D accomplissant l'opération d'appauvrissement à la fois à température ambiante et à basse température en utilisant du platine pour
l'électrode de porte.
Le MOSFET du type à appauvrissement selon la présente invention peut fonctionner à la fois à température ambiante et à la température de l'azote liquide et l'inverseur de structure E/D peut fonctionner également à température ambiante et à la température de
l'azote liquide.
Le circuit intégré MOSFET utilisant des MOSFET du type à appauvrissement et des inverseurs de structure E/D selon la présente invention peut donner un circuit intégré de grande vitesse et de haute densité ayant la grande vitesse du circuit intégré utilisant des transistors bipolaires et un degré élevé d'intégration des MOSFET en l'attaquant à la température de l'azote liquide. Par ailleurs, l'inverseur de structure E/D peut donner un circuit intégré de vitesse rapide et de haute densité avec un simple procédé de fabrication et un petit nombre de MOSFET, différemment de l'inverseur de
structure CMOS.
Par ailleurs, comme le circuit intégré à MOSFET selon la présente invention peut fonctionner à la fois à température ambiante et à la température de l'azote liquide, il est possible, lors de la construction d'un système, de vérifier le fonctionnement à température ambiante, pour l'échange de pastilles ou plaques défectueuses, de vérifier le fonctionnement normal du système et ensuite d'attaquer -le système à la plus haute performance opérationnelle à la température de l'azote liquide. De plus, si l'on utilise La B 6, Ti N, Zr N, Ta N ou Zr C pour l'électrode de porte, il est possible de produire un circuit intégré ayant une haute fiabilité qui a une haute adaptabilité au procédé conventionnel avec Si et qui ne donne lieu à aucune variation des caractéristiques, même lors du test de détérioration accélérée.

Claims (5)

R E V E N D I C A T I O N S
1 Circuit intégré du type comprenant des transistors à effet de champ à appauvrissement, caractérisé en ce qu'il comprend: un substrat semiconducteur ( 7) d'un premier type de conductivité; une région de source ( 10) formée sur la surface principale dudit substrat semiconducteur; une région de drain ( 12) formée à proximité de ladite région de source sur la surface principale dudit substrat semiconducteur; un film d'isolement de porte ( 16) formé sur la portion de surface dudit substrat semiconducteur, entre ladite région de source et ladite région de drain, laquelle portion n'est pas dopée d'impuretés du second type de conductivité opposé au premier type de conductivité; et une électrode de porte ( 17) formée sur ledit film d'isolement de porte, ayant une fonction de travail plus petite que celle dudit substrat semiconducteur de conductivité du type p, ladite électrode de porte étant faite en carbure, nitrure ou La B 6 2 Circuit intégré selon la revendication 1, caractérisé en ce que la portion de surface du substrat semiconducteur entre ladite région de source et ladite région de drain, qui n'est pas dopée d'impuretés du second type de conductivité, n'est pas dopée d'impuretés du même type de conductivité que ledit substrat semiconducteur. 3 Circuit intégré du type comprenant des transistors à effet de champ à appauvrissement, caractérisé en ce qu'il comprend: un substrat semiconducteur ( 7) d'un second type de conductivité; une région de source ( 10) formée sur la surface principale dudit substrat semiconducteur; une région de drain ( 12) formée à proximité de ladite région de source sur la surface principale dudit substrat semiconducteur; un film d'isolement de porte ( 16) formé sur la portion de surface dudit substrat semiconducteur entre ladite région de source et ladite région de drain, laquelle portion n'est pas dopée d'impuretés du premier type de conductivité opposé au second type de conductivité; et une électrode de porte ( 17) formée sur ledit film d'isolement de porte, ayant une fonction de travail plus importante que celle du substrat semiconducteur du second type de conductivité, ladite électrode de porte
étant faite en carbure, nitrure ou La B 6.
4 Circuit intégré selon la revendication 3, caractérisé en ce que la portion de surface du substrat semiconducteur, entre ladite région de source et ladite région de drain, qui n'est pas dopée d'impuretés du premier type de conductivité, n'est pas dopée d'impuretés du même type de conductivité que ledit substrat semiconducteur. Circuit intégré du type comprenant au moins un inverseur E/D, caractérisé en ce qu'il comprend: un substrat semiconducteur d'un premier ou second type de conductivité ( 7); une région de source ( 10) d'un MOSFET du type à enrichissement et une région de drain ( 12) d'un MOSFET du type à appauvrissement formées à une certaine distance sur la surface principale dudit substrat semiconducteur; une région commune ( 11) en forme d'îlot, servant de région de drain dudit MOSFET du type à enrichissement et de région de source dudit MOSFET du type à appauvrissement entre ladite région de source dudit MOSFET du type à enrichissement et ladite région de drain dudit MOSFET du type à appauvrissement; un film d'isolement de porte ( 16) pour ledit MOSFET du type à appauvrissement, formé sur la portion de surface dudit substrat semiconducteur entre ladite région de drain dudit MOSFET du type à appauvrissement et ladite région commune, laquelle portion n'est pas dopée d'impuretés d'une conductivité qui est opposée au type de conductivité dudit substrat semiconducteur; une électrode de porte ( 17) pour ledit MOSFET du type à appauvrissement formée sur ledit film d'isolement de porte dudit MOSFET du type à appauvrissement, ladite électrode de porte étant faite en carbure, nitrure ou La B 6; une électrode ( 20) formée sur ladite région commune et électriquement connectée à ladite électrode de porte dudit MOSFET du type à appauvrissement; un film d'isolement de porte ( 13) pour ledit MOSFET du type à enrichissement formé sur la portion de surface dudit substrat semiconducteur entre ladite région de source dudit MOSFET du type à enrichissement et ladite région commune, laquelle portion n'est pas dopée d'impuretés d'un type de conductivité qui est opposé au type de conductivité dudit substrat semiconducteur; et une électrode de porte ( 14) pour ledit MOSFET du type à enrichissement formée sur ledit film d'isolement de porte dudit MOSFET du type à enrichissement, ladite électrode de porte étant faite en carbure, nitrure ou La B 6; en ce qu'au moins l'électrode de porte dudit MOSFET du type à appauvrissement a une fonction de travail qui est plus faible que celle du substrat semiconducteur du premier type de conductivité dans le cas o ledit substrat semiconducteur est du premier type de conductivité et plus forte que celle du substrat semiconducteur dudit second type de conductivité dans le cas o ledit substrat semiconducteur est du second type
de conductivité.
6 Circuit intégré selon l'une quelconque des
revendications 1, 3 ou 5, caractérisé en ce que la
distance entre la région de source et la région de drain à la surface du substrat semiconducteur est plus petite
que 0,5 Pm.
7 Circuit intégré selon l'une quelconque des
revendications 1, 3 ou 5, caractérisé en ce que la
tension source-drain du seul transistor à effet de champ à appauvrissement ou la tension entre la masse de l'inverseur du type enrichissement/appauvrissement et le drain du transistor à effet de champ du type à appauvrissement ou la tension fournie au circuit intégré
semiconducteur est inférieure à 5 V en courant continu.
8 Circuit intégré selon l'une quelconque des
revendications 1, 3 ou 5, caractérisé en ce que le
semiconducteur est du silicium de conductivité du type p et le métal de porte est Ti N. 9 Circuit intégré selon l'une quelconque des
revendications 1, 3 ou 5, caractérisé en ce que le
semiconducteur est du silicium de conductivité du type p et le métal est Zr N. 10 Circuit intégré selon l'une quelconque des
revendications 1, 3 ou 5, caractérisé en ce que le
semiconducteur est du silicium de conductivité du type p et le métal de porte est Ta N. 11 Circuit intégré selon l'une quelconque des
revendications 1, 3 ou 5, caractérisé en ce que le
semiconducteur est du silicium de conductivité du type p et le métal de porte est Zr C.
FR9013196A 1990-04-20 1990-10-24 Circuit integre du type mosfet, en particulier inverseur logique. Expired - Fee Related FR2661277B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2105038A JPH0348460A (ja) 1989-04-21 1990-04-20 集積回路

Publications (2)

Publication Number Publication Date
FR2661277A1 true FR2661277A1 (fr) 1991-10-25
FR2661277B1 FR2661277B1 (fr) 1993-03-12

Family

ID=14396840

Family Applications (1)

Application Number Title Priority Date Filing Date
FR9013196A Expired - Fee Related FR2661277B1 (fr) 1990-04-20 1990-10-24 Circuit integre du type mosfet, en particulier inverseur logique.

Country Status (3)

Country Link
CA (1) CA2027528C (fr)
FR (1) FR2661277B1 (fr)
GB (1) GB2243948B (fr)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW444257B (en) 1999-04-12 2001-07-01 Semiconductor Energy Lab Semiconductor device and method for fabricating the same
JP5487034B2 (ja) * 2010-07-20 2014-05-07 株式会社東芝 半導体装置および半導体装置の製造方法
KR102528205B1 (ko) * 2018-06-26 2023-05-03 에스케이하이닉스 주식회사 매립 채널 어레이 트랜지스터를 포함하는 극저온 반도체 소자

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2338239A1 (de) * 1972-09-22 1974-03-28 Hitachi Ltd Integrierte halbleiterschaltung
US3855610A (en) * 1971-06-25 1974-12-17 Hitachi Ltd Semiconductor device
JPS56165358A (en) * 1980-05-23 1981-12-18 Nec Corp Semiconductor device
JPS56165359A (en) * 1980-05-23 1981-12-18 Nec Corp Semiconductor device
JPS61137317A (ja) * 1984-12-10 1986-06-25 Agency Of Ind Science & Technol 半導体装置用電極材料
JPS6254960A (ja) * 1985-09-04 1987-03-10 Nec Corp Ｍｉｓ形電界効果トランジスタ

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5925273A (ja) * 1982-08-03 1984-02-09 Toshiba Corp 半導体装置及びその製造方法
US4605947A (en) * 1983-03-07 1986-08-12 Motorola Inc. Titanium nitride MOS device gate electrode and method of producing
JPS62219966A (ja) * 1986-03-22 1987-09-28 Toshiba Corp 半導体装置
CA2014296C (fr) * 1989-04-21 2000-08-01 Nobuo Mikoshiba Circuit integre

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3855610A (en) * 1971-06-25 1974-12-17 Hitachi Ltd Semiconductor device
DE2338239A1 (de) * 1972-09-22 1974-03-28 Hitachi Ltd Integrierte halbleiterschaltung
JPS56165358A (en) * 1980-05-23 1981-12-18 Nec Corp Semiconductor device
JPS56165359A (en) * 1980-05-23 1981-12-18 Nec Corp Semiconductor device
JPS61137317A (ja) * 1984-12-10 1986-06-25 Agency Of Ind Science & Technol 半導体装置用電極材料
JPS6254960A (ja) * 1985-09-04 1987-03-10 Nec Corp Ｍｉｓ形電界効果トランジスタ

Non-Patent Citations (6)

* Cited by examiner, † Cited by third party
Title
JAPANESE JOURNAL OF APPLIED PHYSICS, SUPPLEMENTS. vol. 29, no. 9, Septembre 1990, TOKYO JA YOKOYAMA M. ET AL: 'Evaluation of LaB6 thin film as low work-function gate for MOSFET operated at low temperature' pages L1594-L1594 *
PATENT ABSTRACTS OF JAPAN vol. 006, no. 052 (E-100)7 Avril 1982 & JP-A-56 165 358 ( NEC CORP ) 18 Décembre 1981 *
PATENT ABSTRACTS OF JAPAN vol. 006, no. 052 (E-100)7 Avril 1982 & JP-A-56 165 359 ( NEC CORP ) 18 Décembre 1981 *
PATENT ABSTRACTS OF JAPAN vol. 010, no. 332 (E-453)12 Novembre 1986 & JP-A-61 137 317 ( AGENCY OF IND SCIENCE & TECHNOL ) 25 Juin 1986 *
PATENT ABSTRACTS OF JAPAN vol. 011, no. 244 (E-530)8 Août 1987 & JP-A-62 054 960 ( NEC CORP ) 10 Mars 1987 *
RESEARCH DISCLOSURE. no. 260, Décembre 1985, HAVANT GB page 631; 'Zirconium Nitride Transistor Gate' *

Also Published As

Publication number Publication date
FR2661277B1 (fr) 1993-03-12
GB2243948B (en) 1994-06-08
GB2243948A (en) 1991-11-13
GB9021721D0 (en) 1990-11-21
CA2027528C (fr) 2000-09-05
CA2027528A1 (fr) 1991-10-21

Similar Documents

Publication Publication Date Title
EP2279520B1 (fr) Procédé de fabrication de transistors mosfet complémentaires de type p et n
US20050242398A1 (en) Fully depleted SOI multiple threshold voltage application
FR2477771A1 (fr) Procede pour la realisation d'un dispositif semiconducteur a haute tension de blocage et dispositif semiconducteur ainsi realise
FR2649831A1 (fr) Dispositif soi-mos presentant une structure de paroi laterale conductrice et procede pour sa fabrication
FR2689683A1 (fr) Dispositif semiconducteur à transistors complémentaires.
US20040007749A1 (en) Assemblies displaying differential negative resistance
FR2694449A1 (fr) Composant électronique multifonctions, notamment élément à résistance dynamique négative, et procédé de fabrication correspondant.
EP2835825A1 (fr) Circuit integre sur soi muni d'un dispositif de protection contre les decharges electrostatiques
Cross et al. The effect of gate-bias stress and temperature on the performance of ZnO thin-film transistors
FR2661277A1 (fr) Circuit integre du type mosfet, en particulier inverseur logique.
FR2773266A1 (fr) Structure electronique comprenant des transistors a haute et basse tension et procede de fabrication correspondant
WO2014057112A1 (fr) Circuit integre comportant des transistors avec des tensions de seuil differentes
WO2011114046A1 (fr) Procédé de réalisation d'une électrode conductrice
US10062618B2 (en) Method and structure for formation of replacement metal gate field effect transistors
US8241986B2 (en) Semiconductor device and process for reducing damaging breakdown in gate dielectrics
FR3067516A1 (fr) Realisation de regions semiconductrices dans une puce electronique
EP0002421B1 (fr) Procédé de neutralisation des charges positives contenues dans l'isolant de porte d'au moins un transistor à effet de champ à porte isolée
CA2399115C (fr) Transistor mos pour circuits a haute densite d'integration
FR2996679A1 (fr) Procede de depot d'une couche de tialn peu diffusive et grille isolee comprenant une telle couche
FR2646289A1 (fr) Circuit integre du type mosfet, en particulier inverseur logique
FR2794898A1 (fr) Dispositif semi-conducteur a tension de seuil compensee et procede de fabrication
EP2685497A1 (fr) Circuit integre sur soi comprenant une diode laterale de protection contres des decharges electrostatiques
EP2556533B1 (fr) Point memoire ram a un transistor
FR2550662A1 (fr) Dispositif a effet de champ utilisant une condition de figeage des porteurs majoritaires
FR3069377A1 (fr) Transistor mos a double blocs de grille a tension de claquage augmentee

Legal Events

Date Code Title Description
TP Transmission of property
ST Notification of lapse