JPS5925273A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPS5925273A JPS5925273A JP57135409A JP13540982A JPS5925273A JP S5925273 A JPS5925273 A JP S5925273A JP 57135409 A JP57135409 A JP 57135409A JP 13540982 A JP13540982 A JP 13540982A JP S5925273 A JPS5925273 A JP S5925273A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- semiconductor device
- oxide film
- interstitial transition
- transition metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 42
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 238000000034 method Methods 0.000 claims abstract description 18
- 239000012535 impurity Substances 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 229910052723 transition metal Inorganic materials 0.000 claims description 13
- 150000003624 transition metals Chemical class 0.000 claims description 9
- 239000004020 conductor Substances 0.000 claims description 6
- 230000009545 invasion Effects 0.000 claims 1
- 229910052716 thallium Inorganic materials 0.000 claims 1
- 230000008018 melting Effects 0.000 abstract description 9
- 238000002844 melting Methods 0.000 abstract description 9
- 230000007704 transition Effects 0.000 abstract 4
- 238000009413 insulation Methods 0.000 abstract 2
- 150000004767 nitrides Chemical class 0.000 abstract 2
- 238000005516 engineering process Methods 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- -1 phosphorus ions Chemical class 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 239000011521 glass Substances 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 229930194542 Keto Natural products 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 125000000468 ketone group Chemical group 0.000 description 2
- 150000002736 metal compounds Chemical class 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000004215 Carbon black (E152) Substances 0.000 description 1
- VGGSQFUCUMXWEO-UHFFFAOYSA-N Ethene Chemical compound C=C VGGSQFUCUMXWEO-UHFFFAOYSA-N 0.000 description 1
- 239000005977 Ethylene Substances 0.000 description 1
- HSFWRNGVRCDJHI-UHFFFAOYSA-N alpha-acetylene Natural products C#C HSFWRNGVRCDJHI-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- LDDQLRUQCUTJBB-UHFFFAOYSA-N ammonium fluoride Chemical compound [NH4+].[F-] LDDQLRUQCUTJBB-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 125000002534 ethynyl group Chemical group [H]C#C* 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229930195733 hydrocarbon Natural products 0.000 description 1
- 150000002430 hydrocarbons Chemical class 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229930195734 saturated hydrocarbon Natural products 0.000 description 1
- 238000001338 self-assembly Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
- H01L21/2652—Through-implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Materials Engineering (AREA)
- Composite Materials (AREA)
- Chemical & Material Sciences (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、半導体装置及びその製造方法に関する。
従来、例えば、ＭＯ８型半導体装置は、第１昭１に示す
如く、高温熱処理プロセスに１１え、しかも、自己整合
技術を採用できるようにダート′ｔ”［し極１を、不純
物を含有した多結晶シリコン、或は、Ｍｏ 、Ｗ 盾の
高融点金属や高融点金属シリサイドなどで形成している
。同図中２は、半導体基板であセ、ｓｒｄ：、、半導体
基板２上にダート酸化膜４を介して設けたダート電極１
をマスクにして自己談合にょｐ半導体基板２内に形成さ
れたソース、ドレインの不純物領域である。５は、この
不純物領域３０設けられた素子領域を囲むように形成さ
れたフィールド酸化膜でおる。
如く、高温熱処理プロセスに１１え、しかも、自己整合
技術を採用できるようにダート′ｔ”［し極１を、不純
物を含有した多結晶シリコン、或は、Ｍｏ 、Ｗ 盾の
高融点金属や高融点金属シリサイドなどで形成している
。同図中２は、半導体基板であセ、ｓｒｄ：、、半導体
基板２上にダート酸化膜４を介して設けたダート電極１
をマスクにして自己談合にょｐ半導体基板２内に形成さ
れたソース、ドレインの不純物領域である。５は、この
不純物領域３０設けられた素子領域を囲むように形成さ
れたフィールド酸化膜でおる。
６は、フィールド酸化膜５、ダート電極１上に形成され
たＣＶＤ−８ＩＯ２膜であり、７は、コンタクトホール
を介して不純物領域３に接続するように形成された取出
電極である。８は、フィールド酸化膜５上に形成された
配線層である。而して、このように構成された半導体装
１べ１θは、第２図（、Ａ）乃至同図（Ｄ）に示す工程
を経゛〔製造されている。先ず、同図（Ａ）に示す如＜
、Ｐ ４ｍシリコンからなる半導体基板２に熱処理を
施して素子領域を囲むフィールド酸化膜６を形成し、次
いで、素子領域上にｆ−）酸化膜４を形成する。
たＣＶＤ−８ＩＯ２膜であり、７は、コンタクトホール
を介して不純物領域３に接続するように形成された取出
電極である。８は、フィールド酸化膜５上に形成された
配線層である。而して、このように構成された半導体装
１べ１θは、第２図（、Ａ）乃至同図（Ｄ）に示す工程
を経゛〔製造されている。先ず、同図（Ａ）に示す如＜
、Ｐ ４ｍシリコンからなる半導体基板２に熱処理を
施して素子領域を囲むフィールド酸化膜６を形成し、次
いで、素子領域上にｆ−）酸化膜４を形成する。
次に、フィールド酸化膜５及びダート酸化膜４上に多結
晶シリコン膜を形成し、これに周知の写真蝕刻法にてパ
ターニングを施してケ゛−ト電極１をゲート酸化膜４上
に残存されると共に、フィールド酸化膜５上に配線層８
を残存せしめる。次いで、フィールド酸化膜６とケ゛−
ト電極１をマスクにして、半導体基板２内にリンをイオ
ン注入し、ソース、ドレイ／を形成するだめの高濃度不
純物領域３Ｋを形成する（同図（１１）参照）。次に、
同図（Ｃ）に示す如く、フィールド酸化膜６、ケ゛−ト
酸化膜４、ダート用、（鉦１及び配線層８上にＣＶＤ−
８１０２１１ｕ ６を形成する。次いで、熱処理を施し
て所定の拡散深さを有するソース。
晶シリコン膜を形成し、これに周知の写真蝕刻法にてパ
ターニングを施してケ゛−ト電極１をゲート酸化膜４上
に残存されると共に、フィールド酸化膜５上に配線層８
を残存せしめる。次いで、フィールド酸化膜６とケ゛−
ト電極１をマスクにして、半導体基板２内にリンをイオ
ン注入し、ソース、ドレイ／を形成するだめの高濃度不
純物領域３Ｋを形成する（同図（１１）参照）。次に、
同図（Ｃ）に示す如く、フィールド酸化膜６、ケ゛−ト
酸化膜４、ダート用、（鉦１及び配線層８上にＣＶＤ−
８１０２１１ｕ ６を形成する。次いで、熱処理を施し
て所定の拡散深さを有するソース。
ドレインとなる不純物領域３を形成する。然る後、同図
（り）に示す如く、ＣＶＤ−８Ｉ０２膜６及びダート酸
化膜４にソース、ドレインの不純物領域３に通じるコン
タクトホールを開口すると共に、配線ドパ８に通じるコ
ンタクトポールを開口する。
（り）に示す如く、ＣＶＤ−８Ｉ０２膜６及びダート酸
化膜４にソース、ドレインの不純物領域３に通じるコン
タクトホールを開口すると共に、配線ドパ８に通じるコ
ンタクトポールを開口する。
このコンタクトホールを介して不純物領域３及び配線層
８に接続する取出電極７を形成して半導体装置１０をイ
０る。
８に接続する取出電極７を形成して半導体装置１０をイ
０る。
第１図に示す如く、不純物を注入した多結晶シリコンか
らなるダート電極１を有する半導体装置１０では、ダー
ト電極１の比抵抗ρ を、２０Ω／口以下に抑えること
は離しい。このため高速動作を達成できないと共に＼高
周波特性を向上させることができない。この問題を解消
するために、ＭＯやＷ等の高融点金属でダート’ｉｌｊ
：極１を形成すると、剛薬品性が悪いと共に耐高温処理
特性が悪いため第２図（１３）にて示すイオン注入工程
で自己整合技術を採用できない。その結果、集偵度の向
上を望めないと共に製造工程が煩雑になる。また、Ｖ−
ト酸化膜４上での安−定性が悪く、素子の信頼性を高め
ることができない。このような問題を解消するために高
融点金属シリサイドを用いてダーＨ１ｔ極・１を形成す
ると、比抵抗を十分に下げることができない。更に、素
子の信頼性も十分に向上させることはできがいＯ 〔発明の目的〕 本発明は、低抵抗・高融点金属化合物からなるケ９−ト
電極を有して、高速・高周波Ｉｎ性に優れ、しかも、自
己整合技術を採用して容易に得ることかできる半導体装
置及びその製造方法を提供することをその目的とするも
のである。
らなるダート電極１を有する半導体装置１０では、ダー
ト電極１の比抵抗ρ を、２０Ω／口以下に抑えること
は離しい。このため高速動作を達成できないと共に＼高
周波特性を向上させることができない。この問題を解消
するために、ＭＯやＷ等の高融点金属でダート’ｉｌｊ
：極１を形成すると、剛薬品性が悪いと共に耐高温処理
特性が悪いため第２図（１３）にて示すイオン注入工程
で自己整合技術を採用できない。その結果、集偵度の向
上を望めないと共に製造工程が煩雑になる。また、Ｖ−
ト酸化膜４上での安−定性が悪く、素子の信頼性を高め
ることができない。このような問題を解消するために高
融点金属シリサイドを用いてダーＨ１ｔ極・１を形成す
ると、比抵抗を十分に下げることができない。更に、素
子の信頼性も十分に向上させることはできがいＯ 〔発明の目的〕 本発明は、低抵抗・高融点金属化合物からなるケ９−ト
電極を有して、高速・高周波Ｉｎ性に優れ、しかも、自
己整合技術を採用して容易に得ることかできる半導体装
置及びその製造方法を提供することをその目的とするも
のである。
本発明は、絶縁膜上に侵入型遷移金属窒化物、或は、侵
入型遷移金属炭化物からなるダート電極を形成すること
によシ、ダート電極を低抵抗−高融点とし、しかも、高
速・高周波特性に優れ、かつ、自己整合技術を採用して
容易に得ることができる半導体装置及びその製造方法で
ある。
入型遷移金属炭化物からなるダート電極を形成すること
によシ、ダート電極を低抵抗−高融点とし、しかも、高
速・高周波特性に優れ、かつ、自己整合技術を採用して
容易に得ることができる半導体装置及びその製造方法で
ある。
以下、本発明の実施例について説明する〇なお、一実施
例の半導体装置の構成をその製造工程に従って説明し、
本発明に係る半導体装置の製造方法の作用・効果を一実
施例の半導体装置の作用・効果の中で併せて説明する。
例の半導体装置の構成をその製造工程に従って説明し、
本発明に係る半導体装置の製造方法の作用・効果を一実
施例の半導体装置の作用・効果の中で併せて説明する。
先ず、第３図（４）に示す如く、ＳｂをドープしたＮ＋
型シリコンからなる半導体基板（ρ−０，０１５Ω”ｃ
ｍ）２ｏ上に、厚さ４０μｍ、比抵抗１０〜１５Ω・ｃ
ｍのエピタキシャル層２１を形成する。
型シリコンからなる半導体基板（ρ−０，０１５Ω”ｃ
ｍ）２ｏ上に、厚さ４０μｍ、比抵抗１０〜１５Ω・ｃ
ｍのエピタキシャル層２１を形成する。
次いで、１ｏｏｏ°Ｃの熱処理を施し、工１？タキシャ
ル層２１上に厚さ約１μｍのフィールド酸化膜２２を形
成する。次いで、ＭＯ８素子の能動領域を形成するフィ
ールド酸化膜２２の領域を選択的に開口し、υ１】口し
た能動領域に１０００℃の熱処理を施して厚さ約１００
０１のゲート酸化膜２３を形成する。
ル層２１上に厚さ約１μｍのフィールド酸化膜２２を形
成する。次いで、ＭＯ８素子の能動領域を形成するフィ
ールド酸化膜２２の領域を選択的に開口し、υ１】口し
た能動領域に１０００℃の熱処理を施して厚さ約１００
０１のゲート酸化膜２３を形成する。
次に、ケ゛−ト酸化膜２３及びフィールド酸化膜２２上
に導体層を厚さ約３０００１形成し、これに周知の写真
蝕刻法によｐ ｓターニングを施した後、例えば反応性
イオンエツチング法（ＲＩＥ法）によってダート電極２
４が残存するようにエツチング処理を施す。ここで、導
体層は、侵入型遷移金属窒化物或は浸入型）Ｊ♂移金に
一１１炭化物で形成する。導体層の形成方法としては、
例えば１Ｏ−２Ｔｏｒｒの減圧状態のＡｒとＮ２の雰囲
気中で ターダットを用いてスパッタリング法によυＴ
ＩＮＩＩを形成することによｐ行う。浸入型遷移金属と
しては、Ｔｌ ＋ Ｉ（ｆ ｒ Ｚｒ ｌ ＴＡＩＮｂ
＋Ｓｃ ｌ ＭＯのうち所望のものを適宜選択するの
が望ましい。まゾヒ、浸入型遷移金属炭化物からなる導
体層を形成する場合には、前述の雰囲気を＋’ｒ、ｙ成
するＮ２の代わυにプロア９ン等の飽和炭化水素やエチ
レン、アセチレン等の不飽第１１炭化水累を用いる。次
いで、ダート電極２４及びフィールド酸化膜２２をマス
クにして、イオン注入法によシボロンを加速Φ件４ Ｑ
ｋｅＶ 、ドーズ量ｌＸｌ０ ｃｍ の照射東件
で自己整合するようにエピタキシャル層２１中に注入し
、高濃度不純物領域２５を形成する（同図（ｎ）参照）
。
に導体層を厚さ約３０００１形成し、これに周知の写真
蝕刻法によｐ ｓターニングを施した後、例えば反応性
イオンエツチング法（ＲＩＥ法）によってダート電極２
４が残存するようにエツチング処理を施す。ここで、導
体層は、侵入型遷移金属窒化物或は浸入型）Ｊ♂移金に
一１１炭化物で形成する。導体層の形成方法としては、
例えば１Ｏ−２Ｔｏｒｒの減圧状態のＡｒとＮ２の雰囲
気中で ターダットを用いてスパッタリング法によυＴ
ＩＮＩＩを形成することによｐ行う。浸入型遷移金属と
しては、Ｔｌ ＋ Ｉ（ｆ ｒ Ｚｒ ｌ ＴＡＩＮｂ
＋Ｓｃ ｌ ＭＯのうち所望のものを適宜選択するの
が望ましい。まゾヒ、浸入型遷移金属炭化物からなる導
体層を形成する場合には、前述の雰囲気を＋’ｒ、ｙ成
するＮ２の代わυにプロア９ン等の飽和炭化水素やエチ
レン、アセチレン等の不飽第１１炭化水累を用いる。次
いで、ダート電極２４及びフィールド酸化膜２２をマス
クにして、イオン注入法によシボロンを加速Φ件４ Ｑ
ｋｅＶ 、ドーズ量ｌＸｌ０ ｃｍ の照射東件
で自己整合するようにエピタキシャル層２１中に注入し
、高濃度不純物領域２５を形成する（同図（ｎ）参照）
。
次に、ダート電極２４、ダート酸化膜２３及びフィール
ド酸化膜２２上を僚うように、約６００℃の温度で減圧
慨世成長法（Ｌｌ）ＣＶＤ法）によシ、厚さ約３０００
１の多結晶シリコンからなる耐酸化性膜２６を形成する
。耐酸化性膜２６の材質としては、多結晶シリコンの他
にも５１０２、リン添加シリコンガラス（ＰＳＧ）、ホ
ウ素添加シリコンガラス（ＢＳＧ ） 、ヒ素添加シリ
コンガラス（ＡｌｔＳＧ ） 、リンヒ素添加シリコン
ガラス（ＰＡｓＳＧ ）、５１６Ｎ４１ Ａｔ２０３の
いずれかを用いても良い。次いで、４酸化性膜２６を形
成した半導体基板２０にＮ２と０２の雰囲気中で１００
０℃の温度で約１０時間熱処理を施し、菌濃度不純物領
域２５を引伸し拡散して、所定の拡散深さを有する拡散
領域２７とする（同図（Ｃ）参照）。
ド酸化膜２２上を僚うように、約６００℃の温度で減圧
慨世成長法（Ｌｌ）ＣＶＤ法）によシ、厚さ約３０００
１の多結晶シリコンからなる耐酸化性膜２６を形成する
。耐酸化性膜２６の材質としては、多結晶シリコンの他
にも５１０２、リン添加シリコンガラス（ＰＳＧ）、ホ
ウ素添加シリコンガラス（ＢＳＧ ） 、ヒ素添加シリ
コンガラス（ＡｌｔＳＧ ） 、リンヒ素添加シリコン
ガラス（ＰＡｓＳＧ ）、５１６Ｎ４１ Ａｔ２０３の
いずれかを用いても良い。次いで、４酸化性膜２６を形
成した半導体基板２０にＮ２と０２の雰囲気中で１００
０℃の温度で約１０時間熱処理を施し、菌濃度不純物領
域２５を引伸し拡散して、所定の拡散深さを有する拡散
領域２７とする（同図（Ｃ）参照）。
次に、耐酸化性膜２６の表面に形成された８１０□膜を
ＮＨ４Ｆ溶液で除去した後、耐酸化（クニ膜２６をプラ
ズマエツチング法（ＣＦ４−１−０２ガスを１吏用）に
よシ除去する。次いで、ダート電極２４及びフィールド
酸化膜２２をマスクにして拡散領域２７に Ｐをイオノ
注入する（同図の）参照）。
ＮＨ４Ｆ溶液で除去した後、耐酸化（クニ膜２６をプラ
ズマエツチング法（ＣＦ４−１−０２ガスを１吏用）に
よシ除去する。次いで、ダート電極２４及びフィールド
酸化膜２２をマスクにして拡散領域２７に Ｐをイオノ
注入する（同図の）参照）。
次いで、同図（Ｅ）に示す如く、ダート電極２４、ダー
ト酸化膜２３、及びフィールド酸化膜２２上に、厚さ約
１．０μｍのＣＤＶＤＳＧ膜２８を形膜上８後、９５０
℃のＮ、とＯｘ’ｊＥ−囲気中で約１５分間熱処理を施
し、拡散領域２７内にソース領域２９を形成する。
ト酸化膜２３、及びフィールド酸化膜２２上に、厚さ約
１．０μｍのＣＤＶＤＳＧ膜２８を形膜上８後、９５０
℃のＮ、とＯｘ’ｊＥ−囲気中で約１５分間熱処理を施
し、拡散領域２７内にソース領域２９を形成する。
次に、ＣＶＤＰＳＧ膜２８にダート電極２４に通じるコ
ンタクトホールとダート酸化膜２３の延出部を貫通して
ソース領域に通じるコンタクトホールを開口する。これ
らのコンタクトホールを介してソース領域２９及びダー
ト電極２４に）Ｘ続するアルミニウム層をＥ−ｇｕｎ＃
着法によりｊψさ約４ ｔｔｒｎ形成し、これに写真蝕
刻法にて・９クーニングを怖して取出１［」−極３０を
形成する。然る１麦、半導体基板２０の裏面側にＶ、Ｎ
ｌ、Ａｕを連続的に蒸気１してドレイ／電極３１を形成
し、同図（Ｆ′）に示す如き半導体装置４０を得る。
ンタクトホールとダート酸化膜２３の延出部を貫通して
ソース領域に通じるコンタクトホールを開口する。これ
らのコンタクトホールを介してソース領域２９及びダー
ト電極２４に）Ｘ続するアルミニウム層をＥ−ｇｕｎ＃
着法によりｊψさ約４ ｔｔｒｎ形成し、これに写真蝕
刻法にて・９クーニングを怖して取出１［」−極３０を
形成する。然る１麦、半導体基板２０の裏面側にＶ、Ｎ
ｌ、Ａｕを連続的に蒸気１してドレイ／電極３１を形成
し、同図（Ｆ′）に示す如き半導体装置４０を得る。
このように構成した半導体装置４０によれば、ダート電
極２４を１受入壓遷移金属窒化物或は侵大型避移金Ｍ炭
化物からなる導体層で形成したので、シート抵抗ρ の
値を極めて小さくして低抵抗化し、高速動作を達成する
ことができる〇例えば、ケ゛−ト電（猟２４の厚さを３
０００１にするとシート抵抗ρ、を約０．５Ω／口に設
定するととができる。壕だ、高周波特性を向上させるこ
とができる。例えばＭＯ８型ＦＩＤＴからなる半導体装
置に本発明を適用したものでは、第５図中曲線（Ｉ）に
て示す如く、相互コンダクタンスＩｙｆｓ１０３ ｄＢ
低下点での周波数特性は４５ Ｍｌ（ｚである。
極２４を１受入壓遷移金属窒化物或は侵大型避移金Ｍ炭
化物からなる導体層で形成したので、シート抵抗ρ の
値を極めて小さくして低抵抗化し、高速動作を達成する
ことができる〇例えば、ケ゛−ト電（猟２４の厚さを３
０００１にするとシート抵抗ρ、を約０．５Ω／口に設
定するととができる。壕だ、高周波特性を向上させるこ
とができる。例えばＭＯ８型ＦＩＤＴからなる半導体装
置に本発明を適用したものでは、第５図中曲線（Ｉ）に
て示す如く、相互コンダクタンスＩｙｆｓ１０３ ｄＢ
低下点での周波数特性は４５ Ｍｌ（ｚである。
つまυ、３ｄ１３低下点（低周波でのｌｙ（、ｌの０．
７０７倍の値のＩｙｆｇＩでのしゃ断層波数は４５■（
２である。これに比べて多結晶シリコンを用いてケ゛−
ト電極を形成した従来の半導体ｇ、； Ｐ３〒では、１
、０ ＭＨ２であシ、繁た、モリブｒンシリザイドを用
いてケ・−ト電極を形成したものでは−３０Ｍ、［ＩＺ
であった（ただし、ＶＤｌｌ−１０ｖ１ｖｊ、ｌ＝１０
０ ｒｎＶ ％ Ｉｐ ＝２ Ａと設定した。）。青
だ、本発明方法を適用した半導体装置の製造方法によれ
ば、ケ゛−ト電極２４を侵入型遷移金属窒化物或は、侵
入現ｆ！１郡金属災化物で形成したととによυ、高融点
でｌ）しかも化学的に不活（１″でらるので自己整合技
術を採用して高濃度不純物領域２６及びソース領域２９
を形成することができる。その結果、簡略化された工程
で、集積度が高く、シかも高速、高周波４″！性に優れ
た半導体装置を容易に得ることができる。
７０７倍の値のＩｙｆｇＩでのしゃ断層波数は４５■（
２である。これに比べて多結晶シリコンを用いてケ゛−
ト電極を形成した従来の半導体ｇ、； Ｐ３〒では、１
、０ ＭＨ２であシ、繁た、モリブｒンシリザイドを用
いてケ・−ト電極を形成したものでは−３０Ｍ、［ＩＺ
であった（ただし、ＶＤｌｌ−１０ｖ１ｖｊ、ｌ＝１０
０ ｒｎＶ ％ Ｉｐ ＝２ Ａと設定した。）。青
だ、本発明方法を適用した半導体装置の製造方法によれ
ば、ケ゛−ト電極２４を侵入型遷移金属窒化物或は、侵
入現ｆ！１郡金属災化物で形成したととによυ、高融点
でｌ）しかも化学的に不活（１″でらるので自己整合技
術を採用して高濃度不純物領域２６及びソース領域２９
を形成することができる。その結果、簡略化された工程
で、集積度が高く、シかも高速、高周波４″！性に優れ
た半導体装置を容易に得ることができる。
以上説明した如く、本発明に係る半導体１ｉ４ （１及
びその製造方法によれば、低抵抗、高融点金属化合物か
らなるケ９−ト電極を有して１高速・高周波特性に優れ
、しかも、自己整合技術を採用して製造するととができ
る半導体装（Ｕξを容易に得るととができるものである
。
びその製造方法によれば、低抵抗、高融点金属化合物か
らなるケ９−ト電極を有して１高速・高周波特性に優れ
、しかも、自己整合技術を採用して製造するととができ
る半導体装（Ｕξを容易に得るととができるものである
。
第１図は、従来の半導体装置の断面し１、第２図（Ａ）
乃至同図（Ｌ））は、同半導体装１１９−の製ｊ’ｉｌ
ｉ方法を工程順に示す説明図、第３図（４）乃至同図（
Ｆ）は、 “本発明に係る半導体装置の製造方法を工程
順に示す説明図、第４図は、相互コンダクタンスと周波
数とのＩ’ｊ係を示すｌ特注図である。 ２０・・・半導体基板、２１・・・エピタキシャル層、
２２・・・フィールド酸化膜、２３・・・ダート酸化膜
、２４・・・ケ・−ト電極、２５・・・晶奴′へ度不純
物領域、２６・・・耐酸化性膜、２７・・・拡散領域、
２８・・・ＣＶＤＰＳＧ膜、２９・・・ソース領域、３
０・・・取出電極、３１・・・ドレインＴ１、極、４ｏ
・・・半導体装置。 出願人代理人 弁理士 鈴 江 武 彦Ｕ） く
乃至同図（Ｌ））は、同半導体装１１９−の製ｊ’ｉｌ
ｉ方法を工程順に示す説明図、第３図（４）乃至同図（
Ｆ）は、 “本発明に係る半導体装置の製造方法を工程
順に示す説明図、第４図は、相互コンダクタンスと周波
数とのＩ’ｊ係を示すｌ特注図である。 ２０・・・半導体基板、２１・・・エピタキシャル層、
２２・・・フィールド酸化膜、２３・・・ダート酸化膜
、２４・・・ケ・−ト電極、２５・・・晶奴′へ度不純
物領域、２６・・・耐酸化性膜、２７・・・拡散領域、
２８・・・ＣＶＤＰＳＧ膜、２９・・・ソース領域、３
０・・・取出電極、３１・・・ドレインＴ１、極、４ｏ
・・・半導体装置。 出願人代理人 弁理士 鈴 江 武 彦Ｕ） く
Claims (5)
- （１）所定導Ｔ’：ｌ ’Ｊｌの半導体基板上に形成さ
れた絶縁膜と、該絶縁膜上に形成さＪＬだ侵入型遷移金
属炭化物或は侵入型遷移金属炭化物からなる導体層とを
具備することを特徴とする半導体装１作０ - （２）導体層がケ゛−ト電極である特Ｅ’「Ｋｉ’ｆ求
の範囲第１項記載の半導体装置。 - （３）遷移金属がＴＩ ＋ Ｈｆ ｒ Ｚｒ ｒ ＴＡ
ｔ Ｎｂ ｒＳｏ、Ｍｏである特許請求の範囲第１項
または第２項記載の半導体装置・ - （４） 所定導電型の半導体基板上に絶縁膜を形成す
る工程と、該絶縁膜上に侵入型遷移金属炭化物若しくは
侵入型遷移金属炭化物からなる所定パターンのｆ−）電
極を形成する工程と、該ダート電極をマスクにして前記
半導体基板内に該ダート電極と整合するように不純物領
域を形成する工程とを具備することを特徴とする半導体
装置の４（ｖ遣方法。 - （５）侵入ｍ Ａｔ移金ｆｊｊＸが’ｌ’ｌ ｒ Ｈｒ
＋ Ｚｒ 、 Ｔｌ ＋Ｎｂ 、 Ｓｏ 、Ｍｏであ
る特許請求の範囲第４項記載の半３ｉｊ体装置の製造方
法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57135409A JPS5925273A (ja) | 1982-08-03 | 1982-08-03 | 半導体装置及びその製造方法 |
| GB08320459A GB2126419B (en) | 1982-08-03 | 1983-07-29 | Materials for mos device gate electrodes |
| DE19833328058 DE3328058A1 (de) | 1982-08-03 | 1983-08-03 | Mos-halbleitervorrichtung und verfahren zu ihrer herstellung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57135409A JPS5925273A (ja) | 1982-08-03 | 1982-08-03 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5925273A true JPS5925273A (ja) | 1984-02-09 |
Family
ID=15151048
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57135409A Pending JPS5925273A (ja) | 1982-08-03 | 1982-08-03 | 半導体装置及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JPS5925273A (ja) |
| DE (1) | DE3328058A1 (ja) |
| GB (1) | GB2126419B (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2014296C (en) * | 1989-04-21 | 2000-08-01 | Nobuo Mikoshiba | Integrated circuit |
| GB2243948B (en) * | 1990-04-20 | 1994-06-08 | Nobuo Mikoshiba | Integrated circuit |
| KR920005242A (ko) * | 1990-08-20 | 1992-03-28 | 김광호 | 게이트-절연체-반도체의 구조를 가지는 트랜지스터의 제조방법 |
-
1982
- 1982-08-03 JP JP57135409A patent/JPS5925273A/ja active Pending
-
1983
- 1983-07-29 GB GB08320459A patent/GB2126419B/en not_active Expired
- 1983-08-03 DE DE19833328058 patent/DE3328058A1/de not_active Ceased
Also Published As
| Publication number | Publication date |
|---|---|
| GB2126419A (en) | 1984-03-21 |
| GB2126419B (en) | 1985-09-25 |
| DE3328058A1 (de) | 1984-02-09 |
| GB8320459D0 (en) | 1983-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS607775A (ja) | 半導体装置およびその製造方法 | |
| JP3366919B2 (ja) | 半導体装置 | |
| JP3313432B2 (ja) | 半導体装置及びその製造方法 | |
| JPS5925273A (ja) | 半導体装置及びその製造方法 | |
| US6348371B1 (en) | Method of forming self-aligned twin wells | |
| JPH06120165A (ja) | 集積回路の接触抵抗低減方法と半導体へのオーミック金属コンタクト形成方法 | |
| JP3156001B2 (ja) | 半導体装置の製造方法 | |
| JPS60169169A (ja) | 半導体装置の製造方法 | |
| JP3207883B2 (ja) | バイポーラ半導体装置の製造方法 | |
| JPH0322694B2 (ja) | ||
| JP2576664B2 (ja) | Ｎｐｎトランジスタの製造方法 | |
| JP2874885B2 (ja) | 半導体装置及びその製造方法 | |
| JP2745946B2 (ja) | 半導体集積回路の製造方法 | |
| RU2244985C1 (ru) | Способ изготовления комплементарных вертикальных биполярных транзисторов в составе интегральных схем | |
| JPH0155585B2 (ja) | ||
| JPH08264482A (ja) | 半導体装置の製造方法 | |
| JPS6119172A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPH10340864A (ja) | 積層形アモルファス・シリコンの形成方法 | |
| JPH0380542A (ja) | 半導体集積回路装置 | |
| JPS62200747A (ja) | 半導体装置の製造方法 | |
| JPH0927562A (ja) | 集積回路の製造方法 | |
| JP2001351926A (ja) | 高周波半導体装置およびその製造方法 | |
| JP2002231932A (ja) | バイポーラ型半導体装置及びその製造方法 | |
| JPH0878356A (ja) | 半導体装置の製造方法 | |
| JPS59125664A (ja) | 半導体装置の製造方法 |