JPH0322694B2 - - Google Patents

Info

Publication number
JPH0322694B2
JPH0322694B2 JP59164603A JP16460384A JPH0322694B2 JP H0322694 B2 JPH0322694 B2 JP H0322694B2 JP 59164603 A JP59164603 A JP 59164603A JP 16460384 A JP16460384 A JP 16460384A JP H0322694 B2 JPH0322694 B2 JP H0322694B2
Authority
JP
Japan
Prior art keywords
base region
oxide film
conductor layer
region
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59164603A
Other languages
English (en)
Other versions
JPS6063962A (ja
Inventor
Shinichi Inoe
Nobuo Toyokura
Hajime Ishikawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP16460384A priority Critical patent/JPS6063962A/ja
Publication of JPS6063962A publication Critical patent/JPS6063962A/ja
Publication of JPH0322694B2 publication Critical patent/JPH0322694B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals

Description

【発明の詳細な説明】 本発明はシリサイドをベース引出し電極とする
バイポーラトランジスタの製造方法に関するもの
である。
バイポーラトランジスタ、とりわけ集積回路に
おけるバイポーラトランジスタはますます小型
化、高性能化がはかられており、この目的のた
め、種々のトランジスタ構造が提案されている。
この高性能化のためには、寄生の抵抗、容量を
小さくすることが不可欠であるが、これは素子の
小型化と共に改善されつつあるが半導体内部の寄
生抵抗を減ずるのが主な改善要因である。
特にベース引出し抵抗を低減するためベース領
域を必要面積に限定しベース電極をリング状にと
りつけることによつてベース引出し抵抗を低減す
る試みがなされているが、この基本構造は古く
は、シリコン基板表面に酸化物マスクを設け、こ
の上にエピキシヤル成長によつて、活性ベース領
域のみ単結晶とし、酸化物マスク上に多結晶とし
て成長させて該多結晶部に不純物を拡散させてリ
ング状ベース引出し電極とするものであるが最近
では、ドープドポリシリコンを成長させ、これに
開口を設けた後、熱酸化することによつて、ポリ
シリコンの表面にエミツタ電極またはシリコンエ
ミツタと絶縁させると共に、ポリシリコンからシ
リコン基板中にベース不純物を拡散させて、ベー
スコンタクト拡散領域を得る方法がいくつか試み
られている。
しかしながら、ドープドポリシリコンは低抵抗
化するには限度のあるものであり、ベース引出し
電極をリング状としてもさしたる改善は望めない
のが現状である。
ここにおいて、本発明ではベース引出し抵抗を
一層低減できるバイポーラトランジスタの製造方
法を提供せんとするものであり、セルフアライン
プロセスを実現する方法とすることによつてベー
スとエミツタを近接し得るバイポーラトランジス
タの製造方法を提供せんとするものである。
この目的は本発明によれば、一導電型のベース
領域を有する基板上において、該ベース領域を表
出するように選択的に形成された表面絶縁膜上か
ら該ベース領域表面の一部に延在する導体とし
て、一導電型の不純物を含有した金属硅化物から
なる導体層を形成した後、酸化処理を施すことに
より該ベース領域表面に生成する酸化膜厚より厚
い酸化膜を該導体層表面に形成し、次いで、該酸
化膜に対する全面的なエツチングを行うことで該
導体層を表出させることなく該ベース領域を表出
させ、次いで表出したベース領域に反対導電型の
不純物を導入してエミツタ領域を形成すると共
に、該導体層より該ベース領域中へ不純物を拡散
してベースコンタクト拡散領域を形成する工程が
含まれることを特徴とするバイポーラトランジス
タの製造方法とすることにより達成される。
或いは、一導電型のベース領域を有する基板上
において、該ベース領域表面に選択的に形成され
る導体として、反対導電型の不純物を含有した金
属硅化物の第1の導体層を形成した後、酸化処理
を施すことにより該ベース領域表面に生成する酸
化膜厚よりも厚い酸化膜を該第1の導体層表面に
形成し、該酸化膜に対する全面的なエツチングを
行うことで該第1の導体層を表出させることなく
該ベース領域を表出させ、次いで表出したベース
領域上に、一導電型の不純物を含有した金属硅化
物の第2の導体層を形成し、次いで、該第2の導
体層表面に酸化膜を形成すると共に、該第1及び
第2の導体層より該ベース領域中へ不純物を拡散
して、それぞれエミツタ領域及びベースコンタク
ト拡散領域を形成する工程が含まれることを特徴
とするバイポーラトランジスタの製造方法とする
ことにより達成される。
以下に本発明の実施例を説明するにあたり、本
発明につき概説し、本発明で利用している原理に
つき説明する。
すなわち本発明によれば、相互接続体、電極の
構成体として、半導体基板又は層に対して有効不
純物となる不純物を含む金属硅化物が用いられ
る。
前記金属硅化物としては、モリブデン(Mo)、
タングステン(W)、タンタル(Ta)、チタン
(Ti)、ニオブ(Nb)、クロム(Cr)、マンガン
(Mn)、コバルト(Co)あるいはニツケル(Ni)
の硅化物又はこれらの金属の合金の硅化物を用い
ることができる。
前記有効不純物としては、半導体基板又は層が
シリコンである場合、燐(P)、砒素(As)等の
ドナー不純物、硼素(B)等のアクセプタ不純物
が適用され金属硅化物中における該不純物の濃度
は1×1020〜4×1021〔個/cm3〕とされる。濃度
が1×1020〔個/cm3〕未満であると、後述の如き
不純物含有金属硅化物層の増速酸化効果が得られ
ず、また4×1021〔個/cm3〕を越えると熱処理時
に不純物含有金属硅化物層が半導体基板又は層の
表面から剥離したり、該不純物含有金属硅化物層
を、極薄のシリンン酸化膜上に配置したりする
と、不純物が該極薄酸化膜を貫通して半導体基板
又は、層に到達してしまい、当該素子の製作を困
難としたりあるいは動作特性の悪化を招いてしま
う。
前記金属硅化物の被酸化特性を第1図に示す。
同図において、実線aは本発明にかかる燐を含む
モリブデン硅化物(燐濃度1×1021〔個/cm3〕)の
被酸化特性、実線bは有効不純物を含まない(ノ
ンドープ)モリブテン硅化物の被酸化特性、実線
cは面方位(100)のシリコン結晶の被酸化特性
を示す。なお酸化雰囲気は温度750℃〔℃〕の湿
性酸素雰囲気である。
第1図より明らかな如く、本発明にかかる燐を
含むモリブテン硅化物はシリコン結晶に比較して
8倍以上の被酸化速度を有しており、前記燐を含
むモリブデンを相互接続体等に適用した場合にそ
の表面へ酸化物絶縁層を形成することは容易であ
る。
また前記燐を含むモリブデン硅化物をはじめと
する金属硅化物が多結晶シリコン等の半導体に比
較して低抵抗であることは明らかであり、かかる
点からも相互接続体電極等に金属硅化物を用いる
ことは有利である。
かかる有効不純物含有の金属硅化物は、例えば
反応性スパツタリング法により形成することがで
きる。
前記燐を含むモリブデン硅化物層を形成する際
には、スパツタリング装置内に、被処理半導体基
板と共にターゲツト材料としてシリコン板あるい
は片、モリブデン板あるいは片を挿入した後、該
スパツタリング装置内にスパツタリング用ガス例
えばアルゴン(Ar)と共に反応ガス例えばフオ
スフイン(PH3)を導入してスパツタリング処理
を行なう。この反応性スパツタリング処理によ
り、前記被処理半導体基板上に燐を含むモリブデ
ン硅化物層が形成される。
以下本発明を実施例をもつて詳細に説明する。
第2図は本発明の実施例にて製作されたバイポ
ーラトランジスタを示す。かかるバイポーラトラ
ンジスタにあつては、ベース電極及びベースコン
タクト領域を形成するための不純物源等として、
不純物を含む金属硅化物が適用される。
同図において、21はコレクタを構成するN型
シリコン基板又は層、22はフイールド絶縁膜、
23はP型ベース領域、24はP+型ベースコン
タクト領域、25はN+型エミツタ領域、26は
硼素を含むモリブデン硅化物からなるベース電
極、27は前記ベース電極の表面に形成された酸
化膜、28はエミツタ電極である。
かかる構造を実現するためには、まず通常の選
抵抗散法等によつてN型シリコン基板21にベー
ス領域22を形成した後、シリコン基板表面に硼
素を含むモリブデン硅化物をスパツタリング等に
より厚さ4000〔Å〕程に被着し、これをフオトリ
ソグラフイ技術を適用して選択的に除去しベース
電極26を形成する。
次いで750〔℃〕の水蒸気中において100分間程
加熱してベース電極26及び電極間に表出してい
るシリコン基板を酸化する。かかる酸化処理によ
つてベース電極26の表面には厚さ2000〔Å〕程
の酸化膜27が形成され、シリコン基板21の表
出面には250〜300〔Å〕の酸化膜が形成される。
次いで、前記シリコン基板を弗酸系エツチング
液に短時間浸漬して前記厚さ250〜300〔Å〕の酸
化膜を除去した後、通常の気相拡散法を適用して
前記酸化膜の除去された領域のベース領域内に燐
又は砒素を拡散導入してN+型エミツタ領域25
を形成する。かかる拡散処理にあつては高温処理
が伴うため、前記ベース電極26中に含まれた硼
素がベース領域23内へ拡散しP+型ベースコン
タクト領域24が形成されベース領域23とベー
ス電極26との電気的接触がより良好となる。し
かる後、通常の方法により前記エミツタ領域25
上にアルミニウム(Al)等からなるエミツタ電
極28を形成する。
このようなバイポーラトランジスタは、また第
3図に示される構造をとることもできる。同図に
示される構造において前記第2図に示される構造
と異る点は、エミツタ電極28′を燐又は砒素を
含むモリブデン硅化物から構成し、該エミツタ電
極28′をエミツタ領域25を形成するための不
純物源としても用いる点にある。
かかる構成をとる場合には、ベース領域23の
表面に燐又は砒素を含むモリブデン硅化物層2
8′を選択的に被着した後に、750〔℃〕程の温度
で酸化処理して該モリブデン硅化物層28′の表
面を酸化する。
次いで前記酸化処理によつて生成された酸化膜
29上及びベース領域23上を覆つて硼素を含む
モリブデン硅化物層26′を被着し、900〔℃〕程
の温度で再び酸化処理を行なつてモリブデン硅化
物層26′及び28′中に含まれる不純物をシリコ
ン基板21中へ拡散し、P+型ベースコンタクト
領域24並びにN+型エミツタ領域25を形成す
る。この時硼素を含むモリブデン硅化物層26′
の表面に酸化膜37′が生成される。
このような本発明にかかるバイポーラトランジ
スタにあつては、有効不純物を含むモリブデン硅
化物によつて構成される電極からの不純物拡散に
よつてベースコンタクト領域及び/あるいはエミ
ツタ領域が形成されるために、ベース電極、エミ
ツタ電極の間の距離を小さなものとすることがで
き、当該バイポーラトランジスタのスイツチング
速度は十分速い値が得られる。
また前記有効不純物を含むモリブデン硅化物か
ら構成される電極は、低い抵抗値を有するためそ
のまま延在して同一半導体基板に形成された他の
素子に接続しバイポーラ半導体集積回路を構成す
る際に適用することができる。
本発明によれば、従来の如く半導体層を用いて
相互接続体、電極を構成した半導体素子に比較し
て、より高性能な半導体素子をより簡単な製造工
程をもつて実現することができる。
なお、前記実施例にあつては、所望の不純物を
含む金属硅化物単体をもつて相互接続体、電極を
構成したが、前記不純物を含む金属硅化物とその
下層に配置される多結晶半導体との積層体により
相互接続体、電極を形成してもよい。
【図面の簡単な説明】
第1図は、本発明にかかる有効不純物を含む金
属硅化物の酸化特性を示す曲線図、第2図は本発
明の第1の実施例を示す断面図、第3図は本発明
の第2の実施例を示す断面図である。 図において、21……半導体基板、22……フ
イールド絶縁膜、23……ベース領域、24……
ベースコンタクト拡散領域、25……エミツタ、
26,26′……ベース電極、27,29,3
7′……酸化膜、28,28′……エミツタ電極。

Claims (1)

  1. 【特許請求の範囲】 1 一導電型のベース領域を有する基板上におい
    て、該ベース領域を表出するように選択的に形成
    された表面絶縁膜上から該ベース領域表面の一部
    に延在する導体として、一導電型の不純物を含有
    した金属硅化物からなる導体層を形成した後、酸
    化処理を施すことにより該ベース領域表面に生成
    する酸化膜厚より厚い酸化膜を該導体層表面に形
    成し、次いで、該酸化膜に対する全面的なエツチ
    ングを行うことで該導体層を表出させることなく
    該ベース領域を表出させ、次いで表出したベース
    領域に反対導電型の不純物を導入してエミツタ領
    域を形成すると共に、該導体層より該ベース領域
    中へ不純物を拡散してベースコンタクト拡散領域
    を形成する工程が含まれることを特徴とするバイ
    ポーラトランジスタの製造方法。 2 一導電型のベース領域を有する基板上におい
    て、該ベース領域表面に選択的に形成される導体
    として、反対導電型の不純物を含有した金属硅化
    物の第1の導体層を形成した後、酸化処理を施す
    ことにより該ベース領域表面に生成する酸化膜厚
    よりも厚い酸化膜を該第1の導体層表面に形成
    し、該酸化膜に対する全面的なエツチングを行う
    ことで該第1の導体層を表出させることなく該ベ
    ース領域を表出させ、次いで表出したベース領域
    上に、一導電型の不純物を含有した金属硅化物の
    第2の導体層を形成し、次いで、該第2の導体層
    表面に酸化膜を形成すると共に、該第1及び第2
    の導体層より該ベース領域中へ不純物を拡散し
    て、それぞれエミツタ領域及びベースコンタクト
    拡散領域を形成する工程が含まれることを特徴と
    するバイポーラトランジスタの製造方法。
JP16460384A 1984-08-06 1984-08-06 バイポ−ラトランジスタの製造方法 Granted JPS6063962A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16460384A JPS6063962A (ja) 1984-08-06 1984-08-06 バイポ−ラトランジスタの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16460384A JPS6063962A (ja) 1984-08-06 1984-08-06 バイポ−ラトランジスタの製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP55155376A Division JPS6044823B2 (ja) 1980-11-05 1980-11-05 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS6063962A JPS6063962A (ja) 1985-04-12
JPH0322694B2 true JPH0322694B2 (ja) 1991-03-27

Family

ID=15796314

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16460384A Granted JPS6063962A (ja) 1984-08-06 1984-08-06 バイポ−ラトランジスタの製造方法

Country Status (1)

Country Link
JP (1) JPS6063962A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62150748A (ja) * 1985-12-24 1987-07-04 Rohm Co Ltd 半導体装置の配線形成方法
JPH0693458B2 (ja) * 1986-01-27 1994-11-16 富士通株式会社 バイポ−ラトランジスタ
EP0265489B1 (en) * 1986-04-23 1991-01-16 AT&T Corp. Process for manufacturing semiconductor devices
JPH04219928A (ja) * 1990-12-20 1992-08-11 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US6633069B2 (en) * 1997-05-20 2003-10-14 Kabushiki Kaisha Toshiba Semiconductor device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0230573A (ja) * 1988-07-21 1990-01-31 Canon Inc シリアル記録装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0230573A (ja) * 1988-07-21 1990-01-31 Canon Inc シリアル記録装置

Also Published As

Publication number Publication date
JPS6063962A (ja) 1985-04-12

Similar Documents

Publication Publication Date Title
US4141022A (en) Refractory metal contacts for IGFETS
US4425700A (en) Semiconductor device and method for manufacturing the same
JP2577342B2 (ja) 半導体装置およびその製造方法
EP0076105A2 (en) Method of producing a bipolar transistor
JP3953696B2 (ja) 半導体装置の製造方法
JPS6256670B2 (ja)
JPH0322694B2 (ja)
JPS6021558A (ja) バイポ−ラ型半導体集積回路装置
JPH0550129B2 (ja)
JPH05243575A (ja) 薄膜トランジスタおよびその製造方法
JPS6044823B2 (ja) 半導体装置の製造方法
JPH0147012B2 (ja)
JPS6242391B2 (ja)
JPH021934A (ja) バイポーラ半導体装置の製造方法
JPH0231468A (ja) 浮遊ゲート型半導体記憶装置の製造方法
JPS63265448A (ja) Mos型半導体装置の製造方法
JP2523557B2 (ja) 半導体装置
JP2822382B2 (ja) 半導体装置及びその製造方法
JP2745946B2 (ja) 半導体集積回路の製造方法
JPS5925273A (ja) 半導体装置及びその製造方法
JPH0434820B2 (ja)
JPH01260857A (ja) 半導体素子およびその製造方法
JPH03142935A (ja) バイポーラ半導体装置の製造方法
JP2557840B2 (ja) 半導体装置の製造法
JPH0878356A (ja) 半導体装置の製造方法