JPH03142935A - バイポーラ半導体装置の製造方法 - Google Patents
バイポーラ半導体装置の製造方法Info
- Publication number
- JPH03142935A JPH03142935A JP27982189A JP27982189A JPH03142935A JP H03142935 A JPH03142935 A JP H03142935A JP 27982189 A JP27982189 A JP 27982189A JP 27982189 A JP27982189 A JP 27982189A JP H03142935 A JPH03142935 A JP H03142935A
- Authority
- JP
- Japan
- Prior art keywords
- base
- melting point
- film
- conductivity type
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 26
- 238000002844 melting Methods 0.000 claims abstract description 25
- 229910052751 metal Inorganic materials 0.000 claims abstract description 22
- 239000002184 metal Substances 0.000 claims abstract description 22
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 17
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 17
- 239000010703 silicon Substances 0.000 claims abstract description 17
- 230000008018 melting Effects 0.000 claims abstract description 16
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 16
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 7
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 29
- 239000000758 substrate Substances 0.000 claims description 18
- 238000000605 extraction Methods 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 8
- 230000002093 peripheral effect Effects 0.000 claims description 4
- 239000003870 refractory metal Substances 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 39
- 239000010936 titanium Substances 0.000 description 8
- 229910052719 titanium Inorganic materials 0.000 description 8
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 7
- 238000000206 photolithography Methods 0.000 description 6
- 238000001020 plasma etching Methods 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000005360 phosphosilicate glass Substances 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 229910052801 chlorine Inorganic materials 0.000 description 2
- 239000000460 chlorine Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000001443 photoexcitation Effects 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- -1 tungsten (W) Chemical compound 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
単結晶シリコン層と多結晶シリコン層を同時に成長させ
る技術を利用してバイポーラ半導体装置を製造する方法
の改良に関し、 従来から多゛用されている普遍的な技術を利用すること
に依ってベース抵抗の低減を簡単且つ容易に実現させφ
ことを目的とし、 一導電型半導体層(或いは基板)を覆う絶縁膜を選択的
にエツチングしてベース活性領域を形成する為の開口を
設けて該一導電型半導体MW(或いは基板)の一部を表
出させ、該表出された一導電型半導体層(或いは基板)
の周辺部分に反対導電型外部ベース領域を形成し、そこ
にコンタクトすると共に前記絶縁股上に延在する高融点
金属膜を形成し、前記表出された一導電型半導体N(或
いは基板)と接触する部分は単結晶シリコンに且つ他の
部分では多結晶シリコンになって一体化している反対導
電型シリコン膜を形成し、該反対導電型シリコン膜及び
高融点金属膜をパターニングして単結晶シリコンの反対
導電型内部ベース層パターン及び多結晶シリコン膜と高
融点金属膜とからなるベース引き出し電極パターンを一
体に形成し、ベース引き出し電極パターンをなす多結晶
シリコン膜と高融点金属膜とを反応させ高融点金属シリ
サイドのベース引き出し電極を生成させるよう構成する
。
る技術を利用してバイポーラ半導体装置を製造する方法
の改良に関し、 従来から多゛用されている普遍的な技術を利用すること
に依ってベース抵抗の低減を簡単且つ容易に実現させφ
ことを目的とし、 一導電型半導体層(或いは基板)を覆う絶縁膜を選択的
にエツチングしてベース活性領域を形成する為の開口を
設けて該一導電型半導体MW(或いは基板)の一部を表
出させ、該表出された一導電型半導体層(或いは基板)
の周辺部分に反対導電型外部ベース領域を形成し、そこ
にコンタクトすると共に前記絶縁股上に延在する高融点
金属膜を形成し、前記表出された一導電型半導体N(或
いは基板)と接触する部分は単結晶シリコンに且つ他の
部分では多結晶シリコンになって一体化している反対導
電型シリコン膜を形成し、該反対導電型シリコン膜及び
高融点金属膜をパターニングして単結晶シリコンの反対
導電型内部ベース層パターン及び多結晶シリコン膜と高
融点金属膜とからなるベース引き出し電極パターンを一
体に形成し、ベース引き出し電極パターンをなす多結晶
シリコン膜と高融点金属膜とを反応させ高融点金属シリ
サイドのベース引き出し電極を生成させるよう構成する
。
本発明は、単結晶シリコン層と多結晶シリコン層を同時
に威長さセる技術を利用してバイポーラ半導体装置を製
造する方法の改良に関する。
に威長さセる技術を利用してバイポーラ半導体装置を製
造する方法の改良に関する。
エピタキシャル成長法を適用して成長させたシリコン層
の一部をベース活性層とし、そのベース活性層に連なる
残りの部分をベース引き出し電極として利用するバイポ
ーラ・トランジスタが知られている。
の一部をベース活性層とし、そのベース活性層に連なる
残りの部分をベース引き出し電極として利用するバイポ
ーラ・トランジスタが知られている。
このバイポーラ・トランジスタは、浅いベース幅を容易
に実現でき、高速性に優れているが、そのようにベース
幅を浅くてざることに随伴する欠点も発生するので、そ
の欠点を解消しなければならない。
に実現でき、高速性に優れているが、そのようにベース
幅を浅くてざることに随伴する欠点も発生するので、そ
の欠点を解消しなければならない。
エピタキシャル成長させたシリコン膜を用いることに依
ってベース活性層とベース引き出し電極とを一体に形成
したバイポーラ・トランジスタに於いては、ベース活性
層となる単結晶シリコン膜の膜厚を50(nm)〜70
[nm)程度とすることによって、所謂、浅いベース幅
を実現させているので、動作性能が向上したとされてい
る。
ってベース活性層とベース引き出し電極とを一体に形成
したバイポーラ・トランジスタに於いては、ベース活性
層となる単結晶シリコン膜の膜厚を50(nm)〜70
[nm)程度とすることによって、所謂、浅いベース幅
を実現させているので、動作性能が向上したとされてい
る。
前記したように、この種のバイポーラ・トランジスタで
は、ベース活性層とベース引き出し電極とを同一のシリ
コン膜を用いるのであるから、ベース活性層を薄くすれ
ば、それに伴ってベース引き出し電極も薄くなってしま
い、ベース抵抗の増加を招来し、動作性能の向上を妨げ
ている。
は、ベース活性層とベース引き出し電極とを同一のシリ
コン膜を用いるのであるから、ベース活性層を薄くすれ
ば、それに伴ってベース引き出し電極も薄くなってしま
い、ベース抵抗の増加を招来し、動作性能の向上を妨げ
ている。
本発明は、従来から多用されている普遍的な技術を利用
することに依って前記のようなバイポーラ半導体装置に
於けるベース抵抗の低減を簡単且つ容易に実現させよう
とする。
することに依って前記のようなバイポーラ半導体装置に
於けるベース抵抗の低減を簡単且つ容易に実現させよう
とする。
本発明に依る半導体装置の製造方法に於いては、一導電
型半導体N(或いは基板)を覆う絶縁膜を形成する工程
と、次いで、該絶縁膜を選択的にエツチングしベース活
性領域を形成する為の開口を設けて該−1電型半導体層
(或いは基板)の一部を表出させる工程と、次いで、該
開口内に表出された該一導電型半導体層(或いは基板)
の周辺部分に反対導電型外部ベース領域を形成する工程
と、次いで、該反対導電型外部ベース領域にコンタクト
すると共に前記絶縁膜上に延在する高融点金属膜を形成
する工程と、次いで、前記開口内に表出された前記一導
電型半導体層(或いは基板)と接触する部分は単結晶シ
リコンに且つその他の部分では多結晶シリコンになって
一体化している反対導電型シリコン膜を形成する工程と
、次いで、該反対導電型シリコン膜及び高融点金属膜を
パターニングして単結晶シリコンからなる反対導電型内
部ベース層パターン及び多結晶シリコン膜と高融点金属
膜とが積層されたベース引き出し電極パターンを一体に
形成する工程と、次いで、ベース引き出し電極パターン
をなす多結晶シリコン膜と高融点金属膜とを反応させて
高融点金属シリサイドからなるベース引き出し電極を生
成させる工程とを含んでなるよう構成する。
型半導体N(或いは基板)を覆う絶縁膜を形成する工程
と、次いで、該絶縁膜を選択的にエツチングしベース活
性領域を形成する為の開口を設けて該−1電型半導体層
(或いは基板)の一部を表出させる工程と、次いで、該
開口内に表出された該一導電型半導体層(或いは基板)
の周辺部分に反対導電型外部ベース領域を形成する工程
と、次いで、該反対導電型外部ベース領域にコンタクト
すると共に前記絶縁膜上に延在する高融点金属膜を形成
する工程と、次いで、前記開口内に表出された前記一導
電型半導体層(或いは基板)と接触する部分は単結晶シ
リコンに且つその他の部分では多結晶シリコンになって
一体化している反対導電型シリコン膜を形成する工程と
、次いで、該反対導電型シリコン膜及び高融点金属膜を
パターニングして単結晶シリコンからなる反対導電型内
部ベース層パターン及び多結晶シリコン膜と高融点金属
膜とが積層されたベース引き出し電極パターンを一体に
形成する工程と、次いで、ベース引き出し電極パターン
をなす多結晶シリコン膜と高融点金属膜とを反応させて
高融点金属シリサイドからなるベース引き出し電極を生
成させる工程とを含んでなるよう構成する。
前記手段を採ることに依り、内部ベース層は浅いベース
幅を維持しながら、外部ベース領域にコンタクトし且つ
該内部ベース層と一体的に形成されたベース引き出し電
極の抵抗値は充分に低くすることが可能となり、従って
、この種のバイポーラ半導体装置の動作性能は更に向上
させることができる。
幅を維持しながら、外部ベース領域にコンタクトし且つ
該内部ベース層と一体的に形成されたベース引き出し電
極の抵抗値は充分に低くすることが可能となり、従って
、この種のバイポーラ半導体装置の動作性能は更に向上
させることができる。
第1図乃至第6図は本発明一実施例を解説する為の工程
要所に於けるバイポーラ半導体装置の要部切断側面図を
表し、以下、これ等の図を参照しつつ説明する。
要所に於けるバイポーラ半導体装置の要部切断側面図を
表し、以下、これ等の図を参照しつつ説明する。
第1図参照
(1)−1
埋込み拡散法を適用することに依り、p型シリコン半導
体基板1上に厚さ例えば2(μm)程度のn°型コレク
タ引き出し層2及び厚さ例えば1.5〔μm〕程度のn
型コレクタ層3を成長させる。
体基板1上に厚さ例えば2(μm)程度のn°型コレク
タ引き出し層2及び厚さ例えば1.5〔μm〕程度のn
型コレクタ層3を成長させる。
(1)−2
熱酸化法を適用することに依り、温度を例えハl OO
O(”C)とした湿性酸化雰囲気中にて厚さ例えば30
0(nm)程度の二酸化シリコン(SiO□)からなる
フィールド絶縁vA4を形成する。
O(”C)とした湿性酸化雰囲気中にて厚さ例えば30
0(nm)程度の二酸化シリコン(SiO□)からなる
フィールド絶縁vA4を形成する。
(1)−3
フォト・リソグラフィ技術に於けるレジスト・プロセス
並びにエツチング・ガスをフロロメタン(CHF3 )
とする反応性イオン・エツチング(reactive
ion etching : RI E )法を適用す
ることに依り、フィールド絶縁膜4の選択的エツチング
を行なってベース活性領域を形成する為の開口を形成し
てれ型コレクタ層3の一部を表出させる。
並びにエツチング・ガスをフロロメタン(CHF3 )
とする反応性イオン・エツチング(reactive
ion etching : RI E )法を適用す
ることに依り、フィールド絶縁膜4の選択的エツチング
を行なってベース活性領域を形成する為の開口を形成し
てれ型コレクタ層3の一部を表出させる。
(1)−4
フォト・リソグラフィ技術におけるレジスト・プロセス
を適用することに依り、フィールド絶縁膜4に形成した
開口の略中央を覆うフォト・レジスト)I!I5を形成
する。
を適用することに依り、フィールド絶縁膜4に形成した
開口の略中央を覆うフォト・レジスト)I!I5を形成
する。
(1)−5
イオン注入法を適用することに依り、フィールド絶縁膜
4並びにフォト・レジストM5をマスクとし、加速エネ
ルギを25 [KeV] 、また、ドーズ量を5 X
10 ” (C1−”]として硼素(B)イオンの打ち
込みを行ないp゛梨型外ベース領域6を形成する。
4並びにフォト・レジストM5をマスクとし、加速エネ
ルギを25 [KeV] 、また、ドーズ量を5 X
10 ” (C1−”]として硼素(B)イオンの打ち
込みを行ないp゛梨型外ベース領域6を形成する。
第2図参照
(2)−1
フォト・レジスト膜5をそのまま残した状態で、スパッ
タリング法を通用することに依り、厚さが例えば20(
nm)程度であるチタン(Ti)膜7を形成する。
タリング法を通用することに依り、厚さが例えば20(
nm)程度であるチタン(Ti)膜7を形成する。
ここで、チタン膜7の厚さを1とした場合、後に形成す
るベース層である単結晶シリコン膜の厚さが2、即ち、
約l:2の比となるように選択される。また、チタンは
、他の高融点金属でシリサイドを生威し得るもの、例え
ばタングステン(W〉、タンタル(丁a)、モリフ゛デ
ン(Mo)などに代替することができる。
るベース層である単結晶シリコン膜の厚さが2、即ち、
約l:2の比となるように選択される。また、チタンは
、他の高融点金属でシリサイドを生威し得るもの、例え
ばタングステン(W〉、タンタル(丁a)、モリフ゛デ
ン(Mo)などに代替することができる。
(212
例えば有va溶剤中に浸漬するなどしてフォト・レジス
ト膜5を除去すると、チタン膜7はリフト・オフ法でパ
ターニングされ、一部がベース引き出し電極パターンに
なる。
ト膜5を除去すると、チタン膜7はリフト・オフ法でパ
ターニングされ、一部がベース引き出し電極パターンに
なる。
第3図参照
(3)−1
ジシラン(SiJi)の光励起反応を利用した気相エピ
タキシャル成長法を適用することに依り、温度を540
(”C)〜600[’C)として厚さが例えば50(n
m)程度であるシリコン膜を形成するが、この際、同時
にジボラン(BJi)を添加してシリコン膜をp型化す
る。
タキシャル成長法を適用することに依り、温度を540
(”C)〜600[’C)として厚さが例えば50(n
m)程度であるシリコン膜を形成するが、この際、同時
にジボラン(BJi)を添加してシリコン膜をp型化す
る。
この場合、硼素の濃度は、ベース層となる単結晶シリコ
ン部分で5〜10 X 10 ” (cm−33程度と
なるようにする。
ン部分で5〜10 X 10 ” (cm−33程度と
なるようにする。
ここで成長させたシリコン膜は、n型コレクタ層3上に
成長された部分は単結晶シリコンからなるp型内部ベー
ス層8となり、そして、チタン@1上に成長された部分
は多結晶シリコン膜9となる。
成長された部分は単結晶シリコンからなるp型内部ベー
ス層8となり、そして、チタン@1上に成長された部分
は多結晶シリコン膜9となる。
(3)−2
フォト・リソグラフィ技術に於けるレジスト・プロセス
及びエツチング・ガスを塩素系ガスとするRIE法を適
用することに依り、多結晶シリコンII!9及びチタン
膜7のバターニングを行なって、ベース引き出し電極及
び内部ベース層を一体化したパターンを完成させる。
及びエツチング・ガスを塩素系ガスとするRIE法を適
用することに依り、多結晶シリコンII!9及びチタン
膜7のバターニングを行なって、ベース引き出し電極及
び内部ベース層を一体化したパターンを完成させる。
第4図参照
(4)−1
化学気相堆積(chemical vapour de
position:CVD)法を適用することに依り、
厚さ例えば300 [nm]程度の二酸化シリコンから
なる眉間絶縁11112を形成する。
position:CVD)法を適用することに依り、
厚さ例えば300 [nm]程度の二酸化シリコンから
なる眉間絶縁11112を形成する。
(4)−2
急速アニール法を適用することに依り、温度を850[
”C)、そして、時間を10〔秒〕としてアニールを行
ない、多結晶シリコン膜9とチタン膜7と反応させ、p
゛梨型外ベース領域6にコンタクトするチタン・シリサ
イド(TiSig)ベース引き出し電極11を生成させ
る。
”C)、そして、時間を10〔秒〕としてアニールを行
ない、多結晶シリコン膜9とチタン膜7と反応させ、p
゛梨型外ベース領域6にコンタクトするチタン・シリサ
イド(TiSig)ベース引き出し電極11を生成させ
る。
第5図参照
(5)−1
フォト・リソグラフィ技術に於けるレジスト・プロセス
及びエツチング・ガスをcup、とするRIE法を適用
することに依り、層間絶縁膜12の選択的エツチングを
行なった、ベース活性領域の略中央に対応する部分にエ
ミッタ活性領域を形成する為の開口を形成する。
及びエツチング・ガスをcup、とするRIE法を適用
することに依り、層間絶縁膜12の選択的エツチングを
行なった、ベース活性領域の略中央に対応する部分にエ
ミッタ活性領域を形成する為の開口を形成する。
第6図参照
(6)−1
CVD法を適用することに依り、例えば砒素(As)を
含有させた多結晶シリコン1!13を厚さ例えば300
(nm)程度に成長させる。
含有させた多結晶シリコン1!13を厚さ例えば300
(nm)程度に成長させる。
(6)−2
フォト・リソグラフィ技術に於けるレジスト・プロセス
及びエツチング・ガスを塩素系ガスとするRIE法を適
用することに依り、多結晶シリコンlll’13のバタ
ーニングを行なって、エミッタ活性領域に対応する部分
を残して他を除去する。
及びエツチング・ガスを塩素系ガスとするRIE法を適
用することに依り、多結晶シリコンlll’13のバタ
ーニングを行なって、エミッタ活性領域に対応する部分
を残して他を除去する。
(6)−3
CVD法を通用することに依り、厚さが例えば300(
nm)程度である燐珪酸ガラス(phosphosil
licate glass : P S G)膜14を
形成する。
nm)程度である燐珪酸ガラス(phosphosil
licate glass : P S G)膜14を
形成する。
(6)−4
フォト・リソグラフィ技術に螢けるレジスト・プロセス
及びエツチング・ガスをCUP!とするRIE法を適用
することに依り、PSG膜14の選択的エツチングを行
なってベース電極コンタクト窓、工果ツタ電極コンタク
ト窓、その他の電極コンタクト窓を形成する。
及びエツチング・ガスをCUP!とするRIE法を適用
することに依り、PSG膜14の選択的エツチングを行
なってベース電極コンタクト窓、工果ツタ電極コンタク
ト窓、その他の電極コンタクト窓を形成する。
(6)−5
電気炉アニール法を適用することにより、温度を850
℃、そして、時間を30分としてアニールを行ない、多
結晶シリコン膜13よりp型内部ベース層8内に砒素を
拡散させ、n゛型工ξツタ領域17を形成する。
℃、そして、時間を30分としてアニールを行ない、多
結晶シリコン膜13よりp型内部ベース層8内に砒素を
拡散させ、n゛型工ξツタ領域17を形成する。
(6)−6
スパッタリング法を通用することに依り、厚さが例えば
800 (nm)程度であるアルミニウム合金膜を形成
する。
800 (nm)程度であるアルミニウム合金膜を形成
する。
(6)−7
フォト・リソグラフィ技術に於けるレジスト・プロセス
及びエツチング・ガスを塩素系ガスとするRIE法を適
用することに依り、アルミニウム膜のバターニングを行
なってベース電極15、エミッタ電極16、その他の電
極を形成する。
及びエツチング・ガスを塩素系ガスとするRIE法を適
用することに依り、アルミニウム膜のバターニングを行
なってベース電極15、エミッタ電極16、その他の電
極を形成する。
このようにしてバイポーラ半導体装置が完成されるが、
ここでは、npn型バイポーラ・トランジスタを製造す
る場合について説明したが、pnp型バイポーラ・トラ
ンジスタについても全く同様に実施することができる。
ここでは、npn型バイポーラ・トランジスタを製造す
る場合について説明したが、pnp型バイポーラ・トラ
ンジスタについても全く同様に実施することができる。
本発明に依るバイポーラ半導体装置の製造方法に於いて
は、一導電型半導体層或いは基板を覆う絶縁膜を形成し
、該絶縁膜を選択的にエツチングしベース活性領域を形
成する為の開口を設けて該一導電型半導体層或いは基板
の一部を表出させ、該開口内に表出された該一導電型半
導体層或いは基板の周辺部分に反対導電型外部ベース領
域を形成し、該反対導電型外部ベース領域にコンタクト
すると共に前記絶縁膜上に延在する高融点金属膜を形成
し、前記開口内に表出された前記一導電型半導体層或い
は基板と接触する部分は単結晶シリコンに且つその他の
部分では多結晶シリコンになって一体化している反対導
電型シリコン膜を形成し、該反対導電型シリコン膜及び
高融点金属膜をバターニングして単結晶シリコンからな
る反対導電型内部ベース層パターン及び多結晶シリコン
膜と高融点金属膜とが積層されたベース引き出し電極パ
ターンを一体に形成し、ベース引き出し1!1梅パター
ンをなす多結晶シリコン膜と高融点金属膜とを反応させ
て高融点金属シリサイドからなるベース引き出し電極を
生成させている。
は、一導電型半導体層或いは基板を覆う絶縁膜を形成し
、該絶縁膜を選択的にエツチングしベース活性領域を形
成する為の開口を設けて該一導電型半導体層或いは基板
の一部を表出させ、該開口内に表出された該一導電型半
導体層或いは基板の周辺部分に反対導電型外部ベース領
域を形成し、該反対導電型外部ベース領域にコンタクト
すると共に前記絶縁膜上に延在する高融点金属膜を形成
し、前記開口内に表出された前記一導電型半導体層或い
は基板と接触する部分は単結晶シリコンに且つその他の
部分では多結晶シリコンになって一体化している反対導
電型シリコン膜を形成し、該反対導電型シリコン膜及び
高融点金属膜をバターニングして単結晶シリコンからな
る反対導電型内部ベース層パターン及び多結晶シリコン
膜と高融点金属膜とが積層されたベース引き出し電極パ
ターンを一体に形成し、ベース引き出し1!1梅パター
ンをなす多結晶シリコン膜と高融点金属膜とを反応させ
て高融点金属シリサイドからなるベース引き出し電極を
生成させている。
前記構成を採ることに依り、内部ベース層は浅いベース
幅を維持しながら、外部ベース領域にコンタクトし且つ
該内部ベース層と一体的に形成されたベース引き出し電
極の抵抗値は充分に低くすることか可能となり、従って
、この種のバイポーラ半導体装置の動作性能は更に向上
させることができる。
幅を維持しながら、外部ベース領域にコンタクトし且つ
該内部ベース層と一体的に形成されたベース引き出し電
極の抵抗値は充分に低くすることか可能となり、従って
、この種のバイポーラ半導体装置の動作性能は更に向上
させることができる。
第1図乃至第6図は本発明一実施例を説明する為の工程
要所に於けるバイポーラ半導体装置の要部切断側面図を
表している。 図に於いて、1はp型シリコン半導体基板、2はn゛型
コレクタ引き出し層、3はn型コレクタ層、4はフィー
ルド絶縁膜、5はフォト・レジスト膜、6はp゛梨型外
ベース領域、7はチタン膜、8はp型内部ベース層、9
は多結晶シリコン膜、11はベース引き出し電極、12
は眉間絶縁膜、13は多結晶シリコン膜、14はPSG
ll、15はベース電極、16はエミッタ電極、17は
n゛型エミッタ領域をそれぞれ示している。
要所に於けるバイポーラ半導体装置の要部切断側面図を
表している。 図に於いて、1はp型シリコン半導体基板、2はn゛型
コレクタ引き出し層、3はn型コレクタ層、4はフィー
ルド絶縁膜、5はフォト・レジスト膜、6はp゛梨型外
ベース領域、7はチタン膜、8はp型内部ベース層、9
は多結晶シリコン膜、11はベース引き出し電極、12
は眉間絶縁膜、13は多結晶シリコン膜、14はPSG
ll、15はベース電極、16はエミッタ電極、17は
n゛型エミッタ領域をそれぞれ示している。
Claims (1)
- 【特許請求の範囲】 一導電型半導体層(或いは基板)を覆う絶縁膜を形成
する工程と、 次いで、該絶縁膜を選択的にエッチングしベース活性領
域を形成する為の開口を設けて該一導電型半導体層(或
いは基板)の一部を表出させる工程と、 次いで、該開口内に表出された該一導電型半導体層(或
いは基板)の周辺部分に反対導電型外部ベース領域を形
成する工程と、 次いで、該反対導電型外部ベース領域にコンタクトする
と共に前記絶縁膜上に延在する高融点金属膜を形成する
工程と、 次いで、前記開口内に表出された前記一導電型半導体層
(或いは基板)と接触する部分は単結晶シリコンに且つ
その他の部分では多結晶シリコンになって一体化してい
る反対導電型シリコン膜を形成する工程と、 次いで、該反対導電型シリコン膜及び高融点金属膜をパ
ターニングして単結晶シリコンからなる反対導電型内部
ベース層パターン及び多結晶シリコン膜と高融点金属膜
とが積層されたベース引き出し電極パターンを一体に形
成する工程と、次いで、ベース引き出し電極パターンを
なす多結晶シリコン膜と高融点金属膜とを反応させて高
融点金属シリサイドからなるベース引き出し電極を生成
させる工程と を含んでなることを特徴とするバイポーラ半導体装置の
製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27982189A JPH03142935A (ja) | 1989-10-30 | 1989-10-30 | バイポーラ半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27982189A JPH03142935A (ja) | 1989-10-30 | 1989-10-30 | バイポーラ半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03142935A true JPH03142935A (ja) | 1991-06-18 |
Family
ID=17616383
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27982189A Pending JPH03142935A (ja) | 1989-10-30 | 1989-10-30 | バイポーラ半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03142935A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6633069B2 (en) * | 1997-05-20 | 2003-10-14 | Kabushiki Kaisha Toshiba | Semiconductor device |
-
1989
- 1989-10-30 JP JP27982189A patent/JPH03142935A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6633069B2 (en) * | 1997-05-20 | 2003-10-14 | Kabushiki Kaisha Toshiba | Semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4590666A (en) | Method for producing a bipolar transistor having a reduced base region | |
JPH1197451A (ja) | 半導体装置の製法 | |
JP2001060592A (ja) | 半導体装置の製造方法 | |
JPS59148365A (ja) | 集積半導体回路とその製造方法 | |
JPH03142935A (ja) | バイポーラ半導体装置の製造方法 | |
JPS6226573B2 (ja) | ||
JPH0322694B2 (ja) | ||
JPS61296767A (ja) | 半導体装置の製造方法 | |
JPH021934A (ja) | バイポーラ半導体装置の製造方法 | |
JPS58142573A (ja) | 半導体集積回路およびその製造方法 | |
JPS6220711B2 (ja) | ||
JP2000323665A (ja) | 半導体装置の製法 | |
JP3189722B2 (ja) | 半導体集積回路装置及びその製造方法 | |
JP2546650B2 (ja) | バイポ−ラトランジスタの製造法 | |
JPH0247853B2 (ja) | ||
JP2523557B2 (ja) | 半導体装置 | |
JPS60103613A (ja) | 半導体装置の製造方法 | |
JPH04152531A (ja) | 半導体装置の製造方法 | |
JPH0222544B2 (ja) | ||
JPS62136874A (ja) | 半導体装置の製造方法 | |
JPS63228752A (ja) | 半導体装置の製造方法 | |
JPS5848440A (ja) | 半導体装置の製造方法 | |
JPH0240921A (ja) | バイポーラトランジスタの製造方法 | |
JPH0325926B2 (ja) | ||
JPS63301556A (ja) | Bi−CMOS半導体装置 |