DE2262297A1 - Monolithisch integrierbare, digitale grundschaltung - Google Patents

Monolithisch integrierbare, digitale grundschaltung

Info

Publication number
DE2262297A1
DE2262297A1 DE2262297A DE2262297A DE2262297A1 DE 2262297 A1 DE2262297 A1 DE 2262297A1 DE 2262297 A DE2262297 A DE 2262297A DE 2262297 A DE2262297 A DE 2262297A DE 2262297 A1 DE2262297 A1 DE 2262297A1
Authority
DE
Germany
Prior art keywords
basic circuit
circuit according
zone
semiconductor layer
monolithically integrable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2262297A
Other languages
English (en)
Other versions
DE2262297C2 (de
Inventor
Horst Heinz Dipl Ing Dr Berger
Siegried K Dipl Ing D Wiedmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
IBM Deutschland GmbH
Original Assignee
IBM Deutschland GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by IBM Deutschland GmbH filed Critical IBM Deutschland GmbH
Priority to DE2262297A priority Critical patent/DE2262297C2/de
Priority claimed from DE2262397A external-priority patent/DE2262397A1/de
Priority to FR7342454A priority patent/FR2211751B1/fr
Priority to GB5451273A priority patent/GB1402809A/en
Priority to US419581A priority patent/US3922565A/en
Priority to JP48141931A priority patent/JPS5218089B2/ja
Publication of DE2262297A1 publication Critical patent/DE2262297A1/de
Application granted granted Critical
Publication of DE2262297C2 publication Critical patent/DE2262297C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/013—Modifications for accelerating switching in bipolar transistor circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
    • H01L27/0229—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of bipolar structures
    • H01L27/0233—Integrated injection logic structures [I2L]
    • H01L27/0237—Integrated injection logic structures [I2L] using vertical injector structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0744—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common without components of the field effect type
    • H01L27/075—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. lateral bipolar transistor, and vertical bipolar transistor and resistor
    • H01L27/0755—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0761—Vertical bipolar transistor in combination with diodes only
    • H01L27/0766—Vertical bipolar transistor in combination with diodes only with Schottky diodes only
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/051—Etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/087—I2L integrated injection logic
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/096—Lateral transistor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/117—Oxidation, selective

Description

gg-sn
Anmelderin: IBM Deutschland GmbH
Pascalstr. 100 7000 Stuttgart 80
Amtliches Aktenzeichen: Neuanmeldung ε Aktenzeichen der Anmelderin: GE 972 024
Monolithisch integrierbare, digitale Grundschaltung
Die Erfindung betrifft eine monolithisch integrierbare, digitale Grundschaltung, bestehend aus einem an eine geeignete Stromversorgung angeschlossenen Schalttransistor, an dessen Basis Dioden angelegt sind.
•In der bipolaren monolithischen Technik werden Strukturen hergestellt, deren Dimensionen und Dotierungsprofile im wesentlichen von einer Oberfläche des verwendeten Halbleiterplättchens aus bestimmt werden. Die dabei angewandten Verfahren sind unter dem Begriff "Planartechnik" zusammenzufassen. Dabei sind alle Elemente auf einem gemeinsamen Halbleiterplättchen angeordnet und mit Hilfe von aufgebrachten flächenhaften Leitungszügen untereinander kontaktiert. Als Ausgangsmaterial dient meist eine relativ schwach dotierte Siliziumscheibe als Substrat, auf das eine dünne, schwach dotierte einkristalline Siliziumschicht epitaktisch aufgewachsen ist. In diese epitaktisch aufgewachsene Siliziumschicht werden in aufeinanderfolgenden photolithographischen Prozeßschritten mit jeweils nachfolgenden Diffusionsprozessen die gewünschten, PN-übergänge bildenden Strukturen eingebracht. Da die Leitfähigkeit der Epitaxieschicht relativ hoch ist, so daß die Schaltungselemente, die sich auf einem gemeinsamen Halbleiterplättchen befinden, miteinander verkoppelt werden, müssen sie
409826/0536
gegeneinander isoliert werden. Das derzeit allgemein gebräuchliche Verfahren zur Isolation besteht in der Bildung von Isolationswannen dadurch, daß durch zusätzliche rahmenförmige Diffusionszonen, die in Sperrichtung isolierende PN-Übergänge bilden, getrennte, die einzelnen Schaltungselemente aufnehmende Halbleiterbereiche hergestellt werden. Die ineinander verschachtelten aktiven Halbleiterzonen eines Transistors müssen eine gewisse Mindestoberfläche aufweisen, an der die erforderliche Kontaktierung vorgenommen werden kann. Außerdem erfordern die die aktiven Zonen rahmenförmig umgebenden Isolationszonen, welche die Epitaxieschicht bis zum Substrat durchdringen müssen, infolge ihrer seitlichen Ausdiffusion zusätzlichen Flächenaufwand. Das bedeutet also, daß derartige bekannte Strukturen aufgrund ihrer Dimensionen und ihrer durch Diffusion erzeugten Dotierungsprofile nicht optimal sind, wenn Schaltkreise extrem hoher Dichte und minimaler Verlustleistung hergestellt werden sollen. Sie haben den zusätzlichen Nachteil, daß die Ladungsspeicherung der Transistoren im gesättigten Zustand schwierig zu kontrollieren ist. Außerdem sind die Herstellungsverfahren aufwendig, da relativ viele Maskierungsund Diffusionsschritte erforderlich sind.
Man ist aus Kosten- und Zuverlässigkeitsgründen bestrebt, eine möglichst große Anzahl von Schaltungskomponenten auf einem einzigen Halbleiterplättchen unterzubringen. Ein weiteres dauerndes Ziel bei der Auslegung monolithischer Halbleiterschaltungen besteht darin, die Verfahrensschritte zu vereinfachen und zu verringern. Um eine größere Anzahl von Schaltungskomponenten auf einem einzigen Halbleiterplättchen unterzubringen, muß in der Regel dessen Oberfläche vergrößert werden. Dadurch nimmt jedoch zunächst die von einer kreisförmigen Halbleiterscheibe (Wafer) erhältliche Anzahl von Plättchen (Chips) ab. Außerdem sinkt die Ausbeute an brauchbaren Halbleiterplättchen auf einer Haltleiterscheibe rapide ab. Soll deshalb eine gegebene Schaltung mit möglichst hoher Ausbeute hergestellt werden, dann muß schon beim Entwurf darauf geachtet werden, daß sie eine möglichst kleine Oberfläche einnimmt.
GE 972 024 AO 98 26/0 S3 β
Um den geschilderten Forderungen gerecht zu werden, bzw. um die aufgezeigten Probleme zu mindern/ ist es im Zusammenhang mit der monolithischen Auslegung von bipolaren Schaltungen.bereits bekannt in Verbesserung der "üblichen Layout-Technik", wonach für iedes Schaltungselement eine besondere Isolationswanne vorgesehen ist, mehrere Schaltungskomponenten innerhalb einer einzigen Isolationswanne zusammen zu fassen. Es werden dabei vorzugsweise auch gleichartige, auf demselben Potential liegende Halbleiterzonen gemeinsam ausgebildet. Es ist weiter bekannt, NPN- und PNP-Transistoren in einer Vierschichtstruktur miteinander zu integrieren (Microelectronic-Circuits and Applikation, J.M. Carrol, MacGraw Hill, 1965, Seite 76, Fig. 4). Auch bei dieser bekannten Schaltung kann nicht auf die beschriebene flächenaufwendige Isolationsdiffusion verzichtet werden. Schließlich bringt sie auch bezüglich der innerhalb der Isolationswannen realisierten Schaltungskomponenten keine Prozeßvereinfachung oder gar eine Einsparung von Prozeßschritten.
Aus diesem Grunde ist in der deutschen Offenlegungsschrift Nr. 2 021 824 ein in gewisser Hinsicht bereits verbesserter monolithischer Aufbau der genannten, bekannten Schaltung mit zwei komplementären Transistoren angegeben worden. Außerdem ist dort bereits die Anwendung dieser Schaltung als Grundbaustein für ein logisches Halbleiterschaltungskonzept vorgeschlagen worden. Dieses logische Schaltungskonzept ist zum Zwecke der Erreichung einer hohen Packungsdichte derart aufgebaut, daß in ein Halbleitergrundmaterial eines ersten Leitfähigkeitstyps mindestens zwei dazu entgegengesetzt" leitfähige Gebiete in einem Abstand als Emitter- und Kollektorzonen einer lateralen Transistorstruktur angeordnet sind. In der Kollektorzone der lateralen Transistorstruktur befindet sich mindestens eine weitere dazu entgegengesetzt leitfähige Zone als Kollektorzone einer invers betriebenen Transistorstruktur. Zum Betrieb dieser Halbleiterstruktur als logische Grundschaltung wird in die Emitterzone der lateralen Transistorstruktur ein Strom eingeprägt, der in Abhängigkeit von dem an seiner zugehörigen Kollektorzone angelegten Eingangssignal
GE 972 024 409 826/ 0 S 3 β
den als Ausgangssignal dienenden Stromfluß durch die vertikale Transistorstruktur steuert.
Diese bekannte Struktur bzw. logische Grundschaltung läßt sich universell für verschiedenste Verknüpfungsnetzwerke einsetzen, indem mehrere derartige Grundschaltungen, die beispielsweise als NOR-Schaltungen betreibbar sind, in bestimmter Weise kombiniert werden. Es ist festzustellen, daß infolge des Fehlens von Isolationsdiffusionsgebieten, da die einzelnen Grundschaltungen ohne Trennung aneinandergereiht integrierbar sind, sowie durch Vermeidung von diffundierten Widerständen eine erhebliche Flächeneinsparung gegenüber bekannten logischen Schaltungsfamilien möglich ist. Außerdem ist der Herstellungsprozeß vereinfacht und entspricht dem bei der Herstellung eines einzelnen Planartransistors. Es ist auch festzustellen, daß der flächenmäßige Aufwand durch die laterale Struktur des einen Transistors bestimmt ist, wobei die einzelnen, an die Oberfläche tretenden Diffusionszonen die erforderliche Fläche aufweisen müssen. Außerdem sind für zwei Transistorzonen selektive Diffusionsprozesse erforderlich. Schließlich ist festzustellen, daß für die logische Verknüpfung und für die Stromversorgung getrennte Verdrahtungen vorzusehen sind.
Es ist auch bereits eine hinsichtlich der Integrationsdichte bzw. des Flächenbedarfes, der Verlustleistung in Verbindung mit einem optimalen Geschwindigkeits-Leistungsverhältnis und hinsichtlich des Herstellungsverfahrens verbesserte monolithische Struktur für diese bekannte logische G^undschaltung vorgeschlagen worden. Diese Halbleiterstruktur ist dadurch gekennzeichnet, daß sie aus einer auf ein Substrat eines ersten Leitfähigkeitstyps aufgebrachten ersten Schicht des entgegengesetzten zweiten Leitfähigkeit styps , einer auf die erste Schicht aufgebrachten zweiten Schicht des ersten Leitfähigkeitstyps und einer auf die zweite Schicht aufgebrachten dritten Schicht des zweiten Leitfähigkeitstyps besteht und daß zur Kontaktierung der einzelnen Schichten jede Teilstruktur von die jeweils darüberliegenden Schichten durchdringenden Zonen des zu kontaktierenden Schicht entsprechenden
GE 972 024 A09826/0B3ß
Leitfähigkeitstyps rahmenförmig umgeben ist. Das Substrat bildet den Emitter des zweiten, die erste Schicht den Emitter des ersten und die Basis des zweiten, die zweite Schicht die Basis des ersten und den Kollektor des zweiten und die dritte Schicht bildet den Kollektor des ersten Transistors der bekannten Schaltung.
Die bereits vorgeschlagene Version der logis'chen Grundschaltung weist zwar gegenüber der bekannten Version in vielerlei Hinsicht Vorteile auf, es haftet ihr aber weiterhin der Nachteil an, daß es schwierig ist, die Grenzgeschwindigkeit bei Verwendung üblicher Transistoren auf extrem hohe Werte anzuheben. Die Ursache dafür ist, daß die Transistoren in Sättigung betrieben werden.
Der Sättigungseinfluß führt aber zu einer Herabsetzung der erreichbaren Schaltgeschwindigkeiten. -
Es ist die der Erfindung zugrunde liegende Aufgabe, die bereits vorgeschlagene Grundschaltung bzw. deren Halbleiterstruktur dahingehend zu verbessern, daß der Sättigungseinfluß völlig be- · seitigt wird und damit extrem hohe Grenz- bzw. Schaltgeschwindigkeiten erreicht werden. Dabei sollen die bei der bereits vorgeschlagenen Grundschaltung hinsichtlich der einfachen Struktur, der hohen Integrationsdichte, der niedrigen Verlustleistung in Verbindung mit einem optimalen Geschwindigkeits-Leistungsverhältnis und hinsichtlich des einfachen Herstellungsverfahrens erzielten Vorteile erhalten bleiben.·
Gemäß der Erfindung wird diese Aufgabe für eine monolithisch integrierbare, digitale Grundschaltung, bestehend aus einem an eine geeignete Stromversorgung angeschlossenen Schalttransistor, an dessen Basis Dioden angelegt sind, dadurch gelöst, daß der Kollektor des Schalttransistors und die Dioden aus Schottky-Kontakten an der die Basis des Schalttransistors bildenden Halbleiterzone bestehen. Hierbei werden in vorteilhafter Weise die günstigen Sättigungseigenschaften eines einen Schottky-Kollektor aufweisenden Transistors ausgenutzt.
ge 972 024 4098 26/0 53 6
Ein besonders günstiger Aufbau besteht darin, daß Emitter und Basis des Schalttransistors aus einer Schichtstruktur mit zwei Halbleitersohichten unterschiedlichen Leitfahigkeitstyps bestehen.
Eine vorteilhafte Ausgestaltung besteht darin, daß die Stromversorgung aus einem zum Schalttransistor komplementären Transistor besteht, dessen Kollektor mit der Basis und dessen Basis mit dem Emitter des Schalttransistors verbunden ist, und über den eine Ladungsträger-Injektion in den Emitter des Schalttransistors erfolgt.
Hinsichtlich der Anwendbarkeit erweist es sich als vorteilhaft, wenn die Schottky-Barrieren für den Kollektor einerseits und für die Dioden andererseits unterschiedlich gewählt sind.
Vorteilhafterweise bilden die Dioden die Eingänge und der Kollektor des Schalttransistors den Ausgang der eine NOR-Verknüpfung darstellenden Grundschaltung. Zur Darstellung komplexer logischer Verknüpfungen sind mehrere Grundschaltungen entsprechend kombiniert. Zur Anpassung der Eingangs- und Ausgangspegel aneinander ist die Schottky-Barriere für den den Kollektor bildenden Schottky-Kontakt höher gewählt als die die für die Dioden bildenden Schottky-Kontakte. Zur Darstellung einer ODER-Verknüpfung die den gemeinsamen Ausgang bildenden Kollektoren mehrerer Grundschaltungen sind direkt verbindbar.
Eine vorteilhafte strukturelle Ausgestaltung besteht darin, daß die Grundschaltung aus einer Schichtstruktur mit einer ersten, einer zweiten mittleren und einer dritten Halbleiterschicht abwechselnden Leitfähigkeitstyps besteht, daß die erste und die zweite Halbleiterschicht ohmisch kontaktiert sind und daß die dritte Halbleiterschicht mit den Schottky-Kontakten versehen ist. Insbesondere ist diese Struktur dadurch gekennzeichnet, daß die zweite Halbleiterschicht gleichzeitig den Emitter des Schalttransistors und die Basis des zusätzlichen Transistors bildet, dessen Emitter aus der ersten Halbleiterschicht besteht, und daß
ge 972 024 409826/0536
die dritte Halbleiterschicht gleichzeitig den Kollektor des zusätzlichen Transistors und die Basis des Schalttransistors bildet.
Zum Zwecke der Kontaktierung ist vorgesehen, daß die erste Halbleiterschicht direkt und die zweite Halbleiterschicht über eine hochdotierte, die dritte Halbleiterschicht durchquerende Kontaktierungszone des der zweiten Halbleiterschicht entsprechenden Leitfähigkeitstyps mit einem ohmschen Kontakt versehen ist.
Eine vorteilhafte Ausgestaltung komplexer Verknüpfungsnetzwerke besteht darin, daß beliebige, aus mehreren Grundschaltungen bestehende logische Verknüpfungsschaltungen eine gemeinsame Schichtstruktur aufweisen.
Eine weitere vorteilhafte strukturelle Ausgestaltung besteht darin, daß der komplementäre Transistor als laterale Struktur ausgebildet ist. Dabei ist die den Emitter des komplementären Transistors bildende erste Halbleiterschicht durch eine entsprechend dotierte, innerhalb einer Kontaktierungszone zur zweiten Halbleiterschicht liegende Halbleiterzone ersetzt.
Hinsichtlich der gegenseitigen Isolation einzelner, gemeinsam integrierter Grundschaltungen vorteilhafter Ausgestaltungen bestehen darin, daß die einzelnen Grundschaltungen durch rahmenförmig ihre Struktur umgebende und die dritte Halbleiterschicht durchquerende Isolationszone gegeneinander isoliert sind. Hierbei erweist es sich als vorteilhaft, daß die Isolationszone aus einer hochdotierten Halbleiterzone des der zweiten Halbleiterschicht entsprechenden Leitfähigkeitstyps besteht. Dabei kann über die als Isolationszone dienende hochdotierte Halbleiterzone gleichzeitig die Kontaktierung der zweiten Halbleiterschicht erfolgen. Weitere, die Isolation betreffende Ausgestaltungen ergeben sich dadurch, daß die Isolationszonen aus Halbleiteroxyd bestehen, oder daß die Isolationszonen durch eine Mesa-Ätzung ersetzt sind.
Zur Vermeidung parasitärer Injektionsströme in, den die Dioden
ge 972 024 409826/0 53 6
aufnehmenden Teil der Basiszone des Schalttransistors sind Vorkehrungen getroffen, die darin bestehen, daß die dritte Halbleiterschicht durch eine Trennzone in einen ersten Teilbereich, für den Kollektor-Schottky-Kontakt und in einem zweiten Teilbereich für die Dioden-Schottky-Kontakte aufgeteilt ist. Dabei erweist es sich als vorteilhaft, wenn die beiden Teilbereiche durch eine gleichartig, aber hochdotierte, zwischen der zweiten und der dritten und im wesentlichen unterhalb des zweiten Teilbereichs liegende, vergrabene Halbleiterzone miteinander verbunden sind. Vorteilhafte Ausgestaltungen der Trennzone bestehen darin, daß die Trennzone durch eine Mesa-Ätzung hergestellt ist, oder daß die Trennzone aus einer Isolationszone besteht, oder daß die Trennzone der rahmenförmig die Struktur der Grundschaltung umgebenden Isolationszone entspricht oder daß schließlich die Trennzone aus einer entsprechend der vergrabenen Halbleiterzone dotierten und diese mit der Oberfläche der dritten Halbleiterzone verbindenden Halbleiterzone besteht.
Die Erfindung wird im folgenden anhand der in der Zeichnung dargestellten Ausführungsbeispiele näher erläutert. Es zeigen:
Fig. 1 das elektrische Ersatzschaltbild einer Halb
leiterstruktur, das der erfindungsgemäßen logischen Grundschaltung zugrunde gelegt ist,
Fig. 2 das entsprechende elektrische Ersatzschaltbild,
dem schematisch die erfindungsgemäßen Maßnahmen zur Lösung der gestellten Aufgabe zu entnehmen sind,
Fign. 3A und 3B die Gegenüberstellung der Bändermodelle eines
üblichen PNP-Transistors und eines Transistors mit Schottky-Kollektor,
Fig. 4 eine aus erfindungsgemäßen Grundschaltungen auf
gebaute Inverterkette,
GE 972 O24 A09826/0636
Fig. 5. eine schematische Schnittansicht eines ersten
prinzipiellen Ausführungsbeispiels der Halbleiterstruktur der erfindungsgemäßen logischen Grundschaltung,
Fig. 6 eine schematische Schnittansicht eines zweiten
Ausführungsbeispiels in Mesa-Ätztechnik,
Fig. 7 eine schematische Schnittansicht eines dritten
Ausführungsbeispiels in Oxyd-Isolationstechnik,
Fig. 8 eine schematische Schnittansicht eines vierten
Ausführungsbeispiels in Sperrschicht-Isolationstechnik und
Fig. 9 eine Schnittansicht eines fünften Ausführungsbeispiels, bei dem anstelle eines vertikalen ein lateraler Transistor für die Stromversorgung des Schalttransistors vorgesehen ist.
Zunächst sei der in Fig, 1 dargestellte Teil der erfindungsgemäßen logischen Grundschaltung beschrieben, der bereits in der bekannten Anordnung■aus der deutschen Qffenlegungsschrift 2 824 Verwendung findet. Er besteht aus zwei komplementären Transistoren Tl1 und T2, Der Kollektor des NPN-Transistors T2 ist mit dem Basisanschluß E des PNP-Transistors Tl* verbunden* Außer·" dem ist die Basis des- Transistors T2 mit dem Emitter ans chluß E des Transistors Tl1 verbunden, über den Emitteranschluß S des iNIPN-Transistors T2 wird ein Strom in die Basis des PNP-Transistors Tl* eingespeist. Der Kollektoranschluß C des PNP-Transistors .Tl1 bildet den Ausgang der Schaltung« Wie aus der Ersatzschaltbild zu ersehen ist, weisen die beiden Transistoren gleichartige Halbleiterzonen auf, die außerdem auf gleichem Potential liegen. Diese Halbleiterzonen sind dementsprechend identisch bezeichnet und können bei der Realisierung der Halbleiterstruktur in gemeinsamen Halbleiterzonen untergebracht werden» Es ergibt sich
GE 972 024
403.826/05,3$
folgende Wirkungsweise der Grundschaltung. Wird an den gemeinsamen Kollektor-Basisanschluß B Hein definiertes Potential angelegt, so fließt der in den NPN-Transistor T2 eingeprägte Strom in die Basis des PNP-Transistors Tl1. Transistor Tl' wird dadurch sättigungsleitend. Liegt dagegen der gemeinsame Kollektor-Basisanschluß B auf Massepotential, so wird der im Transistor T2 eingeprägte Strom über diesen Anschluß abgezogen und kann nicht in die Basis von Transistor Tl1 fließen. Transistor Tl" wird in diesem Fall gesperrt sein. Unter Berücksichtigung der sich jeweils am Kollektoranschluß C des Transistors Tl1 einstellenden Potentiale wird demnach durch die Kombination der beiden Transistoren Tl1 und T2 prinzipiell ein Inverterglied gebildet.
Durch geeignete Kombination derartiger Inverterglieder lassen sich bekanntlich beliebige logische Verknüpfungen durchführen. Zum Zwecke der Entkopplung der einzelnen über den Kollektor ihres Schalttransistors verbundenen Inverterglieder sind gegebenenfalls an jedem Kollektor eine oder mehrere Entkopplungsdioden vorzusehen. Die Tatsache, daß der Schalttransistor bis in die Sättigung leitend wird und daß dadurch eine Ladungsspeicherung im Kollektor auftritt, ist ausschlaggebend für die Begrenzung der maximal erreichbaren Schaltgeschwindigkeit.
Ausgehend von dem der bekannten Halbleiterstruktur entsprechenden Ersatzschaltbild gemäß Fig. 1, ist in Fig. 2 ein der erfindungsgemäßen Halbleiterstruktur entsprechendes Ersatzschaltbild dargestellt. Die Schaltung besteht wiederum aus einem Schalttransistor Tl mit einem Emitteranschluß E und einem Kollektoranschluö C. Der Kollektoranschluß C bildet den Ausgang der logischen Grundschaltung. Zur Sicherstellung der Stromversorgung des Schalttransistors Tl ist auch hier ein komplementärer Transistor T2 vorgesehen, dessen Kollektor N2 mit der Basis N2 und dessen Basis Pl mit dem Emitter Pl des Schalttransistors Tl verbunden ist. Wie den beiden Figuren 1 und 2 zu entnehmen ist, unterscheider; sich die Ersatzschaltbilder dadurch, daß anstelle des PNP-Schalttransistors Tl1 der bekannten Grundschaltung bei der erfindungs-
GE972024 409828/0536
gemäßen Grundschaltung ein sogenannter Schottky-Kollektor-Transistor mit einem Emitter Pl, einer Basis N2 und einem an der Basiszone angebrachten Schottky-Kontakt Mc als Kollektor vorgesehen ist. An der Basiszone sind außerdem weitere Dioden Dl bis Dn bildende Schottky-Kontäkte Ml bis Mn angeordnet. Jeweils die eine Elektrode dieser Dioden ist mit einem der zugeordneten Anschlüsse Bl bis Bn verbunden. Die Anschlüsse Bl bis Bn bilden die logischen Eingänge der Grundschaltung. Über diese Dioden erfolgt die erforderliche Entkopplung bei der Durchführung logischer Verknüpfungen.
Bevor auf die Wirkungsweise und die Vorteile der Grundschaltung gemäß Fig. 2 eingegangen wird, sei zunächst auf die in den Figuren 3A und 3B schematisch dargestellten qualitativen Bändermodelle für einen üblichen PNP-Transistor (Fig. 3A) und einen Schottky-Kollektor-Transistor (Fig. 3B), wie er beispielsweise aus der Druckschrift "IBM Technical Disclosure Bulletin", Vol. 14, Nr. 11, April 19 72, Seite 3248 bekannt ist, verwiesen. Die Gegenüberstellung zeigt, daß das Bändermodell für den Schottky-Kollektor-Transistor, bei dem also die P-dotierte Kollektorzone durch einen Schottky-Metallkontakt ersetzt ist, mit dem Bändermodell für den PNP-Transistor zumindest große Ähnlichkeit aufweist. Insbesondere läßt die Ähnlichkeit des Potentialverlaufs im Bereich der Kollektoren erkennen, daß auch der Schottky-Kontakt als Kollektor verwendbar ist. Die Höhe der Schottky-Barriere φ am Basis-Metallkontakt-Übergang hängt von dem verwendeten Metall ab. Durch Verwendung unterschiedlicher Metalle lassen sich also Schottky-Kontäkte unterschiedlicher Barrieren erzeugen.
Es hat sich erwiesen, daß ein derartiger Schottky-Kollektor-Transistor im Vergleich zum normalen Transistor sehr günstige Eigenschaften, insbesondere im Hinblick auf das Sättigungsverhalten aufweist. Insbesondere ist festzustellen, daß im Kollektor keine Ladungsspeicherung auftritt. Da dieser Transistortyp außerdem eine extrem kleine inverse Stromverstärkung aufweist, findet auch keine interne Stromaufschaukelung statt. Auch diese Eigenschaft
GE972024 (09828/0S36
führt dazu, daß bei Sättigung nur eine minimale Ladungsspeicherung erfolgt. Die Ursache für das günstige Verhalten von Schottky-Kontakten ist darin zu finden, daß die Ladungsspeicherung proportional dem Minoritätsträger-Diffusionsstrom ist. Dieser Diffusionsstrom ist aber im Vergleich zum normalen Halbleiterübergang beim Schottky-Kontakt um einige Größenordnungen kleiner.
Es ergibt sich folgende, prinzipiell mit der der bekannten Schaltung gemäß Fig. 1 vergleichbare Wirkungsweise der erfindungsgemäßen logischen Grundschaltung gemäß Fig. 2. Die Stromversorung für den als Schalttransistor verwendeten Schottky-Kollektor-Transistor Tl erfolgt über den Transistor T2. Dabei wird zwischen den Anschlüssen E und S eine Spannung in Vorwärtsrichtung angelegt oder ein entsprechender Strom zugeführt. Der Transistor T2 kann dann als Konstantstromquelle angesehen werden, die über den Kollektor N2 einen Strom in die Basis N2 des Schottky-Kollektor-Transistors Tl einprägt. Liegt an jedem der logischen Eingänge Bl bis Bn ein definiertes Potential, das einer logischen "O" entspricht und bei dem die Dioden Dl bis Dn gesperrt sind, so fließt der eingeprägte Strom direkt in die Basis des Schalttransistors Tl. Der Transistor wird leitend und am Kollektoranschluß C erscheint ein eine logische "1" kennzeichnendes Potential. Liegt dagegen an einem oder mehreren Eingängen Bl bis Bn ein Potential, das einer logischen "1" entspricht, und bei dem die entsprechenden Dioden Dl bis Dn leitend sind, so fließt der eingeprägte Strom über die leitenden Dioden ab. Der Schottky-Kollektor-Transistor Tl bleibt gesperrt und am Kollektoranschluß C erscheint ein eine logische "0" kennzeichnendes Potential. Diese Grundschaltung stellt demnach offensichtlich eine NOR-Verknüpfung her. Durch geeignete Kombination von mehreren derartigen Grundschaltungen lassen sich bekanntlich alle logischen Grundverknüpfungen und komplexe Verknüpfungsnetzwerke verwirklichen. Außerdem erhält man durch einfaches Zusammenschalten mehrerer Kollektoranschlüsse C verschiedener Grundschaltungen eine ODER-Verknüpfung. Eine logische Verknüpfung kann also über die Dioden D und/oder über die Verbindung der Kollektoranschlüsse C der Grundschaltungen herbeigeführt
ge 972 024 409826/0536
werden.
Um die Potentialverhältnisse bei einem praktischen Ausführungsbeispiel zu zeigen, sei auf die in Fig. 4 dargestellte, aus drei erfindungsgemäßen Grundschaltungen zusammengesetzte Inverterkette hingewiesen. Die Schottky-Kollektor-Transistoren TIl, T12 und T13 sind die Schalttransistoren der dargestellten,dreistufigen Inverterkette. Die Transistoren T21, T22 und T23 führen aufgrund von an die gemeinsamen Anschlüsse E und S angelegten Potentialen jeweils ein Konstantstrom D. Jede der drei Grundschaltungen weist eine Eingangsdiode DIl, D12 bzw. D13 auf, die an die jeweils zugeordnete Eingangsklemme BIl, B12 bzw. B13 geführt ist. Die die Ausgänge der Grundschaltungen bildenden Kollektoranschlüsse Cl, C2 und C3 sind jeweils mit dem Eingang der folgenden Stufe verbunden. In die dargestellte Schaltung der Inverterkette sind die auftretenden Spannungspegel in Klammern eingetragen. Dabei.ist von der Annahme ausgegangen, daß die Vorwärtsspannung der Dioden DIl, D12 und D13 0,4 Volt und die Vorwärtsspannung der Kollektor/ Basis-Schottky-Dioden 0,5 Volt beträgt. Die logischen Pegel lassen sich dann derart definieren, daß einer logischen "1" etwa
0,2 Volt und einer logischen 0 etwa 0,3 Volt entsprechen. Das heißt also im betrachteten Beispiel, daß am Eingang BIl der ersten' Inverterstufe eine logische "1" zugesteuert wird. Damit ist der Schalttransistor TIl gesperrt und am Ausgang Cl erscheint eine logische "0". Da am Eingang B12 der zweiten Inverterstufe dann eine logische "0" liegt, ist der Schalttransistor Tl2 leitend und am Ausgang T2 erhält man eine logische "1". Diese logische "1" wird in der dritten Inverterstufe erneut invertiert, so daß am Ausgang C3 eine logische "0" vorhanden ist.
Im folgenden seien anhand der Figuren 5 bis 9 praktische Realisierungsmöglichkeiten der erfindungsgemäßen Grundstruktur nach Fig. 2 angegeben. Die Bezeichnungen der einzelnen Halbleiterschichten, der Anschlüsse und der Schottky-Kontakte sind im Ersatzschaltbild nach Fig. 2 und in den entsprechenden Strukturen nach den Figuren 5 bis 9 identisch gewählt, so daß eine direkte
GE 972 024
409 8 26/05 36-
Zuordnung ermöglicht wird. Die Bezeichnungen der Halbleiterschichten geben gleichzeitig den Leitfähigkeitstyp an.
Die einfachste, die Ersatzschaltung der Fig. 2 aufweisende erfindungsgemäße Halbleiterstruktur ist in Fig. 5 dargestellt. Es handelt sich um eine Schichtstruktur mit einer ersten Halbleiterschicht Nl, einer zweiten mittleren Halbleiterschicht Pl und einer dritten Halbleiterschicht N2. Auf der dritten Halbleiterschicht N2 sind die die an die Anschlüsse Bl bis Bn geführten Dioden Dl bis Dn bildenden Schottky-Kontakte IU bis Mn und der den Schottky-Kollektor bildende Schottky-Kontakt Mc mit Anschluß C angeordnet. Die zweite Halbleiterschicht Pl und die erste Halbleiterschicht Nl sind ohmisch kontaktiert und an die zugeordneten Anschlüsse E und S geführt. Durch einen Vergleich mit dem Ersatzschaltbild nach Fig. 2 ist leicht zu erkennen, daß die erste Halbleiterschicht Nl den Emitter des Transistors T2 bildet. Die zweite Halbleiterschicht Pl liefert die Basis des Transistors T2 und gleichzeitig den Emitter des Transistors Tl. Die dritte Halbleiterschicht N2 ergibt die Basis des Transistors Tl und den Kollektor des Transistors T2. Die Struktur nach Fig. 5 enthält demnach in vollkommener Integration die Grundschaltung nach Fig. mit dem PlN2Mc-Schottky-Kollektor-Transistor als Schalttransistor Tl und den für die Stromversorgung zuständigen komplementären N1P1N2-Transistor T2 mit sämtlichen erforderlichen äußeren Anschlüssen B, C, S und E und den Entkopplungsdioden D am Eingang.
Das Ausführungsbeispiel nach Fig. 6 unterscheidet sich von dem nach Fig. 5 dadurch, daß die dritte Halbleiterschicht Nl durch Mesa-Ätzungen gebildete Trenn- bzw. Isolationszonen I, I1 in jeweils einen Teilbereich N21, der die die Dioden bildenden Schottky-Kontakte Ml bis Mn aufnimmt, und in einen Teilbereich N2, der den den Kollektor des Schalttransistors bildenden Schottky-Kontakt Mc aufnimmt, unterteilt ist. Auf diese Weise wird eine Trennung dieser beiden Teilbereiche gegeneinander und außerdem eine Isolation einzelner benachbarter Grundstrukturen erreicht. Unterhalb des Teilbereichs N21 ist eine vergrabene hochdotierte Zone N an-
GE 972 024
£09826/0536
geordnet, die sich bis in den Teilbereich N2 erstreckt. Diese vergrabene Zone verhindert eine unter Umständen die Funktion der Grundschaltung störende Injektion von Strömen in den Teilbereich N21. Die Kontaktierung der mittleren zweiten Schicht Pl erfolgt über eine hochdotierte, die dritte Halbleiterschicht Nl durchquerende Kontaktierungszone P , die über einen ohmschen Kontakt an den Anschluß E geführt ist. Die Kontaktierung kann aber auch in einem weiteren Mesa-Ätzgebiet erfolgen.
Das Ausführungsbeispiel nach Fig. 7 unterscheidet sich von dem nach Fig. 6 lediglich dadurch, daß die Trenn- bzw. Isolationszone I, I1 aus Isoliermaterial, insbesondere aus einem Oxyd des Halbleitermaterials bestehen.
Beim Ausführungsbeispiel nach Fig. 8 besteht die Trennzone zur Unterteilung der Teilbereich N21 und N2 aus einer rahmenförmig den Teilbereich N21 umgebenden, von der darunter liegenden vergrabenen, entsprechend dotierten Zone ausgehenden Halbleiterzone N . Die Isolation der Grundstruktur selbst erfolgt durch eine die Struktur ebenfalls rahmenförmig umgebende Kontaktierungszone P für die mittlere Halbleiterschicht Pl.
Schließlich ist in Fig. 9 ein Ausführungsbeispiel angegeben, bei dem im Vergleich zum Ausführungsbeispiel nach Fig. 8 die erste Halbleiterschicht Nl entfällt und durch eine innerhalb der rahmenföförmigen Isolations- bzw. Kontaktierungszone angeordnete Halbleiterzone Nl1 ersetzt ist. Das bedeutet, daß der in den vorhergehenden Ausführungsbeispielen vorgesehene vertikale N1P1N2-Tränsistor T2 durch einen lateralen N1'P1N2-Transistor ersetzt wurde.
Bezüglich der Verfahren zur Herstellung der erfindungsgemäßen logischen -Grundschaltung sei bemerkt, daß die in der Planartechnik üblichen Prozesse in bekannter Weise anwendbar sind.
GE 972 O24 A09828/0536

Claims (1)

  1. - 16 -
    PATENTANSPRÜCHE
    Monolithisch integrierbare, digitale Grundschaltung, bestehend aus einem an eine geeignete Stromversorgung angeschlossenen Schalttransistor, an dessen Basis Dioden angelegt sind, dadurch gekennzeichnet, daß der Kollektor des Schalttransistors (Tl) und die Dioden (D) aus Schottky-Kontakten (M) an der die Basis des Schalttransistors bildenden Halbleiterzone (N2) bestehen.
    2. Monolithisch integrierbare, digitale Grundschaltung nach Anspruch 1, dadurch gekennzeichnet, daß Emitter und Basis des Schalttransistors aus einer Schichtstruktur mit zwei Halbleiterschichten unterschiedlichen Leitfähigkeitstyps bestehen.
    3. Monolithisch integrierbare, digitale Grundschaltung nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß die Stromversorgung durch Ladungsträgerinjektion in den Emitter des Schalttransistors (Tl) erfolgt.
    4. Monolithisch integrierbare, digitale Grundschaltung nach Anspruch 3, dadurch gekennzeichnet, daß die Stromver-
    ' sorgung aus einem zum Schalttransistor (Tl) komplementären Transistor (T2) besteht, dessen Kollektor mit der Basis und dessen Basis mit dem Emitter des Schalttransistors verbunden ist, und über den die Ladungsträgerinjektion in den Emitter des Schalttransistors erfolgt.
    5. Monolithisch integrierbare, digitale Grundschaltung nach den Ansprüchen 1 bis 4, dadurch gekennzeichnet, daß die Schottky-Barrieren für den den Kollektor und für die die Dioden bildenden Schottky-Kontakte unterschiedlich gewählt sind.
    C>. Monolithisch integrierbare, digitale Grundschaltung nach GE 972 024 409826/0536
    den Ansprüchen 1 bis 5, dadurch gekennzeichnet, daß die Dioden die Eingänge und der Kollektor des Schalttransistors den Ausgang bildet.
    7. Monolithisch integrierbare, digitale Grundschaltung nach Anspruch 6, dadurch gekennzeichnet, daß zur Darstellung komplexer logischer Verknüpfungen mehrere, jeweils eine NOR-Verknüpfung bildenden Grundschaltungen entsprechend kombiniert sind.
    8. Monolithisch integrierbare, digitale Grundschaltung nach den Ansprüchen 6 und 7, dadurch gekennzeichnet, daß zur Anpassung der Eingangs- und Ausgangspegel die Schottky-Barriere für den den Kollektor bildenden Schottky-Kontakt (Mc) höher gewählt ist als die für die die Dioden bildenden Schottky-Kontakte (Ml bis Mn).
    9. Monolithisch integrierbare, digitale. Grundschaltung nach Anspruch 8, dadurch gekennzeichnet,· daß zur Darstellung einer ODER-Verknüpfung die den gemeinsamen Ausgang bildenden Kollektoren (C) mehrerer Grundschaltungen verbunden sind.
    10. Monolithisch integrierbare, digitale Grundschaltung nach den Ansprüchen 3 bis 9, dadurch gekennzeichnet, daß die Grundschaltung aus einer Schichtstruktur mit einer ersten, (Nl), einer zweiten mittleren (Pl) und einer dritten Halbleiterschicht (N2) abwechselnden Leitfähigkeitstyp besteht, daß die erste und die zweite Halbleiterschicht ohmisch kontaktiert sind und daß die dritte Halbleiterschicht mit den Schottky-Kontakten (M) versehen ist.
    11. .'monolithisch integrierbare, digitale Grundschaltung nach Anspruch 10, dadurch gekennzeichnet, daß die zweite Halbleiterschicht (Pl) gleichzeitig den Emitter des Schalttransistors (Tl) und die Basis des, zusätzlichen Transistors
    GE 972 O24 4098 26/0 536
    (T2) bildet, dessen Emitter aus der ersten Halbleiterschicht (Nl) besteht, und daß die dritte Halbleiterschicht gleichzeitig den Kollektor des zusätzlichen Transistors
    und die Basis des Schalttransistors bildet.
    12. Monolithisch integrierbare, digitale Grundschaltung nach den Ansprüchen 10 und 11, dadurch gekennzeichnet, daß die erste Halbleiterschicht direkt und die zweite Halbleiterschicht über eine hoch dotierte, die erste Halbleiterschicht durchquerende Kontaktierungszone (P ) des der
    zweiten Halbleiterschicht entsprechenden Leitfähigkeitstyps mit einem ohmschen Kontakt versehen ist.
    13. Monolithisch integrierbare, digitale Grundschaltung nach den Ansprüchen 10 bis 12, dadurch gekennzeichnet, daß beliebige, aus mehreren Grundschaltungen bestehende logische Verknüpfungsschaltungen eine gemeinsame Schichtstruktur
    aufweisen.
    14. Monolithisch integrierbare, digitale Grundschaltung nach den Ansprüchen 3 bis 9, dadurch gekennzeichnet, daß der
    komplementäre Transistor (T2) als laterale Struktur ausgebildet ist.
    15. Monolithisch integrierbare, digitale Grundschaltung nach Anspruch 14, dadurch gekennzeichnet, daß die den Emitter des komplementären Transistors (T2) bildende erste Halbleiterschicht (Nl) durch eine entsprechend dotierte,
    innerhalb einer Kontaktierungszone (P ) zur zweiten Halbleiterschicht (Pl) liegende Halbleiterzone (Nl1) ersetzt wird.
    16. Monolithisch integrierbare, digitale Grundschaltung nach den Ansprüchen 2 bis 14, dadurch gekennzeichnet, daß die einzelnen Grundschaltungen durch rahmenförmig ihre Struktur umgebende und die die Basis des Schalttransistors bildende
    ge 972 024 4098 26/0536
    Halbleiterschicht durchquerende Isolationszonen (P )
    gegeneinander isoliert sind.
    17. Monolithisch integrierbare, digitale Grundschaltung nach Anspruch 16, dadurch gekennzeichnet, daß die Isolationszone aus einer hochdotierten Halbleiterzone des der zweiten Halbleiterschicht entsprechenden Leitfähigkeitstyps besteht»
    18. ' Monolithisch integrierbare, digitale Grundschaltung nach
    Anspruch 17, dadurch gekennzeichnet, daß über die als
    Isolationszone dienende hochdotierte Halbleiterzone (P ) gleichzeitig die Kontaktierung der zweiten Halbleiterschicht (Pl) erfolgt.
    19. Monolithisch integrierbare, digitale Grundschaltung nach Anspruch 16, dadurch gekennzeichnet, daß die Isolationszonen (I) aus HalbIeiteroxyd bestehen.
    20. Monolithisch integrierbare, digitale Grundschaltung nach Anspruch 16, dadurch gekennzeichnet, daß die Isolationszonen (I) durch eine Mesa-Ätzung ersetzt sind.
    21. Monolithisch integrierbare, digitale Grundschaltung nach den Ansprüchen 3 bis 20, dadurch, gekennzeichnet daß die die Basis des Schalttransistors bildende Halbieiterschicht durch eine Trennzone in einen ersten Teilbereich (N2) für den Kollektor-Schottky-Kontakt (Mc) und in einen zweiten Teilbereich (N21) für die Dioden-Schottky-Kontakte (Ml bis Mn) aufgeteilt ist.
    22. Monolithisch integrierbare, digitale Grundschaltung nach Anspruch 21, dadurch gekennzeichnet, daß die beiden Teilbereiche durch eine gleichartig aber hochdotierte, zwischen der zweiten und dritten und im wesentlichen unterhalb des zweiten Teilbereichs liegende, vergrabene Halbleiterzone (N ) miteinander verbunden sind.
    ge 972 024 409826/0536
    23. Monolithisch integrierbare, digitale Grundschaltung nach Anspruch 21 und 22, dadurch gekennzeichnet, daß die Trennzone (I1) durch eine Mesa-Ätzung hergestellt ist.
    24. Monolithisch integrierbare, digitale Grundschaltung nach den Ansprüchen 21 und 22, dadurch gekennzeichnet, daß die Trennzone (I1) aus einer Isolationszone besteht.
    25. Monolithisch integrierbare, digitale Grundschaltung nach den Ansprüchen 21 bis 24, dadurch gekennzeichnet, daß die Trennzone (I1) der rahmenförmig die Struktur der Grundschaltung umgebenden Isolationszone (I) entspricht.
    26. Monolithisch integrierbare, digitale Grundschaltung nach Anspruch 22, dadurch gekennzeichnet, daß die Trennzone aus einer entsprechend der vergrabenen Halbleiterzone dotierten und diese mit der Oberfläche der dritten Halblei terzpne verbindenden Halbleiterzone (N ) besteht.
    A09826/0536
DE2262297A 1972-12-20 1972-12-20 Monolithisch integrierbare, logisch verknüpfbare Halbleiterschaltungsanordnung mit I↑2↑L-Aufbau Expired DE2262297C2 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE2262297A DE2262297C2 (de) 1972-12-20 1972-12-20 Monolithisch integrierbare, logisch verknüpfbare Halbleiterschaltungsanordnung mit I↑2↑L-Aufbau
FR7342454A FR2211751B1 (de) 1972-12-20 1973-11-20
GB5451273A GB1402809A (en) 1972-12-20 1973-11-23 Semiconductor circuit elements
US419581A US3922565A (en) 1972-12-20 1973-11-28 Monolithically integrable digital basic circuit
JP48141931A JPS5218089B2 (de) 1972-12-20 1973-12-20

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE2262397A DE2262397A1 (de) 1971-12-29 1972-12-20 Elektromagnetisch gesteuertes ventil fuer druckmittel
DE2262297A DE2262297C2 (de) 1972-12-20 1972-12-20 Monolithisch integrierbare, logisch verknüpfbare Halbleiterschaltungsanordnung mit I↑2↑L-Aufbau

Publications (2)

Publication Number Publication Date
DE2262297A1 true DE2262297A1 (de) 1974-06-27
DE2262297C2 DE2262297C2 (de) 1985-11-28

Family

ID=25764261

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2262297A Expired DE2262297C2 (de) 1972-12-20 1972-12-20 Monolithisch integrierbare, logisch verknüpfbare Halbleiterschaltungsanordnung mit I↑2↑L-Aufbau

Country Status (4)

Country Link
US (1) US3922565A (de)
DE (1) DE2262297C2 (de)
FR (1) FR2211751B1 (de)
GB (1) GB1402809A (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2635800A1 (de) * 1975-08-09 1977-02-10 Tokyo Shibaura Electric Co Gatterschaltung mit mehreren logischen elementen
US4035664A (en) * 1975-03-05 1977-07-12 International Business Machines Corporation Current hogging injection logic
DE2624339A1 (de) * 1976-05-31 1977-12-15 Siemens Ag Schottky-transistorlogik
DE2624409A1 (de) * 1976-05-31 1977-12-15 Siemens Ag Schottky-transistor-logik

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1507061A (en) * 1974-03-26 1978-04-12 Signetics Corp Semiconductors
US4199775A (en) * 1974-09-03 1980-04-22 Bell Telephone Laboratories, Incorporated Integrated circuit and method for fabrication thereof
NL7413264A (nl) * 1974-10-09 1976-04-13 Philips Nv Geintegreerde schakeling.
JPS561783B2 (de) * 1974-12-27 1981-01-16
US4058419A (en) * 1974-12-27 1977-11-15 Tokyo Shibaura Electric, Co., Ltd. Method of manufacturing integrated injection logic semiconductor devices utilizing self-aligned double-diffusion techniques
US4153487A (en) * 1974-12-27 1979-05-08 Tokyo Shibaura Electric Co., Ltd. Method of manufacturing intergrated injection logic semiconductor devices utilizing self-aligned double-diffusion techniques
US4151019A (en) * 1974-12-27 1979-04-24 Tokyo Shibaura Electric Co., Ltd. Method of manufacturing integrated injection logic semiconductor devices utilizing self-aligned double-diffusion techniques
JPS5615587B2 (de) * 1974-12-27 1981-04-10
US4119998A (en) * 1974-12-27 1978-10-10 Tokyo Shibaura Electric Co., Ltd. Integrated injection logic with both grid and internal double-diffused injectors
GB1558281A (en) * 1975-07-31 1979-12-19 Tokyo Shibaura Electric Co Semiconductor device and logic circuit constituted by the semiconductor device
US4071774A (en) * 1975-12-24 1978-01-31 Tokyo Shibaura Electric Co., Ltd. Integrated injection logic with both fan in and fan out Schottky diodes, serially connected between stages
GB1580977A (en) * 1976-05-31 1980-12-10 Siemens Ag Schottkytransisitor-logic arrangements
FR2356314A1 (fr) * 1976-06-22 1978-01-20 Radiotechnique Compelec Circuit integre logique a effet de seuil avec hysteresis
JPS5317081A (en) * 1976-07-30 1978-02-16 Sharp Corp Production of i2l device
US4087900A (en) * 1976-10-18 1978-05-09 Bell Telephone Laboratories, Incorporated Fabrication of semiconductor integrated circuit structure including injection logic configuration compatible with complementary bipolar transistors utilizing simultaneous formation of device regions
US4101349A (en) * 1976-10-29 1978-07-18 Hughes Aircraft Company Integrated injection logic structure fabricated by outdiffusion and epitaxial deposition
SE405925B (sv) * 1976-11-02 1979-01-08 Ericsson Telefon Ab L M Elektronisk koordinatveljare framstelld i monolitutforande
US4067038A (en) * 1976-12-22 1978-01-03 Harris Corporation Substrate fed logic and method of fabrication
US4132573A (en) * 1977-02-08 1979-01-02 Murata Manufacturing Co., Ltd. Method of manufacturing a monolithic integrated circuit utilizing epitaxial deposition and simultaneous outdiffusion
US4159915A (en) * 1977-10-25 1979-07-03 International Business Machines Corporation Method for fabrication vertical NPN and PNP structures utilizing ion-implantation
US4240846A (en) * 1978-06-27 1980-12-23 Harris Corporation Method of fabricating up diffused substrate FED logic utilizing a two-step epitaxial deposition
US4359816A (en) * 1980-07-08 1982-11-23 International Business Machines Corporation Self-aligned metal process for field effect transistor integrated circuits
US4322883A (en) * 1980-07-08 1982-04-06 International Business Machines Corporation Self-aligned metal process for integrated injection logic integrated circuits
US4543595A (en) * 1982-05-20 1985-09-24 Fairchild Camera And Instrument Corporation Bipolar memory cell
US5166094A (en) * 1984-09-14 1992-11-24 Fairchild Camera & Instrument Corp. Method of fabricating a base-coupled transistor logic
US5021856A (en) * 1989-03-15 1991-06-04 Plessey Overseas Limited Universal cell for bipolar NPN and PNP transistors and resistive elements

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2021824A1 (de) * 1970-05-05 1971-11-25 Ibm Deutschland Monolithische Halbleiterschaltung fuer ein logisches Schaltungskonzept hoher Packungsdichte
DE1942558B2 (de) * 1968-08-27 1972-12-07 Western Electric Co Ine , New York, NY (VStA) Integrierte halbleiterschaltung

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3209214A (en) * 1961-09-25 1965-09-28 Westinghouse Electric Corp Monolithic universal logic element
US3136897A (en) * 1961-09-25 1964-06-09 Westinghouse Electric Corp Monolithic semiconductor structure comprising at least one junction transistor and associated diodes to form logic element
US3302079A (en) * 1964-11-05 1967-01-31 Westinghouse Electric Corp Digital uniblock gate structure
US3564443A (en) * 1966-06-29 1971-02-16 Hitachi Ltd Semiconductor integrated circuit device containing lateral and planar transistor in a semiconductor layer
US3575646A (en) * 1966-09-23 1971-04-20 Westinghouse Electric Corp Integrated circuit structures including controlled rectifiers
US3573573A (en) * 1968-12-23 1971-04-06 Ibm Memory cell with buried load impedances
US3623925A (en) * 1969-01-10 1971-11-30 Fairchild Camera Instr Co Schottky-barrier diode process and devices
US3571674A (en) * 1969-01-10 1971-03-23 Fairchild Camera Instr Co Fast switching pnp transistor
US3611067A (en) * 1970-04-20 1971-10-05 Fairchild Camera Instr Co Complementary npn/pnp structure for monolithic integrated circuits
US3657612A (en) * 1970-04-20 1972-04-18 Ibm Inverse transistor with high current gain
US3648125A (en) * 1971-02-02 1972-03-07 Fairchild Camera Instr Co Method of fabricating integrated circuits with oxidized isolation and the resulting structure
US3751680A (en) * 1972-03-02 1973-08-07 Signetics Corp Double-clamped schottky transistor logic gate circuit
DE2212168C2 (de) * 1972-03-14 1982-10-21 Ibm Deutschland Gmbh, 7000 Stuttgart Monolithisch integrierte Halbleiteranordnung

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1942558B2 (de) * 1968-08-27 1972-12-07 Western Electric Co Ine , New York, NY (VStA) Integrierte halbleiterschaltung
DE2021824A1 (de) * 1970-05-05 1971-11-25 Ibm Deutschland Monolithische Halbleiterschaltung fuer ein logisches Schaltungskonzept hoher Packungsdichte

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
US-Z:"Electronics", 21. Juli 1969, S. 74-80 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4035664A (en) * 1975-03-05 1977-07-12 International Business Machines Corporation Current hogging injection logic
DE2635800A1 (de) * 1975-08-09 1977-02-10 Tokyo Shibaura Electric Co Gatterschaltung mit mehreren logischen elementen
DE2624339A1 (de) * 1976-05-31 1977-12-15 Siemens Ag Schottky-transistorlogik
DE2624409A1 (de) * 1976-05-31 1977-12-15 Siemens Ag Schottky-transistor-logik

Also Published As

Publication number Publication date
FR2211751A1 (de) 1974-07-19
FR2211751B1 (de) 1977-09-30
US3922565A (en) 1975-11-25
DE2262297C2 (de) 1985-11-28
GB1402809A (en) 1975-08-13

Similar Documents

Publication Publication Date Title
DE2262297A1 (de) Monolithisch integrierbare, digitale grundschaltung
DE2212168C2 (de) Monolithisch integrierte Halbleiteranordnung
DE2021824C3 (de) Monolithische Halbleiterschaltung
DE1944793C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE2214935A1 (de) Integrierte Halbleiterschaltung
DE1764274C3 (de) Monolithisch integrierte Halbleiterstruktur zur Zuleitung von Versorgungsspannungen für nachträglich zu integrierende Halbleiterbauelemente und Verfahren zu ihrer Herstellung
DE2356301C3 (de) Monolithisch integrierte, logische Schaltung
DE2443171A1 (de) Integrierte schaltung
EP0052860B1 (de) Monolithisch integrierte Gleichrichter-Brückenschaltung
DE2349986A1 (de) Kapazitaetsschaltung
DE2364752A1 (de) Halbleitervorrichtung
DE2852200C2 (de)
DE2657293A1 (de) Transistorschaltung
DE1764578B2 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit einem Feldeffekttransistor
DE2531367A1 (de) Halbleiteranordnung
DE2247911C2 (de) Monolithisch integrierte Schaltungsanordnung
DE2800240A1 (de) Integrierte halbleiterschaltung
DE2654816A1 (de) Monolithische halbleiterstruktur
DE4443933C2 (de) Halbleitereinrichtung mit einer IIL-Schaltung und Verfahren zum Herstellen derselben
DE2946192C2 (de) Frequenzteiler
DE2541887A1 (de) Integrierte halbleiterschaltung
DE3333959A1 (de) Halbleiterelement mit integrierter verstaerkungsregelungs-schaltung
DE2105475C3 (de) Integrierte Halbleiterschaltung
DE2101278A1 (de) Integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE1589917A1 (de) Verfahren zur Herstellung von Planartransistoren

Legal Events

Date Code Title Description
OD Request for examination
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee