DE2624409A1 - Schottky-transistor-logik - Google Patents

Schottky-transistor-logik

Info

Publication number
DE2624409A1
DE2624409A1 DE19762624409 DE2624409A DE2624409A1 DE 2624409 A1 DE2624409 A1 DE 2624409A1 DE 19762624409 DE19762624409 DE 19762624409 DE 2624409 A DE2624409 A DE 2624409A DE 2624409 A1 DE2624409 A1 DE 2624409A1
Authority
DE
Germany
Prior art keywords
epitaxial layer
area
transistor
region
output transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19762624409
Other languages
English (en)
Other versions
DE2624409C2 (de
Inventor
Ruediger Dr Mueller
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19762624409 priority Critical patent/DE2624409C2/de
Priority to GB20849/77A priority patent/GB1580977A/en
Priority to FR7715515A priority patent/FR2353960A1/fr
Priority to US05/798,798 priority patent/US4183036A/en
Priority to IT24082/77A priority patent/IT1079231B/it
Priority to JP6392477A priority patent/JPS52146577A/ja
Priority to NL7705959A priority patent/NL7705959A/xx
Publication of DE2624409A1 publication Critical patent/DE2624409A1/de
Application granted granted Critical
Publication of DE2624409C2 publication Critical patent/DE2624409C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0744—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common without components of the field effect type
    • H01L27/075—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. lateral bipolar transistor, and vertical bipolar transistor and resistor
    • H01L27/0755—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0761—Vertical bipolar transistor in combination with diodes only
    • H01L27/0766—Vertical bipolar transistor in combination with diodes only with Schottky diodes only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Bipolar Integrated Circuits (AREA)

Description

  • Schottky-Transistor-Logik.
  • Die Erfindung bezieht sich auf eine Schottky-Transistor-Logik nach dem Oberbegriff des Patentanspruches 1.
  • Schaltungen dieser Art sind bekannt. Beispielsweise ist in der Veröffentlichung H.H. Berger und S.K Wiedmann, "Schottky Transistor Logik, ISSCC, Philadelphia, Feb. 1975, eine solche Logikanordnung beschrieben. Dabei wird die minimale Schaltzeit dieser I2L- (Integrated Injection Logic) Gatteranordnung im wesentlichen durch die Minoritätsträgerspeicherung in der Basis und in dem Emitter des Ausgangstransistors bestimmt.
  • Es amide versucht die Minoritätsträgerspeicherung durch die Einführung von Schottky-Kontakten zu verringern. Dieser Vorschlag erfordert Jedoch bei einer Speisung durch das Substrat zwei Epitaxie-Schichten, wobei die Dicke der Epitaxie-Schichten die Basisweite des Last- und des Ausgangstransistors bestimmt.
  • Zur gegenseitigen Isolation der Bauelemente ist eine Oxid-Isolations-Technik nötig.
  • Die Aufgabe der vorliegenden Erfindung besteht darin, eine Schottky-Transistor-Logik-Anordnung anzugeben, mit der Gatterlaufzeiten um 1 ns erzielbar sind.
  • Diese Aufgabe wird durch eine wie eingangs bereits erwähnte Schottky-Transistor-Logik-Anordnung gelöst, die durch die in dem kennzeidwenden Teil des Patentanspruches 1 aufgeführten Merkmale gekennzeichnet ist.
  • V@rteilhafterweise kann die Basis:eite der verwendeten Transistoren mit lonenimplantatior. bis auf Weiten die unter einem /um liegen, reduziert werden.
  • Weitere Erläuterungen zur Erfindung gehen aus der Eeschreibung und den Figuren hervor.
  • Die Fig. 1 zeigt das Schaltbild einer erfindungsgemäßen Schottky-Transi#tor-Logik-Anordnung.
  • Die Fig. 2 zeigt in scheilatischer Darstellung einen Querschnitt durch eine erfindungsgemäße Schaltung nach der Fig. 1.
  • Die Fig. 1 zeigt das Schaltbild einer bekannten S#ottky-Transistor-Logik. Dabei besteht diese Logik aus dem Lasttransistor 1 und dem Ausgangstransistor 2. Der Kollektor des Lasttransistors 1, der über seine Basis 11 gesteuert wird, ist mit der Basis des Ausgangstransistors 2, dessen Kollektor 23 den Ausgang darstellt, verbunden. Über Dioden 261, 271 und 281 sind die Eingänge 26, 27 und 28 mit dem Kollektor des Transistors 1 bzw. mit dem Basisbereich 17 des Transistors 2 verbunden. Beispielsweise ist der Transi stor 1 als npn-Transistor und der Transistor 2 als pnm-Transistor ausgebildet. Dabei wird unter einem pnm-Transistor ein Transistor verstanden, dessen Kollektor durch eine auf einem Halbleitergebiet aufgebrachten Metallschicht gebildet wird, wobei diese Metallschicht mit dem Haibleitergebiet einen Schottky-Ubergang bildet.
  • An den Easisanschluß 241 des Lasttransistors 1 und an den Emitteranschluß 241 des Ausgangstransistors 2 wird vorzugsweise eine Spannung S UD angelegt. Vorzugsweise wird an den Emitteranschluß 13 eine Spannung -UB angelegt.
  • In der Fig. 2 ist eine Ausführungsform der erfindungsgemäßen Anordnung dargestellt, bei der npn-Lasttransistoren 1 und pnm-Ausgan#stransistoren 2 durch Oxidisolationen 3 von den Eingangsdioden 26, 27, 28 getrennt ist. Zur Herstellung eines npn-Transistors 1 und eines pnm-Ausg#ngstransistors 2 ist auf einem n -dotierten Substrat, bei dem es sich vorzugsweise um ein Silizium-Substrat handelt, eine epitaktisch abgeschiedene n-dotierte Schicht 111 aufgebracht. Das Substrat 131, das mit einem Emitteranschlußkontakt 13 versehen ist, stellt den Emitteranschlußbereich des npn-Lasttransistors 1 dar. Der in der Fig. 2 dargestellte Bereich 14 der Schicht 111 stellt den Emitterbereich des npn-Lasttransistors 1 dar. In der epi- taktisch abgeschiedenen n-dotierten. Schicht#111 sind durch Trennbereiche 3, einzelne Bereiche zur Herstellung der Transistoren 1 und 2 von anderen Bereichen zur Herstellung der Schottky-Dioden 26, 27, 28 voneinander elektrisch isoliert.
  • Bei den Trennisolationen handelt es sich vorzugsweise um Siliziumdioxid-Schichten, die in zuvor dort angebrachten Ätzungen eingebracht wurden. Oberhalb des Emitterbereichs 14 des npn-Lasttransistors 1 ist ein p-tiefimplantiertes Gebiet 11 vorgesehen. Dieses Gebiet 11 stellt den Basisbereich des Lasttransistors 1 dar. Auf dem oberhalb des tiefimplantierten p-Gebietes 15 befindlichen Teil 172 der epitaktischen Schicht 141 sind in aus der Figur ersichtlichen Weise die Elektroden 26, 27 und 28 aufgebracht. Diese Elektroden dienen als Eingangselektroden der gesamten Anordnung und bilden mit dem Bereich 172 Schottky-Übergänge. Über ein n+-dotiertes Gebiet 174, das an der Oberfläche des Gebietes 172 angeordnet ist, und eine Leiterbahn 173 steht der Bereich 172 mit dem Basisbereich 17 des pnm-Ausgangstransistors 2 in Verbindung.
  • Der n-dotierte Bereich 175, der den Basisbereich des Ausgangstransistors darstellt, ist oberhalb des tiefimplantierten Gebietes 11 angeordnet. Das tiefimplantierte Gebiet 11,das in demsiben Verfahrensschritt wie das Gebiet 15 hergestellt wurde, stellt den Emitterbereich des Ausgangstransistors 2 und gleich' zeitig detl Basisbereich des Lasttransistors 1 dar. In aus der Figur ersichtlichen Weise ist das tiefimplantierte Gebiet 11 mit einem ebenfalls p-dotierten Diffusionsgebiet 242 und mit einer darauf befindlichen Elektrode 241, die den Emitteranschluß des Ausgangstransistors 2 darstellt, verbunden. Auf dem Gebiet 17 ist die Elektrode 23 angeordnet, die mit dem Gebiet 17 einen Schottky-Kontakt bildet, und die den Ausgang der Anordnung darstellt, vorgesehen. Die Materialien der Elektroden 23, 26, 27 und 28 sind so ausgewählt, daß die Elektroden 26 und 27 und 28 eine niedrigere Schottky-Barriere aufweisen als die Ausgangselektrode 23.
  • Zu diesem Zweck besteht die Ausgangselektrode 23 vorzugsweise aus PtSi und die Elektroden 26, 27 und 28 aus Ti.
  • Die Pegeldifferen zwischen einer logischen "O" und einer logischen "1" entspricht dann in etwa der Differenz der Schottky-Barrierenhöhe.
  • Zur Herstellung einer Gatteranordnung mit pnp-Lasttransistoren und npm-Ausgangstransistoren werden die in der Fig. 2 beschriebenen Bereiche jeweils in der entgegengesetzten Weise dotiert. An die Elektroden werden die in der Fig. 1 angegebenen Spannungen entgegengesetzter Polarität angelegt. Als Material für die Elektrode 23 eignet sich PtSi und als Material für die Elektroden 26, 27 und 28 eignet sich Ti.
  • In der Anordnung nach der Fig. 2 läßt sich jeweils das n -Substrat 131 durch ein p-Substrat ersetzen. Bei der Anordnung nach der Fig. 2 kann dann die tiefimplantierte Schicht 15 entfallen und durch eine vergrabene n+ -Schicht (Buried-Layer-Schicht) unter der tiefimplantierten Schicht 11 ersetzt setzt werden. In diesem Fall muß die vergrabene n+-Schicht jedoch an die Spannung-Ug angeschlossen werden, so daß die Tiefimplantation gegebenenfalls nicht mehr ganzflächig ausgeführt werden kann.
  • 5 Patentansprüche 2 Figuren L e e r s e i t e

Claims (5)

  1. Patentansprüche Schottky-Transistor-Logik mit einem npn- (pnp ) -Lasttransistor und mit einem pnm-(npm)-Ausgangstransistor in einem Substrat aus halbleitendem Material, dadurch g e k e n n z e i c h -n e t , daß das Substrat (131) aus halbleitendem Material n+- (p+)-dotiert ist, daß auf dem Substrat (131) eine n-(p)-dotierte Epitaxie-Schicht (11:1) aufgebracht ist, daß in der n-(p)-dotierten Epitaxie-Schicht (141) Trennbereiche (3) vorgesehen sind, die in der Epitaxie-Schicht (141) elektrisch voneinander getrennte erste Bereiche zur Herstellung des npn-(pnp)-Lasttransistors (1) und des pnm-(npm)-Ausgangstransistors (2) und zweite Bereiche zur Herstellung von Schottky-Kontakten (26, 27, 28) erzeugen, daß in allen ersten und zweiten Bereichen der Epitaxie-Schicht (141) ein p-(n)-tiefimplantiertes Gebiet (11, 15) vorgesehen ist, daß in dem ersten Bereich der Epitaxie-Schicht (141) zur Herstellung des Lasttransistors (1) und des Ausgangstransistors (2) das p-(n)-tiefimplantierte Gebiet (11) den Basisbereich des Lasttransistors (1) und den Emitterbereich des Ausgangstransistors (2) darstellt, daß der unterhalb des in dem ersten Bereich der Epitaxie-Schicht (141) liegende erste untere Teil (14) dieser Epitaxie-Schicht (141) den Emitterbereich (14) des Lasttransistors (1) darstellt, daß der oberhalb des p-(n)-tiefimplantierten Gebietes (11) liegende erste obere Teil (17) der Epitaxie-Schicht (141) in dem ersten Bereich den Kollektorbereich (17) des Lasttransistors (1) und den Basisbereich des Ausgangstransistors (2) darstellt, daß auf dem zweiten oberen Teil (172) Me-tallelektroden (26, 27, 28) vorgesehen sind, die mit dem zweiten oberen Teil (172) die Schottky-Kontakte bilden und die die Eingänge der Logikanordnungen darstellen, daß in dem zweiten oberen Teil (172) des zweiten Bereiches der Epitaxie-Schicht (141) ein p+-(n+)-dotierter Bereich (174) vorgesehen ist, der über eine Leiterbahn (173) mit dem oberhalb des p-(n)-tiefimplantierten Gebietes (24,11) in dem ersten Bereich der Epitaxie-Schicht (141) liegenden ersten oberen Teil (17) elektrisch in Verbindung steht, wobei sich zu diesem Zweck an der Oberfläche des ersten oberen Teiles (17) an der Kcntaktstelle zur Leiterbahn (173) ein ?+-(n+)-dotiertes Gebiet (175) befindet, daß der erste obere Teil (17) den Basisbereich des Ausgangstransistors (2) darstellt, daß das in dem ersten Bereich vorgesehene p-(n)-tiefimplantierte Gebiet (11) den Emit-terbereich des Ausgangstransistors (2) darstellt, daß an der Oberfläche des ersten oberen Teiles (17) eine Elektrode (23) vorgesehen ist, die mit dem zweiten oberen Teil (17) einen Schottky-Kontakt bildet, der gleichzeitig den Kollektorbereich des Ausgangstransistors (2) darstellt, daß das p-(n)-tiefimplan-\:ierte Gebiet (11) in dem zweiten Bereich mit einer Anschlußelektrode (241) elektrisch in Verbindung steht, wobei diese Anschlußelektrode (241) den Emitteranschluß des Ausgangstransistors (2) und den Basisanschluß des Lasttransistors (1) darstellt und daß das Substrat (131) mit einem Anschluß (13) versehen ist, der den Emitteranschluß des Lasttransistors (1) darstellt.
  2. 2. Anordnung nach Anspruch 1, dadurch g e k e n n z e i c h n e t , daß das Substrat (131) und die epitaktische Schicht (141) aus Siliziu. besteht.
  3. 3. Anordnung nach Anspruch 1 oder 2, dadurch g e k e n n z e i c h n e t , daß die Trennbereiche (3) aus SiO2 bestehen.
  4. 4. Anordnung nach einem der Ansprüche 1 bis 3, dadurch g e k e n n z e i c h n e t , daß die Elektrode (23) aus PtSi oder Al besteht und das die weiteren Elektroden (26, 27, 28) aus Ti oder Pd2Si bestehen.
  5. 5. Anordnung nach einem der AnsprUche 1 bis 4, dadurch g e k e n n z e ic h n e t , daß die Anschlußelektroden (241, 13) und die Leiterbahn (173) aus Aluminium bestehen.
DE19762624409 1976-05-31 1976-05-31 Schottky-Transistor-Logik-Anordnung Expired DE2624409C2 (de)

Priority Applications (7)

Application Number Priority Date Filing Date Title
DE19762624409 DE2624409C2 (de) 1976-05-31 1976-05-31 Schottky-Transistor-Logik-Anordnung
GB20849/77A GB1580977A (en) 1976-05-31 1977-05-18 Schottkytransisitor-logic arrangements
FR7715515A FR2353960A1 (fr) 1976-05-31 1977-05-20 Circuit logique a transistors schottky
US05/798,798 US4183036A (en) 1976-05-31 1977-05-20 Schottky-transistor-logic
IT24082/77A IT1079231B (it) 1976-05-31 1977-05-27 Logica a transistori di schottky
JP6392477A JPS52146577A (en) 1976-05-31 1977-05-31 Schottky transistor logical circuit
NL7705959A NL7705959A (nl) 1976-05-31 1977-05-31 Logische schakeling met een schottky-transistor.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19762624409 DE2624409C2 (de) 1976-05-31 1976-05-31 Schottky-Transistor-Logik-Anordnung

Publications (2)

Publication Number Publication Date
DE2624409A1 true DE2624409A1 (de) 1977-12-15
DE2624409C2 DE2624409C2 (de) 1987-02-12

Family

ID=5979444

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19762624409 Expired DE2624409C2 (de) 1976-05-31 1976-05-31 Schottky-Transistor-Logik-Anordnung

Country Status (1)

Country Link
DE (1) DE2624409C2 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0001586A1 (de) * 1977-10-25 1979-05-02 International Business Machines Corporation Integrierte Halbleiteranordnung mit vertikalen NPN- und PNP-Strukturen und Verfahren zur Herstellung
DE3230050A1 (de) * 1982-08-12 1984-02-16 Siemens AG, 1000 Berlin und 8000 München Integrierte halbleiterschaltung mit bipolaren bauelementen und verfahren zur herstellung derselben

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2262297A1 (de) * 1972-12-20 1974-06-27 Ibm Deutschland Monolithisch integrierbare, digitale grundschaltung
FR2266310A1 (de) * 1974-03-29 1975-10-24 Siemens Ag

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2262297A1 (de) * 1972-12-20 1974-06-27 Ibm Deutschland Monolithisch integrierbare, digitale grundschaltung
FR2266310A1 (de) * 1974-03-29 1975-10-24 Siemens Ag

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
US-Z.: "IEEE Journal of Solid-State Circuits", Bd. SC-10, No. 5, Okt. 1975, S. 343-348 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0001586A1 (de) * 1977-10-25 1979-05-02 International Business Machines Corporation Integrierte Halbleiteranordnung mit vertikalen NPN- und PNP-Strukturen und Verfahren zur Herstellung
DE3230050A1 (de) * 1982-08-12 1984-02-16 Siemens AG, 1000 Berlin und 8000 München Integrierte halbleiterschaltung mit bipolaren bauelementen und verfahren zur herstellung derselben

Also Published As

Publication number Publication date
DE2624409C2 (de) 1987-02-12

Similar Documents

Publication Publication Date Title
DE69330564T2 (de) Integrierte Schaltung die eine EEPROM-Zelle und einen MOS-Transistor enthält
DE3720156A1 (de) Integrierte schaltung mit einem vertikal-mos
DE2338239A1 (de) Integrierte halbleiterschaltung
DE2739586C2 (de) Statischer Inverter mit Isolierschicht-Feldeffekttransistoren und Verfahren zur Herstellung
DE68911809T2 (de) Integrierbare, aktive Diode.
DE2556668A1 (de) Halbleiter-speichervorrichtung
DE2730373A1 (de) Integrierte halbleiter-logikschaltung
CH637784A5 (de) Halbleiteranordnung mit einem festwertspeicher und verfahren zur herstellung einer derartigen halbleiteranordnung.
DE2953394T1 (de) Dielectrically-isolated integrated circuit complementary transistors for high voltage use
DE2657293B2 (de) Elektrische Schaltungsanordnung in Transistor-Transistor-Logikschaltung (TTL)
DE3103785C2 (de)
DE1937853C3 (de) Integrierte Schaltung
DE2007627A1 (de) Verfahren zum Herstellen einer inte gnerten Festkörperschaltung
DE2236510B2 (de) Monolithisch integrierbare Speicherzelle
DE2540350B2 (de) Halbleiterschaltung mit einer Matrix aus Isolierschicht-Feldeffekttransistoren
DE2738049A1 (de) Integrierte halbleiterschaltungsanordnung
DE2624409A1 (de) Schottky-transistor-logik
DE2539967A1 (de) Logikgrundschaltung
DE2654816A1 (de) Monolithische halbleiterstruktur
DE2820913C2 (de)
DE2737503A1 (de) Feldeffekttransistor mit interdigitalstruktur und verfahren zu seiner herstellung
DE2624339A1 (de) Schottky-transistorlogik
DE2718185A1 (de) Halbleiter-verbundanordnung fuer hohe spannungen
DE2733615A1 (de) Hochintegrierte halbleiteranordnung enthaltend eine dioden-/widerstandskonfiguration
DE2642210C2 (de) Integrierte Schottky-Injektionslogik-Schaltungsanordnung

Legal Events

Date Code Title Description
OC Search report available
OD Request for examination
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee