DE2738049A1

DE2738049A1 - Integrierte halbleiterschaltungsanordnung

Info

Publication number: DE2738049A1
Application number: DE19772738049
Authority: DE
Inventors: Martin J Alter
Original assignee: Fairchild Camera and Instrument Corp
Current assignee: Fairchild Semiconductor Corp
Priority date: 1976-09-03
Filing date: 1977-08-24
Publication date: 1978-03-09
Also published as: US4149177A; CA1085064A; FR2363889B1; JPS6224944B2; GB1577420A; FR2363889A1; JPS5331984A

Description

Integrierte Halbleiterschaltungsanordnung

Die Erfindung bezieht sich auf Halbleiteranordnungen, insbesondere auf integrierte Halbleiterschaltungsanordnungen.

Für die elektrische Isolierung von Halbleiteranordnungen sind zahlreiche Verfahren entwickelt worden. In diesem Zusammenhang wird insbesondere Bezug genommen auf einen Aufsatz '¹A Biography on Semiconductor Device Isolation Techniques" von A. H. Agajanian in "Solid State Technology", April 1975. Auch sind Verfahren zur Ausbildung oxydierter Isolationen in integrierten Schaltungsanordnungen bekannt. Als Beispiel wird Bezug genommen auf US-PS 3 648 125 "Method of Fabricating Integrated Circuits with Oxidized Isolation and the Resulting Structure", ausgegeben am 7. März 1972 für Douglas L. Peltzer; diese Schrift wird nachfolgend auch als "Peltzer-Patent" bezeichnet. In der Patentschrift werden Verfahren zur Herstellung wesentlich kleinerer Transistoren, Dioden und Widerstände beschrieben, als es nach dem damaligen Stande der Technik möglich war. Bei einem solchen Verfahren, welches in dem Peltzer-Patent beschrieben ist, wird eine epitaktische Schicht aus Silizium auf einem Siliziumsubstrat ausgebildet und durch ein Gitter oxydierter Gebiete des Siliziummaterials in elektrisch isolierte Taschen unterteilt. Die oxydierten Gebiete, welche auch ds Feldgebiete bezeichnet werden, durchdringen das epitaktische Silizium bis zu einer solchen Tiefe, daß sie einen sich seitlich erstreckenden pn-übergang berühren. In den elektrisch isolierten Taschen können aktive und/oder passive Komponenten ausgebildet werden, beispielsweise Dioden, Transistoren und Widerstände.

809810/0759

„ ^38049

Bei der Herstellung von Vertikaltransistoren gemäß dem Peltzer-Patent und bei Verwendung eines p-Substrats und einer epitaktischen Schicht mit p-Leitfähigkeit kann eine vergrabene Schicht aus Halbleitermaterial mit n-LeitfMhigkeit, welche in gewählten Stellen zwischen dem Substrat und der epitaktischen Siliziumschicht angeordnet ist, als Kollektor dienen. Bei einem Ausführungsbeispiel können dann ein oder mehrere Emitter dadurch ausgebildet werden, daß geeignete Störstoffe durch Diffusion oder in anderer geeigneter Weise in die obere Fläche des epitaktischen Siliziums eingebracht werden. Das epitaktische Siliziummaterial unter dem Emitter aber über dem Kollektor wirkt als Basis des Transistors. Ein ohmscher Kontakt zu den vergrabenen Kollektorgebieten kann durch verschiedene bekannte Verfahren hergestellt werden. Beispielsweise können durch Voraufbringen eines gewünschten Störstoffes in gewählte Gebiete des epitaktischen Siliziums und anschließende Diffusion des Störstoffes durch das epitaktische Silizium bis zum Kontakt des Störstoffs mit dem vergrabenen Kollektor die gewählten Gebiete des epitaktischen Siliziums in die gleiche Leitfähigkeit wie die des vergrabenen Kollektors umgewandelt werden, so daß eine ohmsche Verbindung geschaffen ist.

Bei der Herstellung integrierter Schaltungen unter Anwendung verschiedener Ausführungsformen der in dem Peltzer-Patent und anderen Literaturstellen beschriebenen Oxydisolationsverfahren tritt eine Schwierigkeit auf, welche als Kanalinversion oder MOS-Kanalbildung bezeichnet wird. Die Kanalinversion kann in oxydisolierten integrierten Schaltungsanordnungen zwischen benachbarten, aber einander nicht berührenden vergrabenen Kollektorgebieten mit η-Leitfähigkeit auftreten. Sie tritt gewöhnlich an der Grenzfläche zwischen dem p-Silizium und dem darüber befindlichen Oxyd auf, und sie hat mehrere Gründe, beispielsweise die Anwesenheit von Störstoffen in dem Oxyd, insbesondere Natriumionen, welche eine positive Gesamtladung haben und welche Elektro_ nen in dem darunter befindlichen p-Silizium "spiegeln" oder anziehen. Wenn genug Elektronen angezogen werden, wird eine sehr

809810/0759

9738049

7720

dünne Schicht des p-Siliziums in n-Halbleitermaterial umgewandelt, und es entsteht ein η-Kanal zwischen den benachbarten vergrabenen Kollektorgebieten. Die Kanalinversion bewirkt, daß theoretisch isolierte Kollektorgebiete effektiv miteinander elektrisch verbunden sind, und hierdurch wird die Funktion des Bauelements und/oder der Schaltung beeinträchtigt oder aufgehoben. Im allgemeinen kann die Kanalinversion nicht vollständig dadurch vermieden werden, daß Oxyd von hoher Reinheit ausgebildet wird, da bereits wenige Teile je Milliarde (parts per billion) einer Natriumverunreinigung in dem Oxyd ausreichen können, um eine Kanalinversion zu bewirken.

Der Vorgang der Kanalinversion ist am häufigsten in Zusammenhang mit der Herstellung von MOS-Transistoren untersucht worden, bei denen es erforderlich ist, unerwünschte Leckströme zu verhindern und Schwellenspannungen zu kontrollieren. Drei vielfach verwendete MOS-Techniken zur Verhinderung der Kanal-Inversion sind (1) sogenannte "channel stops" (stark dotierte Gebiete an gewählten Flächen), (2) andere Formen der Oberflächendotierungskontrolle, und (3) Phosphorgetterung von Natriumverunreinigungen in Oberflächenoxyden.

Ein anderes bekanntes Verfahren zur Verhinderung der Kanalinversion ist die Ausbildung eines Schutzringes, welcher gewählte Gebiete der integrierten Schaltungsanordnung umgibt. Der Schutzring wird dadurch hergestellt, daß durch Diffusion oder andere Einbringungsverfahren ein Störstoff eines vorgegebenen Leitfähigkeitstyps in gewünschte Stellen des Halbleitermaterials eingebracht wird.

Eine weitere Methode zur Verhinderung der Kanalinversion ist von B. T. Murphy (Bell Laboratories) angewandt worden. Diese Methode ist von W. J. Evans u.a. in einem Aufsatz "Oxide Isolated Monolithic Technology and Applications" in "IEEE Journal of Solid-state Circuits", Bd. SC-8, No. 5, Okt. 1973, beschrieben

809810/0759

7720

und diskutiert worden. Dabei wird angegeben, daß nach vollständiger Ausbildung der Oxydisolation für ein vorgegebenes Bauelement Gallium oder andere geeignete Materialien durch das Oxyd diffundiert werden, um (mit Material, dessen Leitfähigkeitstyp dem des vergrabenen Kollektorgebiets entgegengesetzt ist) diejenigen Gebiete des Halbleitermaterials, die sich an dem Oxyd befinden, stark zu dotieren, um dadurch die Kanalinversion zu verhindern.

Der Erfindung liegt die Feststellung zugrunde, daß die Ausbildung, und zwar durch beliebige Mittel, eines selektiv dotierten Gebietes an dem Isoliermaterial, wenn dies bei oxydisolierten integrierten Schaltungsanordnungen und konventionellen Methoden der Ausbildung elektrischer Kontakte zu vergrabenen Kollektoren in solchen Anordnungen angewandt wird, die Ausbildung neuartiger Kollektor-Senkenableitungen und von Widerständen ermöglicht, welche einen höheren Widerstand je Längeneinheit als bisher verfügbare Widerstände haben. Diese Gebiete werden, wenn sie für eine Verwendung gemäß der nachfolgenden Beschreibung konstruiert und/oder vorgesehen sind oder entsprechend der nachfolgenden Beschreibung verwendet werden, als "leitfähige vergrabene Gebiete" (conductive buried regions) bezeichnet.

Bei den Halbleiteranordnungen gemäß der Erfindung werden im Regelfall ringförmig ausgebildete leitffihige vergrabene Gebiete neben Kollektorsenken, welche durch gewählte Oxydisolationsverfahren hergestellt Bind, verwendet. Das Wort "ringförmig" wird im vorliegenden Zusammenhang in einem wesentlich allgemeineren Sinne als im normalen Sprachgebrauch verstanden, und es beschreibt einen geschlossenen Weg, der mitunter Toroidform haben kann, jedoch im allgemeinen keine Toroidform hat (beispielsweise elliptisch, oval, rechteckig, quadratisch usw.) wobei keinerlei Rücksicht auf die Gleichmäßigkeit des Querschnitts genommen wird. Dabei wird im Regelfall davon ausgegangen, daß diese ringförmigen leitfähigen vergrabenen Gebiete

809810/0759

F 7720

ein Tell desjenigen Gebietes sind, welches durch eine Methode ausgebildet 1st, welche In der Technik der Halbleiterbearbeitung und -herstellung vielfach als "Feldvoraufbringung" (field predeposition) bezeichnet wird. Die Bezeichnung "Feldvoraufbringung" oder "Feld-Voreinbringung" ist jedoch hinsichtlich der Methoden, durch die diese leitfähigen vergrabenen Gebiete ausgebildet sind, nicht als beschränkend anzusehen. Beispielsweise können Diffusionsverfahren oder unter bestimmten Voraussetzungen Ionenimplantation oder andere geeignete Verfahren angewandt werden, beispielsweise eine Kombination von Diffusion und Ionenimplantation, um diese Gebiete auszubilden. Wenn die Herstellung unter Verwendung eines durch "Feldvoraufbringung" ausgebildeten Gebietes erfolgte, ist das ringförmige "leitfähige

vergrabene Gebiet" gegenüber anderen Gebieten, welche durch das Feldvoraufbringungsverfahren ausgebildet wurden, elektrisch isoliert, wenn die Oxydisolation oder anderes isolierendes Material so ausgebildet ist, daß es sich bis zu dem vergrabenen Kollektor erstreckt· Eine geeignete Steuerung und Überwachung der Ätzung des epitakt!sehen Siliziums vor der Ausbildung des Feldoxyds zusammen mit einer entsprechend langen thermischen Diffusion der Kollektorsenke kann das leitfähige vergrabene Gebiet vollständig eliminieren. Das bedeutet, daß die Störstoffkonzentration des leitfähigen vergrabenen Gebietes überall durch die Störstoffkonzentration der Kollektorsenke überkompensiert ist. Nach dem Stande der Technik war diese Überkompensation nicht unerwünscht.

Da bei vielen Ausführungsformen der Erfindung die Störstoffkonzentration des leitfähigen vergrabenen Gebietes größer sein wird als die Störstoffkonzentration der epitaktischen Schicht, erfolgt die Diffusion der Kollektorsenke durch die leitfähige vergrabene Schicht mit einer geringeren Geschwindigkeit als die Diffusion durch das epitaktische Material. Dieses Merkmal ermöglicht eine Art von vollsicherem ("fail-safe") Schutz für

809810/0759

das leitfähige vergrabene Gebiet durch Erweiterung der Toleranzen, mit denen die Diffusion der Kollektorsenke gesteuert und überwacht werden muß, um nicht das leitfähige vergrabene Gebiet vollständig auszulöschen.

Bei der Ausbildung isolierter Taschen aus epitaktischem Silizium in oxydisolierten integrierten Schaltungsanordnungen werden nach der Festlegung der vergrabenen Kollektorschicht (welche auch oft als "vergrabene Schicht" bezeichnet wird, um sie von denjenigen Ausbildungen zu unterscheiden, welche hier als "leitfähige vergrabene Gebiete" bezeichnet werden), Ausbildung der epitaktischen Schicht und Ausbildung einer Oxyd-Nitrid-Maskierungsschicht auf dem epitaktischen Silizium Nuten oder Aussparungen in dem epitaktischen Silizium dort ausgebildet, wo Isolationsgebiete hergestellt werden sollen. Die dabei freigelegten Oberflächengebiete aus epitaktischem Silizium werden mit einem Störstoff dotiert, welcher so gewählt ist, daß er in diesen Oberflächengebieten einen Leitfähigkeitstyp erzeugt, der dem Leitfähigkeitstyp der vergrabenen Schicht entgegengesetzt ist. Nach der Ausbildung des Feldoxyds durch Oxydierung dieser freigelegten dotierten Oberflächengebiete aus epitaktischem Silizium sind beträchtliche Mengen des gewählten Störstoffs in die Gebiete des Siliziummaterials (entweder epitaktisch oder monokristallin), welches sich unmittelbar an dem Oxyd befindet, gewandert. Die Gebiete aus Siliziummaterial, welche überwiegend diesen Störstoff zwischen der vergrabenen Schicht und der Oberfläche der epitaktischen Schicht enthalten, bilden im wesentlichen die leitfähigen vergrabenen Gebiete gemäß der Erfindung. Die Nicht-Feldgebiete des epitaktischen und darunter befindlichen Siliziums enthalten die elektrisch isolierten Taschen aus Silizium, in welchen aktive und/oder passive Elemente ausgebildet werden.

Bei einer bevorzugten Ausführungsform der Erfindung ist das Silizium des Substrats p-Halbleitermaterial, und die freigelegten Oberflächen der Nuten werden mit p-Störstoffen dotiert und dann zur Herstellung des Feldoxyds oxydiert. Das Feldoxyd wird

809810/0759

so ausgebildet, daß es mit dem vergrabenen Kollektor im Kontakt steht und dadurch Taschen aus Halbleitermaterial isoliert. Auf diese Weise ist der Teil des leitfähigen vergrabenen Gebietes an jeder Tasche und oberhalb der vergrabenen Schicht gegenüber den übrigen Teilen des Siliziummaterials, welche überwiegend den gewählten p-Störstoff enthalten, elektrisch isoliert. Diese restlichen Teile befinden sich im allgemeinen im Substrat. Vorzugsweise liegt das leitfähige vergrabene Gebiet an dem nichthorizontalen Teil der Nutenwandungen an, von denen es diffundiert oder in anderer Weise eingebracht worden ist. Dieses leitfähige vergrabene Gebiet kann einen "Wandwiderstand" bilden, und es wird bisweilen auch so bezeichnet, jedoch wird noch näher erläutert werden, daß das leitfähige vergrabene Gebiet auch in vielen anderen Fällen mit Vorteil angewandt werden kann, denen der Begriff "Widerstand" gewöhnlich nicht zugeordnet wird, beispielsweise als Senken-Ableitung (sink-bypass) oder ganz allgemein als Leiter für elektrischen Strom. Es können auch zahlreiche andere Ausführungsformen der beschriebenen Struktur hergestellt werden, bei denen das Substrat entweder die p- oder n-Leitfähigkeit hat, die epitaktische Schicht die p- oder n-Leitfähigkeit hat und der dotierende Störstoff die p- oder n-Leitfähigkeit hat. Besonders vorteilhafte Ausführungsformen ergeben sich, wenn die vergrabene Schicht einen gewählten Leitfähigkeitstyp besitzt, während das Halbleitersubstrat und das leitfähige vergrabene Gebiet die entgegengesetzte Leitfähigkeit haben.

Das leitfähige vergrabene Gebiet gemäß der Erfindung ist im Regelfall elektrisch isoliert gegenüber anderen Teilen des Gebietes, welches bei der Feldvoraufbringung an der Grenzfläche zwischen Oxydisolation und vergrabenem Kollektor entsteht. Das bedeutet, daß die Störstoffdotierungskonzentration dieses Teils der Halbleiteroberfläche, welche bei Oxydierung den vergrabenen Kollektor schneidet, durch die Störstoffkonzentration des vergrabenen Kollektors überkompensiert wird. Bei anderen Ausführungsformen werden nur gewählte Teile des leitfähigen vergrabenen

809810/0759

F 7720

Gebietes isoliert. In weiteren Ausfiihrungsformen, bei denen beispielsweise eine epitaktische η-Schicht zusammen mit einer p-Feldvoraufbringung oder umgekehrt verwendet wird, ist die Ausbildung einer Kollektorsenke nicht erforderlich, um das ringförmige Gebiet der Feldvoraufbringung gegenüber dem übrigen Teil des epitaktischen Materials elektrisch zu isolieren.

Das leitfähige vergrabene Gebiet gemäß der Erfindung ermöglicht zahlreiche Anwendungen, welche wesentliche Vorteile gegenüber vorbekannten integrierten Schaltungsanordnungen bieten. Beispielsweise können Kollektorsenken-Umgehungen hergestellt werden, um Gebiete auf entgegengesetzten Seiten einer Kollektorisenke zu verbinden, welche anderenfalls elektrisch gegeneinander isoliert wären. Wie noch näher beschrieben werden wird, erlaubt die Halbleiteranordnung gemäß der Erfindung die Herstellung von Speicherschaltungen, welche nur ungefähr die Hälfte bis zwei Drittel der Oberfläche des Halbleiterplättchens von Speicherschaltungen erfordert, wie sie gegenwärtig unter Verwendung der Oxydisolationstechnik gebaut werden. Allgemein ermöglicht die Erfindung die Ausbildung integrierter Schaltungen geringerer Abmessungen, höherer Geschwindigkeiten und höherer Packungsdichte, als es bisher möglich war.

Bei Anwendung der Erfindung können zahlreiche Bauarten von Widerständen geschaffen werden. Beispielsweise können leitfähige vergrabene Gebiete mit hohem spezifischen Widerstand geschaffen werden, welche erheblich weniger Oberfläche des Halbleiterplättchens einnehmen, als es bei Widerständen mit hohem spezifischen Widerstand der herkömmlichen Bauarten möglich war. Dieser Vorteil ergibt sich wenigstens zum Teil aus der Unabhängigkeit des Wandungswiderstandes oder des vergrabenen leitfähigen Gebiets von der optischen Maskierungstechnik. Das bedeutet, daß die Querschnittsabmessungen des leitfähigen vergrabenen Gebiets in erster Linie abhängig sind von einer geeigneten Steuerung und

809810/0759

F 7720

Überwachung der Verfahrensparameter, nicht aber von Maskierungstoleranzen, und dadurch wird eine genaue Steuerung und Überwachung des spezifischen Widerstands pro Längeneinheit erleichtert. Eine geeignete Steuerung und Überwachung des Fabrikationsprozesses erlaubt auch die Herstellung vergrabener leitfähiger Gebiete, welche hohe spezifische Widerstände je Längeneinheit haben, und dies ist ein wesentlicher Vorteil bei der Herstellung von größeren Anordnungen aktiver Bauelemente, bei denen der Strom in jedem Bauelement niedrig sein muß. Wenn man niedrige Ströme bei konventionell gebauten linearen Widerständen erhalten wollte, erforderte dies verhältnismäßig große Teile der zur Verfügung stehenden Oberfläche des Halbleiterplättchens.

' Ausführungsbeispiele und bevorzugte Ausführungsformen der Erfindung werden nachfolgend anhand der Zeichnungen näher beschrieben.

Fig. 1 bis 5 zeigen eine bevorzugte Ausführungsform der Erfindung und in diesem Zusammenhang auch den erfindungsgemäß hergestellten Gegenstand.

Fig. 6 und 7 zeigen eine Draufsicht bzw. eine Schnittdarstellung einer Speicherzelle, bei der die leitfähigen vergrabenen Gebiete gemäß der Erfindung Anwendung finden.

Fig. β zeigt schematisch ein Schaltbild der in den Fig. 6 und dargestellten Speicherzelle.

Die Halbleiteranordnung gemäß der Erfindung wird unter Anwendung des Verfahrens hergestellt, welches nachfolgend anhand der Fig. bis 5 beschrieben wird. Die in Fig. 1 dargestellte Halbleiteranordnung kann in der folgenden, an sich bekannten Weise hergestellt werden:

1. Oxydieren, des p-Substrats 10.

2. Maskieren und Diffundieren von n-Gebieten 11, welche als vergrabene Kollektoren und Isolationsgebiete dienen.

809810/0759

3. Entfernen des Oxyds (nicht dargestellt) und Aufwachsen einer dünnen epitaktischen p-Siliziumschicht 12.

4. Thermisches Aufwachsen einer Oxydschicht 13, Aufbringen einer Siliziumnitridschicht 14 und Maskieren beider Schichten durch bekannte Verfahren.

5. Ätzen von Feldisolationsgebieten 15a und 15b.

In Fig. 2 ist ein Feldvoraufbringungsgebiet 20a und 20b aus p+ Halbleitermaterial in die freiliegenden Flächen der epitaktischen Schicht 12 eingeführt worden. Dies kann durch Diffusion, unter bestimmten Voraussetzungen aber auch durch Ionenimplantation oder durch andere geeignete Verfahren erfolgen. Dabei ist zu berücksichtigen, daß die Feldvorbeschichtung gegenüber einem wesentlichen Teil der epitaktischen Siliziumschicht 12 in demjenigen Gebiet maskiert ist, welches unmittelbar unterhalb der Oxydschicht 13 liegt. Wie bereits dargelegt wurde, ist ein Zweck der Feldvorbeschichtung 20, zu verhindern, daß eine Kanalinversion zwischen benachbarten vergrabenen Kollektorgebieten erfolgt, beispielsweise zwischen Gebiet 11 und dem sich anschließenden (nicht dargestellten) vergrabenen Kollektor. Das p+ Halbleitermateiral 20a und 20b erhöht die Dotierungskonzentration bei den Oberflächengebieten der Nuten 15a und 15b, um eine Kanalinversion nach anschließender Ausbildung des Feldoxyds zu verhindern. Dementsprechend hat das Feldvoraufbringungsgebiet 20a und 20b eine andere Leitfähigkeit als die es umgebenden Gebiete. Bei einigen Ausführungsformen der Erfindung wird das Feldvoraufbringungsgebiet 20 beispielsweise eine höhere Leitfähigkeit als das benachbarte Halbleitermaterial haben, während es bei anderen Ausführungsformen einen anderen Leitfähigkeitstyp hat. Nachfolgend werden noch weitere Anwendungen der Feldvoraufbringung beschrieben werden.

Nach Ausbildung der Feldoxydgebiete 30a und 30b unter Anwendung bekannter Methoden ergibt sich die in Fig. 3 dargestellte erfindungsgemäße Anordnung. Da das Volumen des Siliziumdioxyds,

809810/0759

-19- 2738ÜA9

F 7720

welches vorzugsweise das Gebiet 30a und 30b bildet, größer ist als das Volumen des epitaktischen Siliziums, aus dem es gebildet ist, werden die Ränder der Siliziumnitridschicht 14 angehoben, so daß sich die in Fig. 3 erkennbare "vogelschnabelartige" Form (bird-beak) ergibt. Da die Feldisolation 30a und 30b vorzugsweise durch ein thermisches Oxydationsverfahren hergestellt wird, diffundiert ein Teil der Dotierung in dem p+ dotierten Feldvoraufbringungsgebiet 20a und 20b in die epitaktische Schicht 12 vor die Siliziumdioxyd-Silizium-Grenzfläche 31a und 31b.

Wenn eine hinreichend große Oxydmenge ausgebildet ist, welche durch die epitaktische Schicht 12 hindurch mit dem vergrabenen Kollektorgebiet 11 im Kontakt steht, ist ein Teil 32a und 32b des Feldaufbringungsgebiets gegenüber dem restlichen Feldvoraufbringungsgebiet 20a und 20b elektrisch isoliert, jedoch nicht gegenüber der epitaktischen Schicht 12. Der isolierte Teil 32a und 32b der Feldvoraufbringung wird in erster Linie an dem nichthorizontalen Teil der Grenzfläche 31a und 31b zwischen dem Siliziumdioxyd und dem epitaktischen Silizium angeordnet sein. Wie eingangs beschrieben, wird der isolierte Teil 32a und 32b des Feldvoraufbringungsgebietes als "leitfähiges vergrabenes Gebiet" oder in einigen AusfUhrungsformen als "Wandwiderstand" bezeichnet.

Die leitfähigen vergrabenen Gebiete 32a und 32b werden im Regelfall gegenüber anderen Teilen des Feldvoraufbringungsgebiets 20a und 20b durch die Grenzfläche 33a und 33b zwischen dem Feioxyd und dem vergrabenen Kollektor elektrisch isoliert sein. Diese elektrische Isolierung ergibt sich aus der. Tatsache, daß die Störstoffkonzentration des vergrabenen Kollektorgebietes 11 die Störstoffkonzentration des Feldaufbringungsgebiets 20a und 20b in diesen Gebieten 33a und 33b Uberkompensiert, wobei die Gebiete 20a und 20b das vergrabene Kollektorgebiet 11 schneiden. Der Widerstand je Längeneinheit des Wandwiderstands 32a und 32b kann gesteuert werden durch die Konzentration und die Tiefe der Feldvoraufbringung und durch das Ausmaß, in dem eine Kollektorsenke, wenn sie ausgebildet ist, sich auf das leitfähige ver-

809810/0759

-20- 27380A9

F 7720

grabene Gebiet erstreckt. Bei anderen Ausführungsformen kann das leitfähige vergrabene Gebiet gegenüber der epitaktischen Schicht dadurch elektrisch isoliert werden, daß Materialien geeigneter Leitfähigkeit gewählt werden; beispielsweise kann ein Material eines bestimmten Leitfähigkeitstyps für die epitaktische Schicht und ein Material entgegengesetzter Leitfähigkeit für das Feldvoraufbringungsgebiet verwendet werden.

Bei einer bevorzugten Ausführungsform der Erfindung wird die Siliziumnitrid-Schicht 14 anschließend teilweise dort entfernt, wo Kollektorsenkenaufbringungen vorgesehen sind. Nach dem teilweisen Entfernen der Siliziumnitrid-Schicht 14 ergibt sich die in Fig. 4 in Draufsicht dargestellte Halbleiteranordnung, welche nach dem Verfahren gemäß der Erfindung hergestellt ist. Dabei ist zu beachten, daß die Feldisolation 30a, 30b, 30c und 30d das Äußere einer elektrisch isolierten Tasche 40 vollständig umgibt. Die Peripherie des vergrabenen Kollektors 11 ist in Fig. 4 erkennbar. Fig. 4 zeigt auch, wie die Oberfläche des Halbleiterplättchens nach Ausbildung der Kollektorsenke 41 aussieht. Die Kollektorsenke 41 wird im allgemeinen durch Voraufbringen eines n-Halbleitermaterials und Diffusion ausgebildet werden, obwohl auch andere bekannte Verfahren in diesem Zusammenhang brauchbare Resultate ergeben.

Wenn die Ätzvorgänge und die thermischen Dlffu-sionsvorga'nge in geeigneter Weise gesteuert und überwacht werden, wird der n-Störstoff, welcher die Kollektorsenke 41 für die Kontaktierung des vergrabenen Kollektors 11 bildet, nicht in die Peripherie der epitaktischen Schicht 12 unmittelbar über der vergrabenen Schicht 11 eindringen. Dies ist in Fig. 4a bei den Gebieten 32a und 12a erkennbar.

Aufgrund der beschriebenen Erscheinung werden die leitfähigen vergrabenen Gebiete 32a und 32b (Fig. 4, 4a und 4b) nicht durch den Störstoff überkompensiert, welcher zur Steuerung des Leitfähigkeitstyps der Kollektorsenke 41 verwendet wird. Demtent-

809810/0759

F 7720

sprechend bilden die leitfähigen vergrabenen Gebiete 32a und 32b einen elektrisch isolierten leitfähigen Pfad zwischen den Gebieten 12c und 12d, welche sich auf entgegengesetzten Seiten der Kollektorsenke 41 befinden. Diese Ausführungsform der leitfähigen vergrabenen Gebiete 32a und 32b, bei welcher ein leitfähiger Pfad um die Kollektorsenke 41 gebildet wird, wird im vorliegenden Zusammenhang als Kollektorsenken-Bypaß (Kollektorsenken-Umgehung) bezeichnet.

Das leitfähige vergrabene Gebiet gemäß der Erfindung kann bei verschiedenen Ausführungsformen in den verschiedensten Formen und Dimensionen hergestellt werden. Beispielsweise kann die Tiefe einer Kollektorsenke zu dem vergrabenen Kollektor 1,2 Mikrometer betragen und die Tiefe einer Oxydisolation zu dem epitaktischen Silizium 1,8 Mikrometer (beides von der Oberfläche des Halbleiterplättchens nach unten gemessen); diese Werte erbrachten gute Ergebnisse, und sie können in geeigneter Weise variiert und kombiniert werden, unter Anwendung der verschiedensten Herstellungsverfahren und ihrer Kombinationen.

Fig. 4a zeigt das in Fig. 4 dargestellte Halbleiterplättchen perspektivisch und teilweise geschnitten. Man erkennt das leitfähige vergrabene Gebiet bzw. den Kollektorsenken-Bypass 32a, die Feldisolation 30a, 30b, 30c und 30d, den vergrabenen Kollektor 11 und die Feldvoraufbringung 20a und 2Od. Ein zusätzlicher Kollektorsenken-Bypass (32b) wird sich auch am entgegengesetzten Ende des Kollektorsenken-Bypass befinden; dies ist in Fig. 4a nicht dargestellt. Die Sliliziumnitrid-Schicht 14 ist in Fig. 4a nicht dargestellt; falls sie aber dargestellt wäre, würde die sich über den Gebieten 12c und 12d befinden. Eine vergrößerte Ansicht eines Teils der Fig. 4a ist in Fig. 4b dargestellt.

Die in den Fig. 3, 4 und 4a dargestellte Halbleiteranordnung kann mit Hilfe bekannter Halbleiterherstellungsverfahren weiterverarbeitet werden, um die in Fig. 5 dargestellte Anordnung zu

809810/0759

27380

F 7720

erhalten. Als Beispiel für eine Herstellung der in Fig. 5 dargestellten Halbleiteranordnung aus der in den Fig. 3, 4, 4a und 4b dargestellten Anordnung werden die folgenden Verfahrensschritte genannt:

1. Herstellen einer Basismaskierung zum Entfernen der Siliziumnitrid-Schicht 14 von den Gebieten 12c und 12d (vgl. Fig. 3).

2. Basisvoraufbringung und Diffusion zur Ausbildung von Gebieten 50a und 50b, wobei auch Oxydschicht 51 ausgebildet wird, von welcher Teile 51a, 51b und 51c dargestellt sind. Die Oxydschicht 51 (Fig. 5) ist ausgebildet auf den Gebieten 12c, 12d und 41 (Fig. 4a). Die Oxydschicht 51 kann auch auf isoliertem Material 30 ausgebildet werden.

3. Maskieren des Emittergebiets 52, so daß die Öffnung zwischen Oxydschichtteilen 51b und 51c entsteht, und es wird auch wieder eine Öffnung zwischen den Oxydschichtteilen 51a und 51b gebildet, so daß eine Öffnung zum Kollektorsenken-Kontaktgebiet 41 zur Verfügung steht.

4. Ausführen der Emitterdiffusion, so daß ein Emitter 52 und sein Äquivalent in Gebiet 41 entsteht.

5. Maskieren einer zusätzlichen Kontaktöffnung in Oxydschicht 51 zwischen Isoliermaterial 30a und Oxydschichtteil 51a.

6. Aufbringen einer metallischen Verbindungsschicht und Maskieren eines Verbindungsmusters (nicht dargestellt) für die Inneren Verbindungen. Vorzugsweise wird Aluminium-Silizium oder ein gleichwertiges Material bzw. eine gleichwertige Materialkombination verwendet, wenn Dünnschicht-Emitter (washed emitters) ausgebildet wurden.

Die leitfähigen vergrabenen Gebiete 32a (Fig. 4a und 4b) und 32b (nicht dargestellt) ermöglichen, daß ein elektrischer

809810/0759

Kontakt zum Basisgebiet 50b (Fig. 5) bei Gebiet 50a (Fig. 5) hergestellt wird, da die Gebiete 50a und 50b durch die leitfähigen vergrabenen Gebiete 32a und 32b elektrisch miteinander verbunden sind.

Obwohl die Halbleiteranordnung gemäß der Erfindung im Zusammenhang mit Halbleitermaterialien bestimmter Leitfähigkeitstypen beschrieben wurde, ist es auch möglich, Halbleitermaterialien vom entgegengesetzten Leitfähigkeitstyp anstelle der bei den Ausführungsbeispielen beschriebenen Leitfähigkeitstypen zu verwenden. Beispielsweise ist es möglich, eine epitaktische n-Schicht anstelle der beschriebenen p-Schicht auszubilden, und die Leitfähigkeitstypen aller anderen Gebiete der Halbleiteranordnung können in geeigneter Weise geändert werden, obwohl bei einigenAusführungsformen nur der Leitfähigkeitstyp bestimmter Gebiete zu ändern ist. Außerdem ist es möglich, daß das leitfähige vergrabene Gebiet gemäß der Erfindung ohne eine Kollektorsenke elektrisch isoliert werden kann, indem man es in einer epitaktischen Schicht ausbildet, deren Leitfähigkeitstyp dem des Feldvoraufbringungsgebiets entgegengesetzt ist.

Eine weitere bevorzugte Ausführungsform der Erfindung ist in den Fig. 6, 7 und 8 dargestellt. Das in diesen Figuren dargestellte Ausführungsbeispiel kann unter Anwendung bekannter Halbleiterherstellungsverfahren ausgebildet werden, und solcher, wie sie bereits im Zusammenhang mit den Fig. 1 bis 5 beschrieben worden sind. Fig. 6 ist eine Draufsicht auf eine als integrierte Schaltung ausgebildete Speicherzelle von wesentlich geringerer Abmessung und höherer Packungsdichte, als es mit bekannten Bauelementen bisher erreichbar war. Innerhalb der Peripherien von zwei elektrisch isolierten Siliziumtaschen 91a und 91b sind aktive und passive Halbleiterelemente ausgebildet. Die äußeren Begrenzungen von zwei vergrabenen Kollektoren sind bei 90a und 90b dargestellt, und die Feldoxydisolation erhielt das Bezugszeichen 92. Gebiete e.., e₂, e~ und e. sind Emitter für zwei

809810/0759

_₂₄_ 27380A9

F 7720

Transistoren, und die Emitter e, und e. sind durch Leiter S^ ohmisch miteinander verbunden. Ebenso sind Widerstandskontakte b^ und by und eine Metallverbindung S₂ zwischen diesen Widerständen dargestellt. Weiterhin erkennt man Transistor-Basiskontakte b- und b. und Kollektorkontakte c* und c~. Ohmsche Verbindungen S, und S* dienen zur elektrischen Verbindung von Gebiet b₄ mit Gebiet c^ bzw. Gebiet c^ mit Gebiet b.,. Gebiet b^ ist zunächst mit Epiwiderstand r. und dann durch leitfähige vergrabene Gebiete oder Wandwiderstände r* und r^. mit Gebiet belektrisch verbunden. In entsprechender Weise sind Epiwiderstände r~ und r- und Wandwiderstände r~ und r~. dargestellt.

Fig. 7 zeigt einen Schnitt durch die in Fig. 6 dargestellte Halbleiteranordnung. Entsprechende Komponenten sind unter den gleichen Bezugszeichen dargestellt. Fig. 8 zeigt schematisch die Schaltung der Speicherzelle, welche durch die in den Fig. und 7 dargestellte Halbeiteranordnung gebildet ist. Die elektrischen Verbindungen, Komponenten und Strukturen, welche in Fig. schematisch dargestellt sind, haben die gleichen Bezugszeichen wie in den Fig.6 und 7.

Die sehr kompakte Bauart der in den Fig. 6 und 7 dargestellten und in Fig. 8 schematisch wiedergegebenen Zelle wird durch die Erfindung ermöglicht. Bei Anwendung der Erfindung werden leitfähige vergrabene Gebiete oder Wandwiderstände r^ , r_lb, r~ und r_?. ausgebildet, welche einen Bypass zu den Kollektorsenken c^ und Cp darstellen. Diese Art der Ausbildung ermöglicht eine erhebliche Verringerung des Oberflächenbereichs des Halbleiterplättchens gegenüber den nach dem Stande der Technik bekannten Speicherzellen. Bei den bekannten Speicherzellen, welche eine Vielzahl von Transistoren enthielten, war es erforderlich, Kollektorsenken wie C- und C₂ nicht-kollinear gegenüber den anderen Komponenten anzuordnen, da keine Kollektorsenken-Umgehungen möglich waren. Insbesondere bedingten die nach dem Stande der Technik bekannten Anordnungen größere Trenngebiete zwischen

809810/0759

elektrisch isolierten Taschen 91a und 91b, so daß Kollektorsenken C₁ und Cp zwischen den Gebieten 91a und 91b angeordnet würden. Die Form des jeweiligen Außenumfangs 90a und 90b der vergrabenen Kollektoren wäre entsprechend zu ändern. Eine solche Struktur ist dargestellt und beschrieben in einem Aufsatz "The Isoplanar Process" von W. D. Baker und D. A. Laws in "Fairchild Semiconductor Advertising Brochure", Okt. 1971.

Bei allen beschriebenen Anwendungen oder Ausführungsformen der Erfindung sind die Abmessungen der Querschnitte der gemäß der Erfindung ausgebildeten leitfähigen vergrabenen Schicht oder des Wandwiderstands weitgehend unabhängig von optischen Maskierungsverfahren. Die Breite des Wandwiderstands, gemessen von dem vergrabenen Kollektor aufwärts entlang der Feldoxydwandung, ist abhängig von der Stärke der epitaktischen Schicht. Die Stärke des Wandwiderstands, gemessen senkrecht zur Oxydwand, kann gesteuert werden durch Änderung der Tiefe und Konzentration des Feldvoraufbringungsgebiets und der Kollektorsenkendiffusion.

Im Rahmen fachmännischen Handelns sind weitere Verbesserungen und Ausbildungen des Gegenstands der Erfindung möglich. Insbesondere können Anordnungen aus Halbleitermaterialien vorgesehen sein, deren Leitfähigkeitstypen den in der Beschreibung und den Zeichnungen angegebenen Leitfähigkeitstypen komplementär sind, indem die Leitfähigkeitstypen in den betreffenden Gebieten jeweils umgekehrt werden.

809810/0759

Lee

rseite

Claims

Ansprüche

C l.J Integrierte Halbleiterschaltungsanordnung mit einem Silizium-Halbleitersubstrat, einer auf einer Fläche des Substrats angeordneten epitaktischen Silizium-Halberleiterschicht, einem sich seitlich erstreckenden pn-übergang, welcher eine isolierende Sperre zwischen Gebieten des Substrats und der epitaktischen Schicht bildet, wobei die epitaktische Schicht wenigstens eine epitaktische Siliziumtasche enthält, welche gegenüber sie umgebenden Gebieten der epitaktischen Schicht durch ein ringförmiges Gebiet aus isolierendem Material, welches sich durch die epitaktische Schicht zu dem pn-übergang erstreckt, elektrisch isoliert ist,

dadurch gekennzeichnet, daß ein Senkengebiet, welches gegenüber der epitaktischen Schicht eine unterschiedliche Leitfähigkeit hat, in wenigstens einer Siliziumtasche ausgebildet ist und ein leitfähiges vergrabenes Gebiet zwischen gewählten Teilen der Tasche und dem isolierenden Material angeordnet ist.
2. Halbleiterschaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß das leitfähige vergrabene Gebiet in der epitaktischen Schicht ausgebildet ist.
3. Halbleiterschaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß das leitfähige vergrabene Gebiet gegenüber der epitaktischen Schicht eine unterschiedliche Leitfähigkeit hat.
4. Halbleiterschaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß das Substrat und die epitaktische Schicht den gleichen Leitfähigkeitstyp haben.

809810/0759

ORIGINAL INSPECTED

F 7720
5. Halbleiterschaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet, daß das Substrat den p-Leitfähigkeitstyp hat.
6. Halbleiterschaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet, daß das Substrat den n-Leitfähigkeitstyp hat.
7. Halbleiterschaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß das Substrat und die epitaktische Schicht entgegengesetzte Leitfähigkeitstypen haben.
8. H albleiterschaltungsanordnung nach Anspruch 7, dadurch gekennzeichnet, daß das Substrat den p-Leitfähigkeitstyp hat.
9. Halbleiterschaltungsanordnung nach Anspruch 7, dadurch gekennzeichnet, daß das Substrat den n-Leitfähigkeitstyp hat.
10. Halbleiterschaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß das leitfähige vergrabene Gebiet und das Senkengebiet den gleichen Leitfähigkeitstyp haben.
11. Halbleiterschaltungsanordnung nach Anspruch 10, dadurch gekennzeichnet, daß das Senkengebiet den n-Leitfähigkeitstyp hat.
12. Halbleiterschaltungsanordnung nach Anspruch 10, dadurch gekennzeichnet, daß das Senkengebiet den p-Leitfähigkeitstyp hat.
13. Halbleiterschaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß das leitfähige vergrabene Gebiet und das Senkengebiet den entgegengesetzten Leitfähigkeitstyp haben.
14. Halbleiterschaltungsanordnung nach Anspruch 13, dadurch gekennzeichnet, daß das Senkengebiet den p-Leitfähigkeitstyp hat.

809810/0759

273804

7720
15. Halbleiterschaltungsanordnung nach Anspruch 13, dadurch gekennzeichnet, daß das Senkengebiet den n-Leitfähigkeitstyp hat.
16. Halbleiterschaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß das leitfähige vergrabene Gebiet und die epitaktische Schicht den gleichen Leitfähigkeitstyp haben.
17. Halbleiterschaltungsanordnung nach Anspruch 16, dadurch gekennzeichnet, daß die epitaktische Schicht den p-Leitfähigkeitstyp hat.
18. Halbleiterschaltungsanordnung nach Anspruch 16, dadurch !gekennzeichnet, daß die epitaktische Schicht den n-Leitfähigkeitstyp hat.
19. Halbleiterschaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß das leitfähige vergrabene Gebiet und die epitaktische Schicht den entgegengesetzten Leitfähigkeitstyp haben.
20. Halbleiterschaltungsanordnung nach Anspruch 19, dadurch gekennzeichnet, daß die epitaktische Schicht den p-Leitfähigkeitstyp hat.
21. Halbleiterschaltungsanordnung nach Anspruch 19, dadurch gekennzeichnet, daß die epitaktische Schicht den n-Leitfähigkeitstyp hat.
22. Halbleiterschaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet,

daß der pn-übergang der Übergang zwischen einer vergrabenen Halbleitermaterialschicht und dem Substrat ist, wobei die vergrabene Schicht gegenüber der epitaktischen Schicht den entgegen· gesetzten Leitfähigkeitstyp hat und zwischen dem Substrat und der epitaktischen Schicht angeordnet ist, und daß das isolierende Material ein Oxyd des Siliziums ist.

809810/0759

F 7720
23. Halbleiterschaltungsanordnung nach Anspruch 22, dadurch gekennzeichnet, daß die vergrabene Schicht den p-Leitfähigkeitstyp hat.
24. Halbleiterschaltungsanordnung nach Anspruch 22, dadurch gekennzeichnet, daß die vergrabene Schicht den n-Leitfähigkeitstyp hat.
25. Halbleiterschaltungsanordnung oder Halbleiterschaltungsanordnungen nach Anspruch 22, dadurch gekennzeichnet, daß wenigstens eine epitaktische Siliziumtasche durch die Senke in zwei Teile geteilt ist, wobei die Senke den ersten Teil von dem zweiten Teil trennt, und daß die Senke den gleichen Leitfähigkeitstyp wie die vergrabene Schicht hat.
26. Halbleiterschaltungsanordnung oder Halbleiterschaltungsanordnungen nach Anspruch 25, dadurch gekennzeichnet, daß wenigstens ein Emitter in dem zweiten Teil ausgebildet ist und daß das leitfähige vergrabene Gebiet den ersten Teil mit dem zweiten Teil elektrisch verbindet.
27. Halbleiterschaltungsanordnung oder Halbleiterschaltungsanordnungen nach Anspruch 26, dadurch gekennzeichnet, daß getrennte elektrische Verbindungen zu jedem ersten Teil, zu wenigstens einem Emitter und zu dem Senkengebiet ausgebildet sind.
28. Halbleiterschaltungsanordnung oder Halbleiterschaltungsanordnungen gemäß Anspruch 27, dadurch gekennzeichnet, daß in dem zweiten Teil zwei Emitter ausgebildet sind.
29. Einzelne Halbleiterschaltungsanordnung nach Anspruch 28, dadurch gekennzeichnet, daß zwei getrennte elektrische Verbindungen zu dem ersten Teil hergestellt sind, und alle elektrischen Verbindungen im wesentlichen kollinear sind.

809810/0759

P 7720
30. Einzelne Halbleiterschaltungsanordnung nach Anspruch 28, dadurch gekennzeichnet, daß eine getrennte elektrische Verbindung zu dem zweiten Teil hergestellt ist, und die Verbindung im wesentlichen kollinear mit den elektrischen Verbindungen zu dem ersten Teil sind.
31. Erste und zweite Halbleiterschaltungsanordnung nach Anspruch 26, dadurch gekennzeichnet, daß die erste und die zweite Anordnung durch ein Gebiet aus isolierendem Material getrennt sind, und

bei der ersten Anordnung ein erster und ein zweiter Emitter in ihrem zweiten Teil ausgebildet sind, eine erste elektrische Verbindung zu dem ersten Emitter besteht, eine zweite elektrische Verbindung zu dem zweiten Emitter besteht, eine dritte elektrische Verbindung zu der Senke besteht, und eine vierte und fünfte elektrische Verbindung zu dem ersten Teil bestehen, und

bei der zweiten Anordnung ein erster und ein zweiter Emitter in ihrem zweiten Teil ausgebildet sind, eine sechste elektrische Verbindung zu dem ersten Emitter besteht, eine siebte elektrische Verbindung zu dem zweiten Teil besteht, eine achte elektrische Verbindung zu dem zweiten Teil besteht, eine neunte elektrische Verbindung zu der Senke besteht und eine zehnte elektrische Verbindung zu dem ersten Teil besteht.
32. Halbleiterschaltungsanordnungen nach Anspruch 31, dadurch gekennzeichnet, daß die ersten bis fünften Verbindungen kollinear sind und die sechsten bis zehnten Verbindungen kollinear sind.
33. Halbleiterschaltungsanordnungen nach Anspruch 32, dadurch gekennzeichnet, daß die sechste und siebte Verbindung miteinander durch eine erste Verbindungseinrichtung verbunden sind, die dritte und achte Verbindung miteinander durch eine zweite Verbindungseinrichtung verbunden sind, die vierte und neunte Verbindung miteinander durch eine dritte Verbindungseinrichtung und die fünfte und zehnte Verbindung miteinander durch eine vierte Verbindungseinrichtung verbunden sind.

809810/0759

F 7720
34. . Halbleiterschaltungsanordnungen nach Anspruch 33, dadurch gekennzeichnet, daß die ersten bis vierten Verbindungseinrichtungen im wesentlichen lineare und parallele Metallverbindungen sind.
35. Halbleiterschaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß das leitfähige vergrabene Gebiet ringförmig ausgebildet ist.
36. Halbleiterschaltungsanordnung nach Anspruch 35, dadurch gekennzeichnet, daß die obere Fläche des isolierenden Materials im wesentlichen planar ausgebildet ist.
37. Halbleiterschaltungsanordnung nach Anspruch 36, dadurch gekennzeichnet, daß das leitfähige vergrabene Gebiet und die epitaktische Schicht beide aus Material mit p-Leitfähigkeit ausgebildet sind.
38. Halbleiterschaltungsanordnung, dadurch gekennzeichnet, daß ein leitfähiges vergrabenes Gebiet so ausgebildet ist, daß es einen Teil einer Schaltungsanordnung mit einem anderen Teil einer Schaltungsanordnung elektrisch verbindet.
39. Halbleiterschaltungsanordnung nach Anspruch 38, dadurch gekennzeichnet, daß beide Teile der Schaltung an einer Kollektorsenke angeordnet sind.
40. Halbleiterschaltungsanordnung, dadurch gekennzeichnet, daß ein erster Teil eines Feldvoraufbringungsgebiets gegenüber dem übrigen Teil des Feldvoraufbringungsgebiets elektrisch isoliert ist durch eine Grenzfläche zwischen einem Gebiet aus isolierendem Material und einem Gebiet aus Halbleitermaterial, welches gegenüber dem Feldvoraufbringungsgebiet eine unterschiedliche Leitfähigkeit hat.

809810/0759

F 7720
41. Halbleiterschaltungsanordnung nach Anspruch 40, dadurch gekennzeichnet, daß der erste Teil des Feldvoraufbringungsgebiets ringförmig ausgebildet ist.
42. Halbleiterschaltungsanordnung nach Anspruch 41, dadurch gekennzeichnet, daß der erste Teil des Feldvoraufbringungsgebiets ein Gebiet aus epitaktischem Silizium umgibt und zwischen dem Gebiet aus epitaktischen Silizium und dem isolierenden Material angeordnet ist.
43. Halbleiterschaltungsanordnung mit einem Silizium-Halbleitersubstrat, einer auf einer Fläche des Substrats angeordneten epitaktischen Silizium-Halbleiterschicht, einem sich seitlich erstreckenden pn-übergang, welcher eine isolierende Sperre zwischen Gebieten des Substrats und der epitaktischen Schicht bildet, wobei die epitaktische Schicht wenigstens eine epitaktische Siliziumtasche enthält, welche gegenüber sie umgebenden Gebieten der epitaktischen Schicht durch ein ringförmiges Gebiet aus isolierendem Material, welches sich durch die epitaktische Schicht zu dem pn-übergang erstreckt, elektrisch isoliert ist,

dadurch gekennzeichnet, daß ein leitfähiges vergrabenes Gebiet, welches gegenüber wenigstens einer epitaktischen Siliziumtasche eine unterschiedliche Leitfähigkeit hat, zwischen gewählten Teilen der Tasche und dem isolierenden Material angeordnet ist, und daß ein Senkengebiet, welches gegenüber der epitaktischen Schicht eine unterschiedliche Leitfähigkeit hat, in wenigstens einer Siliziumtasche ausgebildet ist.
44. Halbleiterschaltungsanordnung nach Anspruch 43, dadurch gekennzeichnet, daß das leitfähige vergrabene Gebiet auch zwischen gewählten Teilen des Senkengebiets und dem isolierenden Material angeordnet ist.

809810/0759

_₈_ ' 27380A9

F 7720
45. Verfahren zum Herstellen einer Halbleiterschaltungsanordnung, gekennzeichnet durch die folgenden Verfahrensschritte:

Ausbilden eines isolierenden pn-Übergangs in einem Halbleitersubstrat ;

Ausbilden einer epitaktischen Schicht auf dem Substrat; Einführen eines ersten Dotierungsmittels in erste Gebiete der epitaktischen Schicht;

Ausbilden ringförmiger Gebiete aus isolierendem Material auf den ersten Gebieten, welches durch die epitaktische Schicht derart fortgeführt ist, daß es mit dem pn-übergang Kontakt bildet, so daß in der epitaktischen Schicht elektrisch isolierte Taschen entstehen;

Einführen eines zweiten Dotierungsmittels in die elektrisch isolierten Taschen zur Überkompensation des ersten Dotierungsmittels an der Oberfläche der Taschen, ohne jedoch das erste Dotierungsmittel an anderen Stellen der Tasche überzukompensieren, so daß in der epitaktischen Schicht an dem isolierenden Material ein Weg von größerer Leitfähigkeit als der der epitaktischen Schicht gebildet 1st.

809810/0759