DE3100839A1 - Integrierte schaltungsanordnung - Google Patents

Integrierte schaltungsanordnung

Info

Publication number
DE3100839A1
DE3100839A1 DE19813100839 DE3100839A DE3100839A1 DE 3100839 A1 DE3100839 A1 DE 3100839A1 DE 19813100839 DE19813100839 DE 19813100839 DE 3100839 A DE3100839 A DE 3100839A DE 3100839 A1 DE3100839 A1 DE 3100839A1
Authority
DE
Germany
Prior art keywords
conductivity type
areas
epitaxial layer
pocket
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19813100839
Other languages
English (en)
Inventor
Madhukar Bhavanidas 95030 Los Gatos Calif. Vora
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fairchild Semiconductor Corp
Original Assignee
Fairchild Camera and Instrument Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Camera and Instrument Corp filed Critical Fairchild Camera and Instrument Corp
Publication of DE3100839A1 publication Critical patent/DE3100839A1/de
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222Bipolar technology
    • H01L21/8226Bipolar technology comprising merged transistor logic or integrated injection logic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers

Description

Pairchild Camera and Instrument F 8058
Corporation
464 Ellis Street
Mountain View, California 94042
Corporation ο 1 HfI8 ^Q
464 Ellis Street £ I UUOO3
Integrierte Schaltungsanordnung
Die Erfindung bezieht sich auf eine integrierte Schaltungsanordnung, und sie bezieht sich insbesondere auf ein Verfahren zur Herstellung von Bauelementen der integrierten Injektionslogik mit selbstausgerichteten Basiskontakten und auf die nach diesem Verfahren hergestellten Bauelemente und Anordnungen.
Bauelemente der integrierten Injektionslogik und Schaltungen dieser Art sind bekannt und in zahlreichen Patentschriften und sonstigen Veröffentlichungen beschrieben. In diesem Zusammenhang wird insbesondere auf US-PS 3 962 717 (O'Brien) Bezug genommen. In dieser Patentschrift ist eine Anordnung der integrierten Injektionslogik (abgekürzt als I L oder HL bezeichnet) beschrieben, welche in einem oxidisolierten Gebiet einer epitaktischen Schicht aus Halbleitermaterial ausgebildet ist. Auch ist es bekannt, bordotiertes polykristallines Silizium als Diffusionsquelle für p-Gebiete von IIL-Bauelementen zu verwenden. In diesem Zusammenhang wird Bezug genommen auf den Aufsatz von Middelhoek und Kooy in IEEE Journal of Solid State Circuits Bd. SC-12, No. 2, April 1977 "Polycrystalline-Silicon
ρ as a Diffusion Source and Interconnect Layer in I L Realizations",
IIL-Schaltungen üblicher Bauart haben jedoch eine Reihe von Nachteilen, und sie erfüllen insbesondere hinsichtlich der Arbeitsgeschwindigkeit, der Dichte, der Zahl der möglichen Ausgangsfächer und der Uberquerung von Strukturen dieser Art durch
130047/048/;
metallische Verbindungsleitungen noch nicht die gestellten Anforderungen. Auch wird bei dem Entwurf von Anordnungen der Injektionslogik angestrebt, bei der Erhöhung des Wertes Beta des Transistors den spezifischen Widerstand des Basisgebietes zu erhalten. Bei bekannten Anordnungen versuchte man dies dadurch zu erreichen, daß man die Struktur in horizontaler oder vertikaler Richtung unterteilte oder· verkleinerte. Maßnahmen dieser Art führen jedoch in einem bestimmten Punkt nicht zu einer weiteren Verbesserung des Beta-Wertes, da der p+ Kragen, welcher die n+ Kollektoren umgibt, den Basiswiderstand und den Wert Beta bestimmt.
Die Erfindung ermöglicht, eine Anordnung der integrierten Injektionslogik zu schaffen, welche die Eigenschaften bekannter Strukturen dieser Art insbesondere hinsichtlich der Arbeitsgeschwindigkeit, der Dichte, der Zahl der Verbindungen, der Zahl der Ausgangsfächer und auch hinsichtlich der konstruktiven und räumlichen Ausbildung zu verbessern gestattet. Erfindungsgemäß ist ein Verfahren zur Herstellung eines Bauelements der integrierten Injektionslogik in einer Tasche einer epitaktischen Schicht mit einem ersten Leitfähigkeitstyp, welche von einem Substrat entgegengesetzten Leitfähigkeitstyps durch eine Zwischenschicht mit erstem Leitfähigkeitstyp getrennt ist, mit folgenden Verfahrensschritten vorgesehen: Einbringen eines Störstoffs mit entgegengesetztem Leitfähigkeitstyp in einen ersten Teil der epitaktischen Schicht; Aufbringen eines ersten Materials, welches Störstoff entgegengesetzten Leitfähigkeitstyps enthält, auf einem zweiten Teil der epitaktischen Schicht, welcher wenigstens einen Teil des ersten Teils einschließt;
Behandlung des ersten Materials derart, daß wenigstens etwas von dem Störstoff entgegengesetzter Leitfähigkeit in die epitaktische Schicht eindringt;
und Einführen eines Störstoffs vom ersten Leitfähigkeitstyp in einen dritten Teil der epitaktischen Schicht, welcher den ersten Teil, aber nicht den zweiten Teil, wenigstens teilweise einschließt.
130047/0484
Die nach diesem Verfahren hergestellte Injektionslogik-Zelle hat vorzugsweise einen polykristallinen Silizium-Basiskontakt, ■welcher zum Basisgebiet selbstausgerichtet ist. Der Basiswiderstand wird nahezu unabhängig von dem störstellenleitenden Basisbereich sein. Außerdem kann eine solche Struktur in geeigneter Weise unterteilt sein, um zu ermöglichen, daß Verbindungsleitungen das Gebiet des Siliziumsubstrats, in dem das Bauelement der Injektionslogik ausgebildet ist, überqueren können.
Ausführungsbeispiele der Erfindung werden nachfolgend anhand der Zeichnungen näher beschrieben.
Fig. 1 zeigt einen Querschnitt eines gemäß der Erfindung ausgebildeten bzw. auszubildenden Bauelements der integrierten Injektionslogik in einem frühen Herstellungszustand, und sie zeigt insbesondere das Halbleitersubstrat, die vergrabene Schicht, die epitaktische Schicht und die Oxidisolation.
Fig. 2 zeigt die gemäß Fig. 1 ausgebildete Struktur nach der Ausbildung von Schichten aus polykristallinem Silizium 22 und Oxid 24 über gewählten Teilen der epitaktischen Schicht.
Fig. 3 zeigt die Struktur im Querschnitt nach teilweiser Entfernung des p&ykristallinen Siliziums.
Fig. 4 läßt erkennen, daß zusätzliches Oxid 26 ausgebildet worden ist.
Fig. 5 zeigt die Struktur nach teilweiser Entfernung des Oxids 2.6 und der Einführung von Störstoff mit η Leitfähigkeit.
Fig. 6 zeigt eine Draufsicht aui die in Fig. 5 im Schnitt dargestellte Struktur.
130047/0484
310083^
Fig. 7 zeigt einen Schnitt durch die Struktur gemäß Fig. 6 nach der Linie 7-7.
Fig. 8 zeigt ein schematisches Schaltbild einer IIL-Schaltung der in den Fig. 1 bis 7 gezeigten Art.
Fig. 9-11 zeigen ein Verfahren, welches eine Verbesserung bzw. weitere Ausbildung des erfindungsgemäß vorgesehenen Verfahrens zur Herstellung eines IIL-Baueleraents darstellt, wobei thermisch aufgewachsene Oxidschichten und das Verfahren der Plasmaätzung angewandt werden.
Fig. 12 zeigt eine IIL-Anordnung, deren Herstellung in vorteilhafter Weise durch das Verfahren gemäß der Erfindung ermöglicht wird.
Fig. 1 bis 6 zeigen eine bevorzugte Ausführungsform des Verfahrens gemäß der Erfindung zur Herstellung einer Struktur der integrierten Injektionslogik. Wie aus Fig. 1 hervorgeht, ist durch Anwendung bekannter Verfahren zur Herstellung von integrierten Schaltungen eine vergrabene Schicht 12 aus Material mit η Leitfähigkeit zwischen einem Substrat aus Material mit ρ Leitfähigkeit und einer epitakt^schen Schicht 15 aus Material mit η Leitföhigkeit ausgebildet worden. Die epitaktische Schicht 15 ist gegenüber anderen Teilen der Struktur der (nicht dargestellten) integrierten Schaltung durch einen Ring einer Oxidisolation 18, vorzugsweise aus Siliziumdioxid, elektrisch isoliert. Der Ring aus Oxidisolation 18 umgibt die epitaktische Schicht 15. Durch Anwendung bekannter Verfahren der Ionenimplantation ist ein ρ Störstoff 20 in ein Gebiet 21 der epitaktischen Schicht 15 eingebracht worden. Das Substrat 10 besteht vorzugsweise aus monokristallinem Silizium mit einem spezifischen Widerstand von 2 bis 5 Ohmcm. Die vergrabene Schicht 12, welche die Kollektoren der Transistoren der inte-
130047/0484
grierten Injektionslogik bilden wird, hat vorzugsweise eine Störstoffkonzentration von 2 χ 10 Atomen/cm , wobei eine
12 2 Dosis von ρ Material von etwa 10 Atomen/cm bei 190 keV in die epitaktische Schicht 15 eingebracht wird, um Teile dieser Schicht in den ρ Leitfähigkeitstyp zu überführen.
Wie Fig. 2 zeigt, wird anschließend eine Schicht aus polykristallinem Silizium 22 über der Oberfläche der integrierten Schaltungsanordnung ausgebildet. Das polykristalline Silizium 22 kann unter Anwendung bekannter Verfahren aufgebracht werden, z.B. durch chemisches Aufdampfen. Bei einer bevorzugten Ausführung sform hat die Schicht aus polykristallinem Silizium 22 eine Stärke von 5 000 Angström.
Die Schicht aus polykristallinem Silizium 22 enthält auch die gewünschte Konzentration an ρ Störstofί, damit eine Diffusionsquelle bei der späteren Bearbeitung zur Verfügung steht. Bei
15 einer bevorzugten Ausführungsform der Erfindung werden 10 Atome/cm Bor in das polykristalline Silizium eingeführt. Wie in Fig. 2 gezeigt ist, wird anschlief3end eine Schicht aus Siliziumdioxid 24 mit einer Stärke von etwa 5 000 Anström auf die Oberfläche des polykristallinen Siliziums 22 aufgebracht, beispielsweise durch chemisches Aufdampfen. Anschließend wird das Siliziumdioxid 24 unter Verwendung bekannter fotolithographischer Verfahren in geeigneter Wreise bemustert.
Die Öffnungen in der Oxidschicht 24 werden dann als Maske für die Entfernung von Gebieten aus polykristallinem Silizium 22 benutzt. Das polykristalline :ilizium 22 kann durch Anwendung bekannter chemischer Ätzverfahren, beispielsweise durch Atzung mit einer Mischung aus Flußsäure und Salpetersäure, entfernt wei'den. Die Ausbildung der Struktur nach Entfernung der dadurch freigelegten Teile der polykristallinen Siliziumschicht 22 ist in Fig. 5 dargestellt. Die chemische Ätzung führt zu
130047/0484
einer Unterschneidung, so daß die Breite der Teile der Siliziumdioxidschicht 24 etwas größer ist als die Breite der Teile der darunterliegenden polykristallinen Siliziumschicht 22 (Fig. 3). Wie noch näher ausgeführt werden wird, ist die Unterschneidung, die im Regeliall als unerwünscht angesehen wird, bei einer bevorzugten Ausführungsform der Erfindung vorteilhaft.
Entsprechend der Darstellung in Fig. 4 wird die integrierte Schaltungsanordnung anschließend durch Erhitzung auf 1 000° C thermisch oxidiert, um Gebiete aus Siliziumdioxid 26 zwischen den Polysilizium-Gebieten 22 auszubilden . Das Oxid 26 ist vorzugsweise etwa 1 000 Angström stark, und das thermische Verfahren wird auch zu einer leichten Erhöhung der Stärke des Oxids 24 führen.
V»ie Fig. 5 zeigt, werden anschließend einige der Siliziumdioxid-Gebiete 26 geätzt, wobei zur Vermeidung von Unterschneidungen vorzugsweise ein bekanntes Plasmaätzverfahren benutzt wird. Vorzugsweise enthält das Plasma Chlor. Das Oxid 26, welches über demjenigen Teil der epitaktischen Schicht 15 liegt, welcher nicht von der η Leitfähigkeit in die ρ Leitfähigkeit dotiert worden ist, wird nicht geltzt. Wie noch gezeigt wird, hat dieser Teil der epitaktischen Schicht 15 die Funktion der Basis des pnp Transistors. Fig. 5 zeigt die Ausbildung des erhalten gebliebenen Teils des Oxids 26. Man erkennt, daß Gebiete des Oxids 26 an den Enden jedes Gebiets aus polykristallinem Silizium 22 verbleiben, öffnungen durch dieses Oxid 26, welches an den Enden des polykristallinen Siliziums 22 verbleibt, können in einem späteren Stadium des Herstellungsverfahrens ausgebildet werden, damit ohmsche Verbindungen zu dem polykristallinen Silizium 22 hergestellt werden können. Durch die Öffnungen in Oxid 24 und 26 werden dann η Störstoffe 28 implantiert. Bei einer bevorzugten Ausführungsform werden Arsen
130047/0484
oder Phosphor zur Darstellung der η i'törstoffe benutzt, und es wird eine Konzentration von 10 Atoraen/cm in der epitaktischen Schicht 15 hergestellt. Das Halbleiterplättchen wird dann auf 1 000° C erhitzt, um die η Störstoffe einzutreiben, undin diesem Zeitpunkt wird auch das Bor in den polykristallinen Siliziumgebieten 22 in das Einkristall-Silizium unterhalb der Gebiete 22 entsprechend der Darstellung in Fig. 5 eindiffundiert.
Nach einer weiteren bevorzugten Ausführungsform der Erfindung ist alternativ vorgesehen, die Siliziumdioxidschicht 24 durch thermische Oxidation des polykristallinen Siliziums herzustellen, und nicht durch chemisches Aufdampfen. Wenn das erstere Verfahren gewählt wird, kann die auf dem polykristallinen Silizium 22 aufgewachsene Oxidschicht 24 nicht so stark sein, wie es bei chemischem Aufdampfen der Fall wäre, weil durch die erhöhte Temperatur das Bor aus dem polykristallinen Silizium 22 in das Einkristallsilizium 15 zu schnell eindiffundieren kann, und dadurch würde das pnp Basisgebiet aus der η Leitfähigkeit in die ρ Leitfähigkeit versetzt werden. Es wird daher eine verhältnismäßig dünne (etwa 3 000 Angström) Oxidschicht 24 bei einer verhältnismäßig niedrigen Temperatur, beispielsweise etwa 900° C, zum Aufwachsen gebracht. Nachdem diese Schicht bemustert ist und das darunter liegende polykristalline Silizium 22 entsprechend der Darstellung in Fig. entfernt ist, wird Oxid 26 zu einer Stärke von etwa 1 000 Angström zum Aufwachsen gebracht, und diese Schicht wird dann einer Plasmaätzung unterworfen, wobei das Plasma ebenfalls Chlor enthält, und die anschließende Bearbeitung erfolgt dann entsprechend der Beschreibung zu Fig. 5.
Fig. 6 zeigt eine Draufsicht auf die in Fig. 5 dargestellte Struktur. Man erkennt, daß das Gebiet aus polykristallinem Silizium 22 in zwei Teile unterteilt ist, von denen Teil 22a
130047/0484 #/"
als Kontakt zu dem Emitter eines pnp Transistors 45 (Fig. 8) dient, während Gebiet 22b als Kontakt für die Basisgebiete der npn Transistoren 50, 51, 52 und 53 (Fig. 6) dient. Das polykristalline Silizium 22b überlagert ρ Gebiete 25, und η Gebiete 28 sind in den Zwischenräumen zwischen den ρ Gebieten 25 ausgebildet.
Fig. 7 zeigt einen Schnitt nach der Linie 7-7 der Fig. 6. Man erkennt, daß die Verbindung 22b aus polykristallinem Silizium von den η Gebieten 2ö, welche zwischen ρ Gebieten 25 ausgebildet sind, entfernt ist.
Fig. 8 zeigt ein schematisches Schaltbila der Schaltung, welche durch die in den Fig. 5, 6 und 7 dargestellte Struktur gebildet ist; dabei haben die Komponenten der Fig. O Bezugszeichen erhalten, die den Gebieten in den Fig. 5, 6 und 7 entsprechen.
Anhand der Fig. 9-M wird als weitere bevorzugte Ausführungsform der Erfindung ein anderes Verfahren zur Herstellung einer IIL-Struktur unter Anwendung der Erfindung beschrieben. Die in Fig. 9 dargestellte Struktur ist durch die gleichen Verfahrensschritte entstanden, wie sie anhand der Fig. 1, 2 und 3 beschrieben worden sind, jedoch mit der Ausnahme, daß anstatt der Ausbildung der Oxidschicht 24 durch chemisches Aufdampfen diese Schicht durch thermische Oxidation erzeugt wurde. Infolge dieser Ausbildung durch thermische Oxidation hat die Oxidschicht 30 in Fig. 9 gegenüber der Oxidschicht 24 in Fig. ein anderes Bezugszeichen erhalten, obwohl zu beachten ist, daß beide Schichten aus Siliziumdioxid bestehen und die gleiche Funktion haben. Infolge der notwendigerweise längeren Einwirkung einer erhöhten Temperatur, welche erforderlich ist, damit das Oxid die gleiche Stärke wie die Schicht 24 erhält, würde Bor aus der polykristallinen Siliziumschicht 22 heraus-
130047/0484
diffundieren und zu schnell in das darunter befindliche Einkristallsilizium eindiffundieren, so daß dann die Basis auf die .Durchbruchsspannung der vergrabenen Schicht herabgesetzt würde; daher wird eine dünnere Schicht aus Oxid JO bei einer niedrigeren Temperatur zum Aufwachsen gebracht. Vorzugsweise wird die Oxidschicht 250 eine Stärke von etwa 3 000 Angström haben, und sie wird durch thermische Oxidation bei einer Temperatur von etwa 900° C erzeugt.
Nachdem die Siliziumdioxidschicht 30 und die polykristalline Siliziumschicht 22 geätzt sind, wie im Zusammenhang mit Fig. beschrieben worden ist, laßt man eine dünnere Schicht aus Siliziumdioxid 21 bei ungefähr der gleichen Temperatur wie Schicht 30 aufwachsen. Die Schicht 27 wird vorzugsweise eine Stärke von etwa 1 000 Angström haben. Fig. 10 zeigt die Struktur, wie sie sich bei diesem Verfahrensschritt darbietet.
Anschließend wird entsprechend der Darstellung in Fig. 11 durch eine Plasmaätzung eine Öffnung in Schicht 27 ausgespart, durch welche η Störstoffe eingeführt werden können, um Gebiet 28 auszubilden. Wenn das HaTbleiterplättchen erhitzt wird, um zur Ausbildung des Gebietes 28 die Störstoffe einzutreiben, wird Bor oder ein anderes ρ Dotierungsmittel aus dem polykristallinen Silizium 22 herausdiifundieren und zur Ausbildung darunter befindlicher ρ Gebiete 25 führen, welche ebenfalls in Fig. 11 dargestellt sind. Die durch diese Verfahrensschritte erhaltene Struktur wird in der Oberfläche das gleiche Aussehen wie die in Fig. 6 gezeigte Darstellung haben.
Eine weitere vorteilhafte Möglichkeit der IIL-Struktur gemäß der Erfindung ist in Fig. 12 dargestellt. Da das polykristalline Siliziumgebiet 22b über den Basisgebieten der n-p-n Transistoren selbstausgerichtet ist, wird der Basiswiderstands-
130047/0484
wert zwischen den n-p-n Basen extrem niedrig sein, etv-a in der Größenordnung von 100 Ohm. Diese Widerstände sind in Fig. β als Widerstände 31a, 31b und 31c dargestellt. Dieser niedrige Widerstand erlaubt, daß die Struktur geteilt und entsprechend der Darstellung in Fig. 12 auseinandergezogen werden kann, so daß es möglich ist, daß eine oder mehrere Leitungen 33 die Struktur überqueren. Bei den zur Zeit üblichen bekannten IIL-Strukturen führte eine solche Maßnahme zu unannehmbar hohen Basiswiderständen, und es war daher erforderlich, komplizierte und lange Verbindungsleitungen mit vielen Biegungen vorzusehen, um ein Überqueren der IIL-Struktur zu vermeiden.
Die Erfindung ermöglicht, ein Bauelement der integrierten Injektionslogik in einer Tasche aus Halbleitermaterial zu schaffen, welche von einer Oxidisolation umgeben ist und von einem Substrat durch ein dazwischen angeordnetes Gebiet entgegengesetzter Leitfähigkeit getrennt ist, und welches besonders vorteilhafte Eigenschaften besitzt. Zur Ausbildung des Bauelements wird zunächst über einem ersten Teil der epitaktischen Schicht ein erstes Material aufgebracht, welches einen Störstoff mit einer ersten Leitfähigkeit enthält, und das erste Material wird so behandelt, daß wenigstens ein Teil des Störstoffs mit der ersten Leitfähigkeit in die epitaktische Schicht eintritt, und es wird ein Störstoff mit entgegengesetzter Leitfähigkeit in einen zweiten Teil der epitaktischen Schicht eingeführt. Vorzugsweise ist das erste Material polykristallines Silizium, welches mit einem ρ Störstoff dotiert ist.
Die Erfindung gestattet die Herstellung eines Bauelements der integrierten Injektionslogik, welches hinsichtlich der Arbeitsgeschwindigkeit, der Dichte, der Zahl der Ausgangsfächer und der Uberquerung der Struktur durch metallische Verbindungsleitungen den bisher bekannten Bauelementen deutlich überlegen ist.
130047/0484
Leerseite

Claims (17)

  1. Fairchild Camera and Instrument
    Corporation 464 Ellis Street
    Mountain View, California 94042
    V.St.A.
    Integrierte Schaltungsanordnung
    Ansprüche :
    Verfahren zur Herstellung eines Bauelements der integrierten Injektionslogik in einer Tasche einer epitaktischen Schicht mit einem ersten Leitfähigkeitstyp, welche von einem Substrat entgegengesetzten Leitfähigkeitstyps durch eine Zwischenschicht mit erstem Leitfähigkeitstyp getrennt ist, wobei die Tasche von isolierendem Material umgeben ist, welches sich bis zur Berührung zur Zwischenschicht erstreckt, gekennzeichnet durch folgende Verfahrensschritte:
    - Einführen eines Störstoffs entgegengesetzten Leitfähigkeitstyps in einen ersten Teil der epitaktischen Schicht,
    - Aufbringen eines ersten Materials, welches Störstoff entgegengesetzten Leitfähigkeitstyps enthält, über einem zweiten Teil der epitaktir.chen Schicht, welcher den ersten Teil wenigstens teilweise einschließt,
    - Behandeln des ersten Materials derart, daß der Störstoff entgegengesetzten Leitfähigkeitstyps wenigstens teilweise in die epitaktische Schicht eindringt, und
    - Einführen eines Störstoffs vom ersten Leitfähigkeitstyp in einen dritten Teil der epitaktischen Schicht, welcher den
    130047/0484
    ersten Teil wenigstens teilweise einschließt, aber nicht den zweiten Teil.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das erste Material über mehreren getrennt angeordneten Gebieten der epitaktischen Schicht aufgebracht und auf ein Gebiet des isolierenden Materials aufgebracht wird, um jedes der getrennt angeordneten Gebiete mit den übrigen getrennt angeordneten Gebieten zu verbinden.
  3. 3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß der zweite Teil der epitaktischen Schicht die Gebiete der epitaktischen Schicht, welche sich zwischen den getrennten Gebieten befinden, wenigstens teilweise einschließt.
  4. 4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Störstoff vom ersten Leitfähigkeitstyp die η Leitfähigkeit hat.
  5. 5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das erste Material polykristallines Silizium ist.
  6. 6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß der Verfahrensschritt der Behandlung des ersten Materials in einer Erhitzung des ersten Materials besteht.
  7. 7. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Verfahrensschritt des Aufbringens folgende Teil-Verfahrensschritte enthält:
    - Ausbilden einer Schicht eines ersten Materials über der gesamten epitaktischen Schicht und dem isolierenden Material,
    - Ausbilden einer Schicht aus einem zweiten Material über dem gesamten ersten Material,
    130047/0484
    - Entfernen des zweiten Materials über Gebieten, wo das erste Material zu entlernen ist, und
    - Entfernen der dadurch freigelegten Gebiete aus erstem Material.
  8. 8. Verfahren nach Anspruch 7» dadurch gekennzeichnet, daß der Verfahrensschritt der Einführung eines Störstoffs vom ersten Leitfähigkeitstyp die folgenden Teil-Verfahrensschritte enthält:
    - Ausbilden von Gebieten aus zweitem Material, welche die gesamte epitaktische Schicht bedecken,
    - Entfernen von Teilen des zweiten Materials, welche über dem zweiten Teil der epitaktischen Schicht liegen, und
    - Einführen eines Störstoffs mit entgegengesetztem Leitfähigkeit styp in den zweiten Teil.
  9. 9. Bauelement der integrierten Injektionslogik, welches in einer Tasche aus epitaktischem Material ausgebildet ist, das gegenüber einem Substrat mit erstem Leitfähigkeitstyp durch ein dazwischen angeordnetes Gebiet mit entgegengesetztem Leitfähigkeitstyp getrennt ist, und bei dem das die Tasche umgebende isolierende Material sich bis zum Kontakt mit der dazwischen angeordneten Schicht erstreckt, gekennzeichnet durch
    - mehrere in der Tasche ausgebildete, mit Abstand voneinander angeordnete Gebiete aus Material mit erstem Leitfähigkeitstyp, welche stärker dotiert sind als die epitaktische Schicht,
    - mehrere in der Tasche angeordnete Gebiete mit entgegengesetztem Leitfähigkeitstyp, welche die getrennt angeordneten Gebiete von den übrigen Gebieten dieser Art trennen, und
    - ein Gebiet aus elektrisch leitfähigem Material, welches im wesentlichen über allen der getrennt angeordneten Gebiete und über dem Isoliermaterial liegt.
    130047/0484
  10. 10. Bauelement nach Anspruch 9» dadurch gekennzeichnet, daß das Gebiet aus elektrisch leitfähigem Material polykristallines Silizium ist.
  11. 11. Bauelement nach Anspruch 9> gekennzeichnet durch Kontakte zur elektrischen Kontaktierung jedes der Gebiete mit entgegengesetztem Leitfähigkeitstyp.
  12. 12. Bauelement nach Anspruch 9> dadurch gekennzeichnet, daß der erste Leitfähigkeitstyp die ρ Leitfähigkeit ist.
  13. 13. Bauelement nach Anspruch 9, dadurch gekennzeichnet, daß sich die voneinander getrennten Gebiete von einer ersten Seite der Tasche zu einer zweiten Seite erstrecken.
  14. 14. Verfahren zur Herstellung eines Bauelements der integrierten Injektionslogik in einer elektrisch isolierten Tasche aus Material mit einem ersten Leitfähigkeitstyp, unter dem sich ein vergrabenes Gebiet vom ersten Leitfähigkeitstyp befindet, gekennzeichnet durch folgende Verfahrensschritte:
    - Einführen eines Störstoffs mit entgegengesetztem Leitfähigkeitstyp in einen ersten Teil der Tasche,
    - Aufbringen eines ersten Materials auf wenigstens einem zweiten Teil der Tasche,
    - Einführen eines Störstoffs mit erstem Leitfähigkeitstyp in die Tasche von dem ersten Material,
    - Bedecken des gesamten ersten Materials mit isolierendem Material, außer an denjenigen Stellen, bei denen das erste Material sich mit der Tasche im Kontakt befindet,
    - Aufbringen eines zweiten Materials mit Störstoff vom entgegengesetzten Leitfähigkeitstyp auf die gesamte Tasche und alle über der Tasche befindlichen Materialen, außer bei einem
    130047/0484
    dritten Teil der Tasche, wobei der erste Teil den dritten Teil auch nicht teilweise einschließt,
    - Behandeln des zweiten Materials derart, daß der Störstoff veranlaßt wird, in die Tasche einzudringen.
  15. 15. Verfahren nach Anspruch 14, dadurch gekennzeichnet, daß sich das zweite Gebiet vollständig innerhalb des ersten Gebietes befindet.
  16. 16. Verfahren nach Anspruch 15, dadurch gekennzeichnet, daß der erste Leitfähigkeitstyp die η Leitiähigkeit ist.
  17. 17. Verfahren nach Anspruch 14, dadurch gekennzeichnet, daß das erste und das zweite Material polykristallines Silizium sind und das isolierende Material Siliziumdioxid ist.
    130047/0484
DE19813100839 1980-02-04 1981-01-14 Integrierte schaltungsanordnung Ceased DE3100839A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/118,178 US4322882A (en) 1980-02-04 1980-02-04 Method for making an integrated injection logic structure including a self-aligned base contact

Publications (1)

Publication Number Publication Date
DE3100839A1 true DE3100839A1 (de) 1981-11-19

Family

ID=22376974

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19813100839 Ceased DE3100839A1 (de) 1980-02-04 1981-01-14 Integrierte schaltungsanordnung

Country Status (5)

Country Link
US (1) US4322882A (de)
JP (1) JPS56122159A (de)
CA (1) CA1148667A (de)
DE (1) DE3100839A1 (de)
FR (1) FR2475292A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3129487A1 (de) * 1980-08-04 1982-06-24 Fairchild Camera and Instrument Corp., 94042 Mountain View, Calif. Element der integrierten injektionslogik

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2461360A1 (fr) * 1979-07-10 1981-01-30 Thomson Csf Procede de fabrication d'un transistor a effet de champ du type dmos a fonctionnement vertical et transistor obtenu par ce procede
US4512075A (en) * 1980-08-04 1985-04-23 Fairchild Camera & Instrument Corporation Method of making an integrated injection logic cell having self-aligned collector and base reduced resistance utilizing selective diffusion from polycrystalline regions
JPS5936432B2 (ja) * 1980-08-25 1984-09-04 株式会社東芝 半導体装置の製造方法
US4617071A (en) * 1981-10-27 1986-10-14 Fairchild Semiconductor Corporation Method of fabricating electrically connected regions of opposite conductivity type in a semiconductor structure
FR2549293B1 (fr) * 1983-07-13 1986-10-10 Silicium Semiconducteur Ssc Transistor bipolaire haute frequence et son procede de fabrication
EP0147249B1 (de) * 1983-09-19 1989-01-18 Fairchild Semiconductor Corporation Verfahren zum Herstellen von Transistorstrukturen mit durch isolierende Schichten begrenzten Übergängen und so hergestellte Strukturen
NL8304035A (nl) * 1983-11-24 1985-06-17 Philips Nv Blooming ongevoelige beeldopneeminrichting en werkwijze ter vervaardiging daarvan.
JPS62208638A (ja) * 1986-03-07 1987-09-12 Toshiba Corp 半導体装置の製造方法
US5217909A (en) * 1990-07-18 1993-06-08 Siemens Aktiengesellschaft Method for manufacturing a bipolar transistor
DE4231310C1 (de) * 1992-09-18 1994-03-24 Siemens Ag Verfahren zur Herstellung eines Bauelementes mit porösem Silizium
US5597758A (en) * 1994-08-01 1997-01-28 Motorola, Inc. Method for forming an electrostatic discharge protection device
US6140694A (en) * 1998-12-30 2000-10-31 Philips Electronics North America Corporation Field isolated integrated injection logic gate
US7745301B2 (en) 2005-08-22 2010-06-29 Terapede, Llc Methods and apparatus for high-density chip connectivity
US8957511B2 (en) 2005-08-22 2015-02-17 Madhukar B. Vora Apparatus and methods for high-density chip connectivity

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3962717A (en) * 1974-10-29 1976-06-08 Fairchild Camera And Instrument Corporation Oxide isolated integrated injection logic with selective guard ring
US3993513A (en) * 1974-10-29 1976-11-23 Fairchild Camera And Instrument Corporation Combined method for fabricating oxide-isolated vertical bipolar transistors and complementary oxide-isolated lateral bipolar transistors and the resulting structures
US3972754A (en) * 1975-05-30 1976-08-03 Ibm Corporation Method for forming dielectric isolation in integrated circuits
US4190466A (en) * 1977-12-22 1980-02-26 International Business Machines Corporation Method for making a bipolar transistor structure utilizing self-passivating diffusion sources
US4157269A (en) * 1978-06-06 1979-06-05 International Business Machines Corporation Utilizing polysilicon diffusion sources and special masking techniques

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3129487A1 (de) * 1980-08-04 1982-06-24 Fairchild Camera and Instrument Corp., 94042 Mountain View, Calif. Element der integrierten injektionslogik

Also Published As

Publication number Publication date
US4322882A (en) 1982-04-06
JPS56122159A (en) 1981-09-25
FR2475292A1 (fr) 1981-08-07
CA1148667A (en) 1983-06-21

Similar Documents

Publication Publication Date Title
DE1196297C2 (de) Mikrominiaturisierte, integrierte Halbleiterschaltungsanordnung und Verfahren zu ihrer Herstellung
DE1933731C3 (de) Verfahren zum Herstellen einer integrierten Halbleiterschaltung
DE2203183A1 (de) Integrierte Halbleiterschaltungsanordnung
EP0001574B1 (de) Halbleiteranordnung für Widerstandsstrukturen in hochintegrierten Schaltkreisen und Verfahren zur Herstellung dieser Halbleiteranordnung
DE3545040C2 (de) Verfahren zur Herstellung einer vergrabenen Schicht und einer Kollektorzone in einer monolithischen Halbleitervorrichtung
EP0001550A1 (de) Integrierte Halbleiteranordnung für eine Bauelementstruktur mit kleinen Abmessungen und zugehöriges Herstellungsvefahren
DE2922018A1 (de) Verfahren zur herstellung von vlsi-schaltungen
DE3100839A1 (de) Integrierte schaltungsanordnung
DE2032315A1 (de) Halbleiteranordnung mit emitterge koppelten inversen Transistoren
DE1464390B2 (de) Feldeffekttransistor
EP0101000A2 (de) Integrierte Bipolar- und Mos-Transistoren enthaltende Halbleiter-schaltung auf einem Chip und Verfahren zu ihrer Herstellung
EP0001586A1 (de) Integrierte Halbleiteranordnung mit vertikalen NPN- und PNP-Strukturen und Verfahren zur Herstellung
DE19744860A1 (de) Komplementäre Bipolartransistoren und Verfahren zur Herstellung derselben
DE2238450A1 (de) Halbleiterbaugruppe und verfahren zur herstellung derselben
DE2749607B2 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE1764570B2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit zueinander komplementären NPN- und PNP-Transistoren
DE19531618B4 (de) Bipolartransistor, Halbleitereinrichtung mit einem Bipolartransistor und Verfahren zum Herstellen derselben
DE1901186A1 (de) Integrierte Schaltung und Verfahren zu deren Herstellung
DE2738049A1 (de) Integrierte halbleiterschaltungsanordnung
DE2527076B2 (de) Integriertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE4439131C2 (de) Halbleitereinrichtung mit einem Verbindungsbereich und Verfahren zur Herstellung derselben
DE3020140A1 (de) Halbleiterstruktur, insbesondere transistor, und verfahren zu seiner herstellung
DE3129487C2 (de)
DE1927876C3 (de) Halbleiteranordnung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8131 Rejection