DE4215708C2 - SRAM und Verfahren zu dessen Herstellung - Google Patents

SRAM und Verfahren zu dessen Herstellung

Info

Publication number
DE4215708C2
DE4215708C2 DE4215708A DE4215708A DE4215708C2 DE 4215708 C2 DE4215708 C2 DE 4215708C2 DE 4215708 A DE4215708 A DE 4215708A DE 4215708 A DE4215708 A DE 4215708A DE 4215708 C2 DE4215708 C2 DE 4215708C2
Authority
DE
Germany
Prior art keywords
section
impurity diffusion
trench
width
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE4215708A
Other languages
English (en)
Other versions
DE4215708A1 (de
Inventor
Yong Hoon Lee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Goldstar Electron Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Goldstar Electron Co Ltd filed Critical Goldstar Electron Co Ltd
Publication of DE4215708A1 publication Critical patent/DE4215708A1/de
Application granted granted Critical
Publication of DE4215708C2 publication Critical patent/DE4215708C2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/15—Static random access memory [SRAM] devices comprising a resistor load element
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/903—FET configuration adapted for use as static memory cell

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)

Description

Die Erfindung bezieht sich auf ein SRAM, das heißt auf ei­ nen statischen Speicher mit wahlfreiem Schreib- und Lesezu­ griff (SRAM steht für Static Random Access Memory) und auf ein Verfahren zu dessen Herstellung.
Unter verschiedenen Halbleiter-Speicherbausteinen weisen DRAMs, d. h. dynamische Speicher mit wahlfreiem Schreib- und Lesezugriff (DRAM steht für Dynamic Random Access Memory), in jeder Speicherzelle nur einen Transistor und einen Kon­ densator auf. Dagegen weisen SRAMs in jeder Speicherzelle üblicherweise vier Transistoren und zwei Ladewiderstände auf - die aus einem Polysilizium-Material bestehen - oder sie weisen sechs Transistoren auf. Aufgrund einer derart komplexen Struktur sind SRAMs im Hinblick auf ihren Inte­ grationsgrad sehr beschränkt. Daher werden große Anstren­ gungen und Forschungen zur Entwicklung hochintregrierter SRAMs unternommen.
Bekannte SRAM-Zellen sind beispielsweise in der WO 89/02655 A1 beschrieben. Dort sind lediglich zwei verti­ kale Feldeffekttransistoren (FET) zu einer konventionellen SRAM-Zelle miteinander verbunden. Für eine Hochintegration der SRAM-Zelle eignet sich diese bekannte Struktur jedoch nicht.
SRAM-Strukturen sind des weiteren bekannt aus: IBM TDB Vol. 33 NO 9. Februar 1991, S. 276-278; PATENT ABSTRACTS OF JAPAN, E-710, 1989, Vol. 13, No. 44. JP 63-237561 (A) und PATENT ABSTRACTS OF JAPAN, E-917, 1990, Vol. 14, No. 187, JP 2-36564 (A).
Ferner zeigt Fig. 3 einen Schaltkreis einer bekannten SRAM- Zelle. Nach Fig. 3 umfaßt das SRAM in jeder Speicherzelle vier Transistoren Q1-Q4 und zwei Ladewiderstände R1 und R2. Die einzelnen Transistoren und Widerstände sind nach Art der Fig. 3 miteinander verbunden.
Nachfolgend wird die Arbeitsweise des SRAMs mit der Struk­ tur der Fig. 3 näher beschrieben. Bei einem Schreibvorgang wird zuerst an eine Wortleitung W/L eine Quellspannung VDD angelegt. Gleichzeitig wird an eine Bit-Leitung BL eben­ falls die Quellspannung VDD angelegt (d. h. eine kritische Spannung Vth), während an einer Bit-Leitung BL 0 Volt an­ liegen. Die an der Bit-Leitung BL anliegende Spannung wird über den Transistor Q1 einem Knoten a zugeführt. Dagegen wird die an der Bit-Leitung BL anliegende Spannung über den Transistor Q2 einem Knoten b zugeführt. Die den Knoten a und b zugeführten Spannungen werden an die Transistoren Q4 bzw. Q3 als Gate-Spannungen angelegt. Indem die dem Knoten a von der Bit-Leitung BL zugeführte Spannung VDD an den Transistor Q4 als Gate-Spannung angelegt wird, wird der Transistor Q4 eingeschaltet. Da dem Transistor Q3 jedoch von der Bit-Leitung BL über den Knoten b als Gate-Spannung 0 Volt zugeführt werden, ist der Transistor Q3 ausgeschal­ tet. Damit wird eine Information bzw. ein Datenbit gespei­ chert.
Dagegen baut sich in einem Stand-by-Zustand (Bereitschafts­ zustand) eine elektrische Ladung in Form kapazitiver Kompo­ nenten auf, die sich parasitär an den Knoten a und b bil­ den. Dabei liegen an der Wortleitung W/L 0 Volt an, so daß die Gate-Spannungen der Transistoren Q3 und Q4 ebenfalls 0 Volt betragen, wodurch die Transistoren Q3 und Q4 ausge­ schaltet werden. Dabei treten jedoch an den Knoten a und b als kapazitive Komponenten Leckströme auf, so daß elektri­ sche Ladungen von Kondensator-Komponenten allmählich zur Erde GND abfließen bzw. entladen werden. Wenn die abflie­ ßende elektrische Ladung nicht ersetzt wird, geht daher ein im SRAM abgespeichertes Datenbit verloren. Um dieses Phäno­ men zu vermeiden, sind zwischen die Spannungsquelle VDD und den Knoten a bzw. zwischen die Spannungsquelle VDD und den Knoten b jeweils Ladewiderstände R1 bzw. R2 geschaltet. Bei einer derartigen Anordnung wird eine der Menge der elektri­ schen Leckladung(en) entsprechende elektrische Ladung zugeführt, so daß eine konstante Menge elektrischer Ladung in den parasitären kapazitiven Komponenten aufrecht­ erhalten werden kann.
Bei einem Lesevorgang wird die Wortleitung W/L wiederum mit der Quellspannung VDD versorgt, die dann auf die Knoten a und b und die Bitleitungen BL und BL verteilt wird. Zu die­ ser Zeit ist die an der Bitleitung BL anliegende Spannung relativ hoch, während die an der Bitleitung BL anliegende Spannung relativ niedrig ist. Dies liegt daran, daß die elektrische Ladung von der Bitleitung BL über die Transi­ storen Q2 und Q4 zur Erde GND abgeleitet wird. Entsprechend liegt das Grundprinzip des Datenauslesens aus dem SRAM dar­ in, die Spannungsdifferenz zwischen den Bitleitungen BL und BL zu erfassen. Dabei wird die an der Bitleitung BL anlie­ gende Spannung durch die Widerstandswerte der Transistoren Q2 und Q4 im On-Zustand (d. h. eingeschaltet) bestimmt. Da­ bei gilt der folgende Zusammenhang: Je niedriger der Widerstand des Transistors Q4 im On-Zustand ist, desto niedriger ist die am Knoten B anliegende Spannung. Bei ei­ nem höheren Widerstandswert des Transistors Q2 in seinem On-Zustand wird der Einfluß der Spannung der Bitleitung BL auf die Spannung des Knotens B reduziert. Dadurch ist es möglich, eine Dateninversion bei einem Lesevorgang effizi­ ent zu verhindern.
Fig. 4 zeigt einen Teilschnitt eines typischen bekannten SRAMs. Nachfolgend soll nunmehr unter Bezug auf Fig. 4 ein Verfahren zur Herstellung dieses SRAMs beschrieben werden.
Als erstes wird ein Siliziumsubstrat 50 mit einem hohen elektrischen Widerstand einer Ionenimplantation und dann einer Diffusion unterworfen. Dadurch werden auf dem Silizi­ umsubstrat 50 p-Typ-Wannen 51 und 52 gebildet. Daraufhin wird ein LOCOS-Verfahren durchgeführt (d. h. ein lokales Oxidieren von Silizium - "local oxidation of silicon"), um derart Feldabschnitte 53 zur Isolation verschiede­ ner Transistoren voneinander zu bilden. Auf den gesamten Oberflächen der p-Typ-Wannen 51 und 52 und der Feldab­ schnitte 53 wird ein Gate-Oxydfilm 54 aufgewachsen. Auf dem Gate-Oxydfilm 54 wird eine Polysiliziumschicht aufgebracht, die dann einem photolithographischen Verfahren und einem Ätzverfahren unterworfen wird, um Gate-Elektroden 55 zu bilden.
Daraufhin kann, obwohl dies in Fig. 2 nicht dargestellt ist, eine Seitenwand auf der Seitenoberfläche jeder Gate- Elektrode gebildet werden, um derart einen Transistor mit einer leicht dotierten Drain-Struktur zu erhalten. Source/Drain-Abschnitte 56 werden an entgegengesetzten Sei­ ten jeder Gate-Elektrode 55 durch Implantation von Ionen vom n-Typ und anschließendes Eindiffundieren derselben in die p-Typ-Wannen 51 und 52 an den Seiten der Gate-Elektrode 55 gebildet.
Auf den gesamten freiliegenden Oberflächen wird mittels ei­ nes CVD-Verfahrens (chemical vapor deposition - Gasphasenabscheidung) ein Oxydfilm 57 aufgebracht. Der Oxydfilm 57 wird dann dem photolithographischen Verfahren und dem Ätzverfahren unterworfen, wodurch Verbindungslei­ tungen zum Verbinden von Transistoren untereinander und vergrabene Kontakte (buried contacts) geschaffen werden, die mit den Source- und Drain-Abschnitten 56 verbunden sind.
Danach wird auf die gesamte freiliegende Oberfläche mittels des CVD-Verfahrens eine Polysiliziumschicht aufgebracht. Die Polysiliziumschicht wird dem photolithographischen Ver­ fahren und dem Ätzverfahren unterworfen, wodurch Verbin­ dungsleitungen 58 gebildet werden. Ionen einer Ladungsart, die der Ladungsart der Verbindungsleitungen 58 gegengesetzt ist, werden in die verbleibende Polysiliziumschicht implan­ tiert, wodurch Ladewiderstände 59 gebildet werden.
Durch eine Anwendung des CVD-Verfahrens wird eine Bor- Phosphor-Silizium-Glasschicht 60 (BPSG-Schicht) auf der ge­ samten freiliegenden Oberfläche aufgebracht. Die BPSG- Schicht 60 wird dem photolithographischen Verfahren und dem Ätzverfahren unterworfen, so daß vergrabene Kontakte (buried contacts) über Source-/Drain-Abschnitten gebildet werden.
Daraufhin wird mittels des CVD-Verfahrens eine Aluminium­ schicht auf der gesamten freiliegenden Oberfläche aufge­ bracht, die dann dem photolithographischen Verfahren und dem Ätzverfahren unterworfen wird, um überflüssige bzw. un­ nötige Abschnitte davon zu entfernen. Dadurch werden Sour­ ce-/Drain-Elektroden 61 gebildet. Auf der gesamten freilie­ genden Oberfläche wird daraufhin ein Si3N4-Film 62 als Pas­ sivierungsschicht gebildet. Danach werden Bitleitungen und Wortleitungen auf der Passivierungsschicht gebildet. Da die Bildung von Bitleitungen und Wortleitungen jedoch keinen direkten Bezug zu den wichtigen Merkmalen der vorliegenden Erfindung besitzt, wird auf eine detaillierte Beschreibung dieser Vorgänge verzichtet.
Ein Problem der vorstehend beschriebenen bekannten Struktur besteht darin, daß sie im Bezug auf eine Reduktion der Speicherzellengröße beschränkt ist. Das herkömmliche SRAM weist nämlich horizontal gebildete Kanalabschnitte aus Transistoren auf, was eine Reduktion der Speicherzellengrö­ ße limitiert, da aneinander angrenzende Kanalabschnitte je­ weils einen solchen Abstand aufweisen müssen, daß die mini­ male Leitungsbreite dazwischen nicht unterschritten wird. Daher ist es nicht möglich, mit den bekannten SRAMs eine ausreichende Chipgröße bei einer hohen Integration zu er­ zielen. Damit wird der Wunsch nach hoch integrierbaren SRAMs deutlich.
Die Erfindung zielt darauf ab, ein SRAM mit einer hohen In­ tegrationsdichte und ein Verfahren zur Herstellung des er­ findungsgemäßen SRAMs zu schaffen.
Das erfindungsgemäße Ziel wird im Hinblick auf das SRAM durch den Gegenstand des Patentanspruches 1 erreicht. Im Hinblick auf das Verfahren wird das erfindungsgemäße Ziel durch den Gegenstand des Patentanspruches 9 erreicht.
Die Erfindung schafft ein SRAM mit einer doppelten vertika­ len Kanalstruktur. Eine Grundidee der vorliegenden Erfin­ dung besteht in dieser doppelten vertikalen Kanalab­ schnitts-Struktur. Das erfindungsgemäße Verfahren ermög­ licht eine hohe Integration der SRAM-Zelle, indem es die Herstellung der doppelten vertikalen Kanalstruktur erlaubt, wodurch vier Transistoren in jedem Speicherzellenbereich unterbringbar sind.
Durch die vorliegende Erfindung wird insbesondere ein SRAM- Speicherbaustein geschaffen, dessen einzelne Speicherzellen folgendes aufweisen: ein Substrat eines ersten Leitungsty­ pes, das an seiner Oberfläche einen ersten Störstellen- Diffusionsabschnitt eines zweiten Leitungstypes aufweist, der mit einer vorgegebenen Breite und einer vorgegebenen Dicke gebildet ist, ein Paar erster Schichten vom ersten Leitungstyp, die jeweils an Stellen gebildet sind, die von einer durch das Zentrum des ersten Störstellen- Diffusionsabschnittes verlaufenden vertikalen Linie in ent­ gegengesetzen horizontalen Richtungen in einer ersten vor­ gegebenen Distanz beabstandet sind, wobei jede erste Schicht an ihrer Oberfläche mit einem zweiten Störstellen- Diffusionsabschnitt des zweiten Leitungstypes versehen ist, der eine vorgegebene Breite und eine vorgegebene Tiefe auf­ weist, ein Paar zweiter Schichten vom ersten Leitungstyp, die jeweils an Stellen gebildet sind, die von einer durch das Zentrum des ersten Störstellen-Diffusionsabschnittes verlaufenden vertikalen Linie in entgegengesetzen horizon­ talen Richtungen in einer zweiten vorgegebenen Distanz be­ abstandet sind, wobei jede zweite Schicht an ihrer Oberflä­ che mit einem dritten Störstellen-Diffusionsabschnitt des zweiten Leitungstypes versehen ist, der eine vorgegebene Breite und eine vorgegebene Tiefe aufweist, eine Erdelek­ trode, die sich vertikal von einem zentralen Bereich des ersten Störstellen-Diffusionsabschnittes bis auf die Höhe der Oberfläche der zweiten Schichten erstreckt, und die ei­ ne vorgegebene Breite aufweist, ein Paar erster Elektroden, die jeweils an entgegengesetzten Seiten der Erdelektrode gebildet sind, und die dieselbe Höhe wie die Erdelektrode aufweisen, ein Paar zweiter Elektroden, die jeweils zwi­ schen jeder ersten Elektrode und einer inneren Seitenober­ fläche jeder entsprechenden zweiten Schicht gebildet sind, welche der ersten Elektrode gegenüberliegen, und die die­ selbe Höhe besitzen wie die zweite Schicht, ein Paar erster Isolationsabschnitte, die jeweils zwischen der Erdelektrode und jeder zweiten Elektrode gebildet sind und die derart ausgelegt sind, daß sie jede entsprechende erste Elektrode von anderen Teilen isolieren, ein Paar zweiter Isolations­ abschnitte, die jeweils zwischen jedem ersten Isolationsab­ schnitt und der inneren Seitenoberfläche jeder entsprechen­ den zweiten Schicht gebildet sind, die dem jeweiligen Iso­ lationsabschnitt gegenüberliegt und die derart ausgelegt sind, daß sie jede entsprechende zweite Elektrode von ande­ ren Teilen isolieren, ein Paar Ladewiderstände, die jeweils an gegenüberliegenden äußeren Seitenoberflächen der zweiten Schichten angeordnet sind, wobei jeder Ladewiderstand mit jedem zweiten Störstellen-Diffusionsabschnitt in Kontakt steht, und ein Paar dritter Isolationsabschnitte, jeweils angeordnet zwischen der äußeren seitlichen Oberfläche jeder ersten Schicht und jedes entsprechenden Ladewiderstandes.
Außerdem wird durch die vorliegende Erfindung ein Verfahren zur Herstellung eines SRAMs mittels folgender Schritte geschaffen: auf einem Substrat eines ersten Leitungstypes wird ein Störstellen-Diffusionsabschnitt eines zweiten Leitungstypes gebildet, der als erster Source- /Drainabschnitt dient, und der eine vorgegebene Breite und eine vorgegebene Dicke aufweist, auf der gesamten Oberflä­ che des Substrates wird eine erste Schicht des ersten Lei­ tungstypes mit einer vorgegebenen Dicke gebildet, auf der gesamten Oberfläche der ersten Schicht wird ein zweiter Störstellen-Diffusionsabschnitt des zweiten Leitungstypes mit einer vorgegebenen Dicke gebildet, auf der gesamten Oberfläche der ersten Schicht wird eine zweite Schicht des ersten Leitungstypes mit einer vorgegebenen Dicke gebildet, auf der zweiten Schicht wird ein dritter Störstellen- Diffusionsabschnitt des zweiten Leitungstypes mit einer vorgegebenen Breite und einer vorgegebenen Dicke gebildet, derart, daß das Zentrum des dritten Störstellen- Diffusionsabschnittes auf einer vertikalen Linie angeordnet ist, die durch das Zentrum des ersten Störstellen- Diffusionsabschnittes verläuft, ein sich von der Oberfläche des dritten Störstellen-Diffusionsabschnittes zur Oberflä­ che des zweiten Störstellen-Diffusionsabschnittes erstre­ kender erster Graben wird gebildet, mit einer Breite, die geringer ist als die des dritten Störstellen- Diffusionsabschnittes, wobei der Graben auf dem Zentrum des dritten Störstellen-Diffusionsabschnittes angeordnet ist, so daß jeweils verbleibende Abschnitte des dritten Stör­ stellen-Diffusionsabschnittes und der zweiten Schicht an gegenüberliegenden Seiten des ersten Grabens zu einem zwei­ ten Source-/Drain-Abschnitt und zu einem ersten vertikalen Kanalabschnitt werden, erste Gate-Elektroden werden jeweils an gegenüberliegenden Seiten des ersten Grabens gebildet und ein erster Isolationsabschnitt wird um jede erste Gate- Elektrode herum gebildet, wobei der erste Isolationsab­ schnitt dazu dient, die ersten Gate-Elektroden elektrisch von anderen Teilen zu isolieren, ein sich vom verbleibenden Grundabschnitt des ersten Grabens zur Oberfläche des ersten Störstellen-Diffusionsabschnittes erstreckender zweiter Graben wird gebildet, mit einer Breite, die der Breite des verbleibenden Grundabschnittes des ersten Grabens ent­ spricht, so daß entsprechende verbleibende Abschnitte des zweiten Störstellen-Diffusionsabschnittes der ersten Schicht an gegenüberliegenden Seiten des zweiten Grabens zu einem dritten Source-/Drain-Abschnitt und einem zweiten vertikalen Kanalabschnitt werden, an gegenüberliegenden Seiten des zweiten Grabens werden jeweils zweite Gate- Elektroden gebildet und um jede zweite Gate-Elektrode herum wird ein zweiter Isolationsabschnitt gebildet, wobei der zweite Isolationsabschnitt dazu dient, die zweiten Gate- Elektroden elektrisch von anderen Teilen zu isolieren, an einem Abschnitt des zweiten Grabens wird zwischen den zwei­ ten Isolationsabschnitten eine Erdelektrode gebildet, wobei der Abschnitt dem verbleibenden zentralen Abschnitt des zweiten Grabens entspricht, an einem Abschnitt der zweiten Schicht wird entsprechend einem Abschnitt, der zwischen zwei angrenzenden Speicherzellen definiert ist, ein dritter Graben gebildet, und an gegenüberliegenden Seiten des drit­ ten Grabens werden jeweils weitere Isolationsabschnitte und Ladewiderstände gebildet, die mit der zweiten Schicht in Kontakt stehen.
Nachfolgend wird die Erfindung unter Bezug auf die beige­ fügte Zeichnung näher beschrieben. Dabei werden auch weite­ re Vorteile und Möglichkeiten der Erfindung deutlich.
Es zeigen:
Fig. 1 eine Teilansicht eines erfindungsgemäßen SRAMs mit einer doppelten vertikalen Kanal­ struktur;
Fig. 2a-2g Teilansichten, die ein Verfahren zur Her­ stellung eines erfindungsgemäßen SRAMs mit einer doppelten vertikalen Kanalstruktur veranschaulichen;
Fig. 3 ein Schaltkreisdiagramm eines herkömmlichen SRAMs und
Fig. 4 eine Teilansicht eines Aufbaus eines her­ kömmlichen SRAMs.
Fig. 1 zeigt eine Teilansicht eines bevorzugten Ausfüh­ rungsbeispiels eines erfindungsgemäßen SRAMS. Damit soll der Aufbau einer einzelnen Speicherzelle des SRAMS veran­ schaulicht werden. Nach Fig. 1 weist das SRAM ein p-Typ- Substrat 1 auf, das an seiner Oberfläche in jedem Speicher­ zellenbereich einen ersten Störstellen-Diffusionsabschnitt 2 vom n+-Typ aufweist. Zwei erste Epitaxialschichten 3 und 3a sind jeweils neben den ersten Störstellen-Diffusions­ abschnitten 2 gebildet. Sie sind derart angeordnet, daß sie jeweils eine erste vorgegebene Distanz zu einer vertikalen Linie haben, die durch das Zentrum des ersten Störstellen- Diffusionsabschnittes 2 verläuft und liegen sich jeweils horizontal in entgegengesetzen Richtungen gegenüber. Auf Oberflächen der ersten Epitaxialschichten 3 und 3a vom p- Typ sind jeweils zweite Störstellen-Diffusionsabschnitte vom n+-Typ 4 und 4a gebildet. Zwei zweite Epitaxialschichten 5 und 5a vom p-Typ sind jeweils ebenfalls an Stellen ange­ ordnet, die von einer vertikal durch das Zentrum des ersten Störstellenabschnittes 2 verlaufenden Linie in entgegenge­ setzten horizontalen Richtungen in einer zweiten vorgegebe­ nen Distanz beabstandet sind. Auf Oberflächen der zweiten Epitaxialschichten 5 und 5a vom p-Typ sind jeweils dritte Störstellen-Diffusionsabschnitte 6 und 6a vom n+-Typ gebil­ det. Entlang der vertikalen Linie, die durch das Zentrum des ersten Störstellenabschnittes 2 verläuft, erstreckt sich vertikal von der Höhe der Oberfläche der zweiten Epi­ taxialschichten 5 und 5a bis zur Oberflächenhöhe des ersten Störstellen-Diffusionsabschnittes 2 eine Erdelektrode 7. Die Erdelektrode 7 steht damit mit der Oberfläche des er­ sten Störstellen-Diffusionsabschnittes 2 in Kontakt. An beiden Seiten der Erdelektrode 7 ist ein Paar erster Gate- Elektroden 8 und 8a gebildet, die vertikal zur Oberfläche des ersten Störstellen-Diffusionsabschnittes 2 verlaufen. An äußeren Seiten der ersten Gate-Elektroden 8 und 8a sind ein Paar zweiter Gate-Elektroden 9 und 9a ge­ bildet, die vertikal zu Oberflächen der zweiten Störstel­ len-Diffusionsabschnitte 4 bzw. 4a verlaufen, und die je­ weils eine vorbestimmte Breite aufweisen. Um die ersten Ga­ te-Elektroden 8 und 8a von anderen Teilen zu isolieren, ist ein Paar erster Isolationsabschnitte 10 und 10a zwischen der Grundelektrode 7 und der zweiten Gate-Elektrode 9 bzw. zwischen der Erdelektrode 7 und der zweiten Elektrode 9a vorgesehen. Ein Paar zweiter Isolationsabschnitte 11 und 11a ist zusätzlich zwischen der inneren Seitenoberfläche der zweiten Epitaxialschicht 5 und dem ersten Isolationsab­ schnitt 10 bzw. zwischen der inneren Seitenoberfläche der zweiten Epitaxialschicht 5a und dem ersten Isolationsab­ schnitt 10a vorgesehen, um die zweiten Gate-Elektroden 9 und 9a von anderen Teilen zu isolieren. An äußeren Sei­ tenoberflächen der zweiten Epitaxialschichten 5 und 5a ist ein Paar dritter Isolationsabschnitte 12 bzw. 12a mit einer vorbestimmten Dicke gebildet. Schließlich ist ein Paar La­ dewiderstände 13 und 13a zwischen dem dritten Isolationsab­ schnitt 12 und einem Abschnitt 14 zur Isolation der Spei­ cherzelle gegen eine angrenzende Speicherzelle auf der ei­ nen Seite bzw. zwischen dem dritten Isolationsabschnitt 12a und einem anderen Abschnitt 14 zur Isolation der Speicher­ zelle von einer anderen Speicherzelle an der anderen Seite vorgesehen. Die Ladewiderstände 13 und 13a erstrecken sich von der Höhe der Oberfläche der zweiten Epitaxialschicht 5 bzw. 5a zur Höhe der Oberfläche der zweiten Störstellen- Diffusionsabschnitte 4 und 4a, um derart jeweils mit den zweiten Störstellen-Diffusionsabschnitten in Kontakt zu stehen.
Danach wird die Erdelektrode 7, wie in Fig. 1 gezeigt, an die Erde GND angeschlossen. Dagegen werden die dritten Störstellen-Diffusionsstellen 6 bzw. 6a an Bitleitungen BL bzw. BL angeschlossen. Die zweiten Gate-Elektroden 9 und 9a sind gemeinsam an eine Wortleitung W/L angeschlossen, wäh­ rend die Ladewiderstände 13 und 13a und die ersten Gate- Elektroden 8 und 8a an eine Energieversorgungsquelle VDD angeschlossen sind. Jeder Isolationsabschnitt 14 zum Iso­ lieren benachbarter Speicherzellen voneinander besteht aus einem Oxydfilm und erstreckt sich von der Höhe der Oberflä­ che der zweiten Epitaxialschichten 5 bzw. 5a auf die Höhe der ersten Epitaxialschicht 3 bzw. 3a. Das Symbol + des oben erwähnten Buchstabens n+ zeigt eine hohe Störstellen­ konzentration an.
Die zweiten Störstellen-Diffusionsabschnitte 4 und 4a wer­ den als gemeinsame Source-/Drain-Abschnitte von Transisto­ ren verwendet. Die doppelten vertikalen Kanäle der Transi­ storen werden durch die ersten Epitaxialschichten 3 und 3a geschaffen, die sich vertikal zwischen dem ersten Störstel­ len-Diffusionsabschnitt 2 und den jeweiligen zweiten Stör­ stellen-Diffusionsabschnitten 4 und 4a erstrecken, sowie durch die zweiten Epitaxialschichten 5 bzw. 5a, die sich vertikal zwischen den jeweiligen zweiten Störstellen- Diffusionsabschnitten 4 und 4a und entsprechenden dritten Störstellen-Diffusionsabschnitten 6 und 6a erstrecken.
Beim in Fig. 1 gezeigten Aufbau bestehen die ersten Gate- Elektroden 8 und 8a und die zweiten Gate-Elektroden 9 und 9a aus einem polykristallinen Silizium. Die Erdelektrode 7 besteht aus einem metallischen Material und die Ladewider­ stände 13 und 13a bestehen aus einem polykristallinem Sili­ zium oder aus einem metallischen Material. Anstelle dieser Materialien können natürlich auch andere Materialien ver­ wendet werden, mit denen dieselben Funktionen erzielbar sind, ohne daß sich daraus eine Einschränkung ergäbe.
Die Fig. 2a-2g zeigen Teilansichten, die ein Verfahren zur Herstellung einer SRAM-Zelle mit der doppelten vertika­ len Kanalstruktur veranschaulichen.
Als erstes wird, wie in Fig. 2a gezeigt, ein Substrat 21 vom p-Typ vorbereitet. Wie in Fig. 2b gezeigt, werden im Substrat 21 vom p-Typ erste Störstellen-Diffusionsabschnitte mittels Verwendung eines Photolackes 22 als Mas­ ke definiert. In die Oberflächenbereiche des Substrates 21 vom p-Typ werden entsprechend zum vordefinierten ersten Störstellen-Diffusionsabschnitt n-Typ-Störstellen mit einer hohen Konzentration implantiert, um derart die ersten n+- Diffusionsabschnitte zu bilden, die in Fig. 2c durch das Bezugszeichen "23" angezeigt werden. Nach einem Entfernen des Photolackes 22 wird auf der gesamten Oberfläche des Substrates 21 vom p-Typ, wie in Fig. 2c gezeigt, eine erste Epitaxialschicht 24 vom p-Typ mit einer vorbestimmten Dicke aufgewachsen.
Mittels Verwendung eines Photolackes 25 wird danach ein zweiter Störstellen-Diffusionsabschnitt 26 mit einer Brei­ te, die größer ist als die totale Breite des ersten Stör­ stellen-Diffusionsabschnittes 23, auf dem Oberflächenab­ schnitt der ersten Epitaxialschicht oberhalb des ersten Störstellen-Diffusionsabschnittes 23 definiert. In den der­ art definierten Oberflächenbereich der ersten Epitaxial­ schicht 24 werden n-Typ-Störstellen mit einer hohen Konzen­ tration implantiert, um den durch das Bezugszeichen 26 an­ gezeigten n+-Diffusionsabschnitt, wie in Fig. 2d gezeigt, zu bilden. Dieser zweite Störstellen-Diffusionsabschnitt 26 wird derart gebildet, daß er eine genügende Breite besitzt, so daß er auch von aneinander angrenzenden Speicherzellen gemeinsam nutzbar ist. Nach einem Entfernen des Photolackes 25 wird auf der gesamten Oberfläche der ersten Epitaxial­ schicht 24, wie in Fig. 2d gezeigt, eine zweite Epitaxial­ schicht 27 vom p-Typ aufgewachsen.
Danach werden unter Verwendung eines Photolackes 28 dritte Störstellen-Diffusionsabschnitte definiert, wobei dasselbe Muster verwendet wird, das auch beim Aufbringen des Photo­ lackes 22 in Fig. 2b verwendet wurde. In die derart definierten Oberflächenbereiche der zweiten Epitaxialschicht 27 werden n-Typ-Störstellen mit einer hohen Konzentration implantiert, um derart dritte n+-Diffusionsabschnitte zu bilden, die in Fig. 2d durch das Bezugszeichen "29" angezeigt wer­ den.
Die dritten Störstellen-Diffusionsabschnitte 29 werden dann einem photolithographischen Verfahren und einem Trockenätz­ verfahren unterworfen, so daß, wie in Fig. 2e gezeigt, nur gegenüberliegende Seitenabschnitte jedes dritten Störstel­ len-Diffusionsabschnittes 29 verbleiben. Dabei wird das Ät­ zen solange durchgeführt, bis die Oberfläche des auf der ersten Epitaxialschicht 27 aufliegenden zweiten Störstel­ lendiffusionsabschnittes 26 freiliegt. Damit ergibt sich folgendes: Es bilden sich in der zweiten Epitaxialschicht 27 erste Gräben, die eine vorbestimmte Breite besitzen und die dieselbe Dicke haben wie die zweite Epitaxialschicht 27. Die verbleibenden gegenüberliegenden Seitenabschnitte jedes dritten Störstellen-Diffusionsabschnittes 29 werden dann als die ersten Sourceabschnitte oder die ersten Drain­ abschnitte eines SRAMs verwendet. An gegenüberliegenden Seitenoberflächen und Bodenoberflächen jedes ersten Grabens werden aufeinanderfolgend ein erster Isolationsabschnitt 30 (entspricht "zweiten Isolationsabschnitten 11, 11a" in Fig. 1), z. B. Oxydfilme, und eine erste Gate-Elektrode 31 (entspricht "zweiten Gate-Elektroden 9, 9a" in Fig. 1), z. B. Polysiliziumfilme oder metallische Filme, gebildet.
Danach wird nur die freiliegende Bodenoberfläche jedes er­ sten Grabens, der nunmehr aufgrund der Bildung erster iso­ lierender Filme 40 und erster Gate-Elektroden 31 eine redu­ zierte Breite besitzt, einem Trockenätzverfahren unterwor­ fen, so daß entsprechende Abschnitte der zweiten Epitaxial­ schicht 26 und der ersten Epitaxialschicht 24 unter den verkleinerten ersten Gräben entfernt werden. Dadurch bildet sich, wie in Fig. 2f gezeigt, ein zweiter Graben. D. h. das Ätzen wird solange durchgeführt, bis die Oberfläche jedes ersten Störstellen-Diffusionsabschnittes 23 auf dem Substrat 31 freiliegt. Damit ergibt sich folgendes: jeder erste Isolationsabschnitt 30 wird in zwei voneinder iso­ lierte Bereiche unterteilt. Entsprechend wird jede erste Gate-Elektrode 31 in zwei voneinander isolierte Bereiche unterteilt. Zu diesen Zeitpunkt weist jeder isolierte Be­ reich jedes Isolationsabschnittes 30 einen horizontalen Be­ reich auf, der unter jedem entsprechenden isolierten Be­ reich jeder ersten Gate-Elektrode 31 liegt. Die Breite je­ des zweiten Grabens entspricht dem Wert, der durch Substra­ hieren der totalen Breite jedes ersten Isolationsabschnit­ tes 30 und jeder ersten Gate-Elektrode 31 von der Breite jedes ersten Grabens erhalten wird. Die verbleibenden Teile des zweiten Störstellen-Diffusionsabschnittes 26, die an gegenüberliegenden Seitenbereichen jedes zweiten Grabens liegen, werden als zweite Sourceabschnitte oder zweite Drainabschnitte verwendet.
An gegenüberliegenden Seitenoberflächen und an Grund- bzw. Bodenoberflächen jedes zweiten Grabens werden in dieser Reihenfolge ein zweiter Isolationsabschnitt 32 (entspricht außenliegendem Bereich der "ersten Isolationsabschnitte 10, 10a" in Fig. 1), z. B. Oxydfilme, und eine zweite Gate- Elektrode 33 (entspricht "ersten Gate-Elektroden 8, 8a" in Fig. 1), z. B. Polysiliziumfilme oder metallische Filme, gebildet, und zwar derart, daß sie sich von der Spitze je­ des ersten Grabens bis zum Grund jedes zweiten Grabens er­ strecken. Mittels eines Trockenätzens wird danach der (zentrale) Bodenabschnitt jeder zweiten Gate-Elektrode 33 und der Bodenabschnitt jedes zweiten Isolationsabschnittes, der jeweils unter dem Bodenabschnitt jeder entsprechenden zweiten Gate-Elektrode 33 angeordnet ist, entfernt, um den Oberflächenabschnitt jedes entsprechenden ersten Störstel­ len-Diffusionsabschnittes 23 unter dem Bodenabschnitt der zweiten Gate-Elektrode 33 freizulegen. Als ein Ergebnis dieses Vorgangs ist jeder zweite Isolationsabschnitt 32 in zwei isolierte Bereiche unterteilt. Entsprechend ist jede zweite Gate-Elektrode 33 in zwei isolierte Bereiche unter­ teilt. Zu dieser Zeit weist jeder isolierte Bereich des zweiten Isolationsabschnittes 32 einen horizontalen Teil auf, der unter jedem entsprechenden isolierten Bereich der zweiten Gate-Elektrode 33 angeordnet ist.
In jedem zweiten Graben einer reduzierten Breite wird ein dritter Isolationsabschnitt 34 (entspricht innen liegendem Bereich der "ersten Isolationsabschnitte 10, 10a" in Fig. 1), z. B. ein Oxydfilm, aufgefüllt. Jeder dritte Isolations­ abschnitt 34 wird einem photolithographischen Verfahren und einem Trockenätzen unterworfen, um seinen Zentralbereich mit einer vorbestimmten Breite zu entfernen. Dabei wird das Ätzen so lange durchgeführt, bis der Oberflächenabschnitt jedes ersten Störstellen-Diffusionsabschnittes 23 auf dem Substrat 21 freiliegt. Mit dieser Struktur ist jede zweite Gate-Elektrode 33 von anderen Teilen isoliert. Dies erfolgt durch die Wirkung jedes entsprechenden Bereiches des zwei­ ten Isolationsabschnittes 32 und jedes entsprechenden Be­ reiches des dritten Isolationsabschnittes 34, die an den gegenüberliegenden Seitenoberflächen der zweiten Gate-Elek­ trode 33 gebildet sind. Am entfernten Zentralabschnitt je­ des dritten Isolationsabschnittes 34 wird eine Erdelektrode 35 (entspricht "Erdelektrode 7" in Fig. 1), z. B. eine me­ tallische Elektrode, gebildet.
Danach wird ein Ladewiderstand und ein Isolationsabschnitt zwischen aneinander angrenzenden Speicherzellen, wie in Fig. 2g gezeigt, gebildet. Zum Bilden des Isolationsab­ schnittes wird der Abschnitt der zweiten Epitaxialschicht 27, der zwischen aneinander grenzenden Zellen liegt, zuerst einem photolithographischen Verfahren und einem Trockenät­ zen unterworfen, um einen dritten Graben mit einer vorgege­ benen Breite zu bilden. Dabei wird das Ätzen so lange aus­ geführt, bis der Oberflächenabschnitt des zweiten Störstel­ len-Diffusionsabschnittes 26 freiliegt. An gegenüberliegen­ den Seitenoberflächen und Grundoberflächen des dritten Gra­ bens werden ein vierter Isolierfilm 36 (entspricht "dritten Isolationsabschnitten 12, 12a" in Fig. 1), z. B. ein Oxyd­ film, und ein Ladewiderstand 37 (z. B. eine metallische Elektrode) in dieser Reihenfolge gebildet. Dies wird nur so lange ausgeführt, daß sie den dritten Graben nicht voll­ ständig füllen. Danach wird der Grundabschnitt des Ladewi­ derstandes 37 entsprechend dem verbleibenden Grundabschnitt des dritten Grabens einem Trockenätzen unterworfen, um der­ art einen vierten Graben zu bilden. Das Trockenätzen wird so lange ausgeführt, bis ein vorgegebener Abschnitt vorge­ gebenenr Tiefe in der ersten Epitaxialschicht 24 freigelegt ist. Die Breite des vierten Grabens entspricht dem Wert, der dadurch erhalten wird, daß die totale Breite des vier­ ten Isolierfilmes 36 und des Ladewiderstandes 37 von der Breite des dritten Grabens subtrahiert wird. Danach wird zum vollständigen Füllen des vierten Grabens im vierten Graben ein Oxydfilm gebildet. Damit wird ein weiterer Iso­ lationsabschnitt 38 (entspricht im wesentlichen "Abschnitt 14" in Fig. 1) erhalten.
Wie aus der vorstehenden Beschreibung deutlich wird, wird beim Bilden von Transistoren der SRAM-Zelle eine doppelte vertikale Struktur geschaffen, und zwar beim Kanalab­ schnitt jedes Transistors. Mittels dieser doppelten verti­ kalen Struktur kann die Größe der einzelnen Zellen des SRAMs stark reduziert werden. Damit ermöglicht die vorlie­ gende Erfindung in sehr vorteilhafter Weise eine hohe Inte­ gration von Elementen. Zusammenfassend kann gesagt werden, daß auf dem Substrat des ersten Leitungstyps nacheinander die ersten und zweiten Schichten desselben Leitungstyps ge­ bildet werden. Auf jeweiligen Oberflächen der drei Schich­ ten werden Störstellen-Diffusionsabschnitte gebildet, deren Zentren auf einer vertikale Linie liegen. Die erste Schicht weist den zweiten Störstellen-Diffusionsabschnitt und die zweite Schicht den dritten Störstellen-Diffusionsabschnitt auf. Im Zentralbereich dieser Schichten werden jeweils die Gräben ausgespart. In diesen Gräben werden die Gate- Elektroden und die Erdelektrode gebildet. Entsprechend wer­ den die ersten Störstellen-Diffusionsabschnitte und die verbleibenden gegenüberliegenden Seitenabschnitte zweiter und dritter Störstellen-Diffusionsabschnittezu Sour­ ce-/Drain Abschnitten, während die verbleibenden gegenüber­ liegenden Seitenabschnitte der ersten und zweiten Schichten jeweils zu dem doppelten vertikalen Kanalabschnitt werden.
Die vorliegende Beschreibung eines bevorzugten Ausführungs­ beispiels der Erfindung soll den Schutzbereich des Patentes keineswegs einschränken. Verschiedene Modifikationen, Zu­ sätze und Ergänzungen sind für jeden Fachmann innerhalb des Schutzbereiches der vorliegenden Erfindung denkbar.

Claims (17)

1. SRAM, d. h. statischer Speicher mit wahlfreiem Zugriff, mit:
  • a) einem Substrat (1) eines ersten Leitungstypes, das an seiner Oberfläche einen ersten Störstel­ len-Diffusionsabschnitt (2) eines zweiten Lei­ tungstypes aufweist, der mit einer vorgegebenen Breite und einer vorgegebenen Dicke gebildet ist,
  • b) einem Paar erster Schichten (3, 3a) vom ersten Leitungstyp, die jeweils an Stellen gebildet sind, die von einer durch das Zentrum des ersten Störstellen-Diffusionsabschnittes (2) verlaufen­ den vertikalen Linie in entgegengesetzen horizon­ talen Richtungen in einer ersten vorgegebenen Di­ stanz beabstandet sind, wobei jede erste Schicht (3, 3a) an ihrer Oberfläche mit einem zweiten Störstellen-Diffusionsabschnitt (4, 4a) des zwei­ ten Leitungstypes versehen ist, der eine vorgege­ bene Breite und eine vorgegebene Tiefe aufweist,
  • c) einem Paar zweiter Schichten (5, 5a) vom ersten Leitungstyp, die jeweils an Stellen gebildet sind, die von der durch das Zentrum des ersten Störstellen-Diffusionsabschnittes (2) verlaufen­ den vertikalen Linie in entgegengesetzen horizon­ talen Richtungen in einer zweiten vorgegebenen Distanz beabstandet sind, wobei jede zweite Schicht (5, 5a) an ihrer Oberfläche mit einem dritten Störstellen-Diffusionsabschnitt (6, 6a) des zweiten Leitungstypes versehen ist, der eine vorgegebene Breite und eine vorgegebene Tiefe aufweist,
  • d) einer Erdelektrode (7), die sich vertikal von ei­ nem zentralen Bereich des ersten Störstellen- Diffusionsabschnittes (2) bis auf die Höhe der Oberfläche der zweiten Schichten (5, 5a) er­ streckt, und die eine vorgegebene Breite auf­ weist,
  • e) einem Paar erster Elektroden (8, 8a), die jeweils an gegenüberliegenden Seiten der Erdelektrode (7) gebildet sind, und die dieselbe Höhe wie die Erd­ elektrode (7) aufweisen,
  • f) einem Paar zweiter Elektroden (9, 9a), die je­ weils zwischen jeder ersten Elektrode (8, 8a) und einer inneren Seitenoberfläche jeder entsprechen­ den zweiten Schicht (5, 5a) gebildet sind, welche der ersten Elektrode (8, 8a) gegenüberliegen, und die dieselbe Höhe besitzen wie die zweite Schicht (5, 5a),
  • g) einem Paar erster Isolationsabschnitte (10, 10a), die jeweils zwischen der Erdelektrode (7) und je­ der zweiten Elektrode (9, 9a) gebildet sind und die derart ausgelegt sind, daß sie jede entspre­ chende erste Elektrode (8, 8a) von anderen Teilen isolieren,
  • h) einem Paar zweiter Isolationsabschnitte (11, 11a), die jeweils zwischen jedem ersten Isolati­ onsabschnitt (10, 10a) und der inneren Seiten­ oberfläche jeder entsprechenden zweiten Schicht (5, 5a) gebildet sind, die dem jeweiligen Isola­ tionsabschnitt (10, 10a) gegenüberliegt und die derart ausgelegt sind, daß sie jede entsprechende zweite Elektrode (9, 9a) von anderen Teilen iso­ lieren,
  • i) einem Paar Ladewiderstände (13, 13a), die jeweils an gegenüberliegenden äußeren Seitenoberflächen der zweiten Schichten (5, 5a) angeordnet sind, wobei jeder Ladewiderstand (13, 13a) mit jedem zweiten Störstellen-Diffusionsabschnitt (4, 4a) in Kontakt steht, und
  • j) einem Paar dritter Isolationsabschnitte (12, 12a), jeweils angeordnet zwischen der äußeren seitlichen Oberfläche jeder zweiten Schicht (5, 5a) und jedes entsprechenden Ladewiderstandes (13, 13a).
2. SRAM nach Anspruch 1, dadurch gekennzeichnet, daß je­ der zweite Störstellen-Diffusionsabschnitt (4, 4a) breiter ist als jeder erste Störstellen-Diffusions­ abschnitt (2) und jeder dritte Störstellen-Diffusions­ abschnitt (6, 6a), und er als Transistor-Source- /Drain-Abschnitt verwendbar ist.
3. SRAM nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Höhe und die Breite jedes ersten Störstellen- Diffusionsabschnittes (2) geringer ist als die des Substrates (1), daß die Höhe und Breite jedes zweiten Störstellen-Diffusionsabschnittes (4, 4a) geringer ist als die jeder ersten Schicht (3, 3a) und daß die Höhe und Breite jedes dritten Störstellen-Diffusions­ abschnittes (6, 6a) geringer ist als die jeder zweiten Schicht (5, 5a).
4. SRAM nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß die erste vorgegebene Distanz und die zweite vorgegebene Distanz wie folgt definiert sind:
2a = c + 2f, und
2b = c + 2f + 2g,
wobei:
a: die erste vorgegebene Distanz,
b: die zweite vorgegebene Distanz,
c: die Breite der Erdelektrode (7),
f: die Breite jedes ersten Isolationsabschnittes (10, 10a), und
g: die Breite jedes zweiten Isolationsabschnittes (11, 11a)
ist.
5. SRAM nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß jeder Ladewiderstand (13, 13a) ein metallisches Material aufweist oder daraus besteht.
6. SRAM nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß jeder Ladewiderstand (13, 13a) ein polykristallines Silizium als Material aufweist oder dar­ aus besteht.
7. SRAM nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß die Erdelektrode (7) ein metallisches Material aufweist oder daraus besteht.
8. SRAM nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß die jeweiligen Materialien jeder er­ sten Elektrode (8, 8a) und jeder zweiten Elektrode (9, 9a) polykristallines Silizium sind.
9. Verfahren zur Herstellung eines SRAMs, d. h. eines stati­ schen Speichers mit wahlfreiem Zugriff, mit folgenden Schritten:
  • a) auf einem Substrat (21) eines ersten Leitungstypes wird ein Störstellen-Diffusionsabschnitt (23) eines zweiten Leitungstypes gebildet, der als erster Sour­ ce-/Drainabschnitt dient, und der eine vorgegebene Breite und eine vorgegebene Dicke aufweist,
  • b) auf der gesamten Oberfläche des Substrates wird eine erste Schicht (24) des ersten Leitungstypes mit ei­ ner vorgegebenen Dicke gebildet,
  • c) auf der gesamten Oberfläche der ersten Schicht (24) wird ein zweiter Störstellen-Diffusionsabschnitt (26) des zweiten Leitungstypes mit einer vorgegebe­ nen Dicke gebildet,
  • d) auf der gesamten Oberfläche der ersten Schicht (24) wird eine zweite Schicht (27) des ersten Leitungsty­ pes mit einer vorgegebenen Dicke gebildet,
  • e) auf der zweiten Schicht (27) wird ein dritter Stör­ stellen-Diffusionsabschnitt (29) des zweiten Lei­ tungstypes mit einer vorgegebenen Breite und einer vorgegebenen Dicke gebildet, derart, daß das Zentrum des dritten Störstellen-Diffusionsabschnittes auf einer vertikalen Linie angeordnet ist, die durch das Zentrum des ersten Störstellen-Diffusionsabschnittes (23) verläuft,
  • f) ein sich von der Oberfläche des dritten Störstellen- Diffusionsabschnittes (29) zur Oberfläche des zwei­ ten Störstellen-Diffusionsabschnittes (26) erstrec­ kender erster Graben wird gebildet, mit einer Brei­ te, die geringer ist als die des dritten Störstel­ len-Diffusionsabschnittes (29), wobei der Graben auf dem Zentrum des dritten Störstellen-Diffusions­ abschnittes (29) angeordnet ist, so daß jeweils ver­ bleibende Abschnitte des dritten Störstellen- Diffusionsabschnittes (29) und der zweiten Schicht (27) an gegenüberliegenden Seiten des ersten Grabens zu einem zweiten Source-/Drain-Abschnitt und zu ei­ nem ersten vertikalen Kanalabschnitt werden,
  • g) erste Gate-Elektroden (31) werden jeweils an gegen­ überliegenden Seiten des ersten Grabens gebildet und ein erster Isolationsabschnitt (30) wird um jede er­ ste Gate-Elektrode (31) herum gebildet, wobei der erste Isolationsabschnitt (30) dazu dient, die er­ sten Gate-Elektroden elektrisch von anderen Teilen zu isolieren,
  • h) ein sich vom verbleibenden Bodenabschnitt des ersten Grabens zur Oberfläche des ersten Störstellen- Diffusionsabschnittes (23) erstreckender zweiter Graben wird gebildet, mit einer Breite, die der Breite des verbleibenden Bodenabschnittes des ersten Grabens entspricht, so daß entsprechende verbleiben­ de Abschnitte des zweiten Störstellen- Diffusionsabschnittes (26) der ersten Schicht (24) an gegenüberliegenden Seiten des zweiten Grabens zu einem dritten Source-/Drain-Abschnitt und einem zweiten vertikalen Kanalabschnitt werden,
  • i) an gegenüberliegenden Seiten des zweiten Grabens werden jeweils zweite Gate-Elektroden (33) gebildet und um jede zweite Gate-Elektrode (33) herum wird ein zweiter Isolationsabschnitt (32) gebildet, wobei der zweite Isolationsabschnitt dazu dient, die zwei­ ten Gate-Elektroden (33) elektrisch von anderen Tei­ len zu isolieren,
  • j) an einem Abschnitt des zweiten Grabens wird zwischen den zweiten Isolationsabschnitten (32) eine Erdelek­ trode (35) gebildet, wobei der Abschnitt dem ver­ bleibenden zentralen Abschnitt des zweiten Grabens entspricht,
  • k) an einem Abschnitt der zweiten Schicht (27) wird entsprechend einem Abschnitt, der zwischen zwei an­ grenzenden Speicherzellen definiert ist, ein dritter Graben gebildet, und
  • l) an gegenüberliegenden Seiten des dritten Grabens werden jeweils weitere Isolationsabschnitte (36), die mit der zweiten Schicht (27) in Kontakt stehen, und Ladewiderstände (37) gebildet.
10. Verfahren zur Herstellung eines SRAMs nach Anspruch 9, gekennzeichnet durch folgende weitere Schritte:
  • - ein vierter Graben, der sich vom verbleibenden Grundabschnitt des dritten Grabens bis zu einem Ab­ schnitt vorgegebener Tiefe der ersten Schicht (24) erstreckt, wird mit einer Breite gebildet, die der Breite des verbleibenden Grundabschnittes des drit­ ten Grabens entspricht, und
  • - am vierten Graben wird ein Isolationsabschnitt (38) gebildet, um aneinander angrenzende Speicherzellen voneinander zu isolieren.
11. Verfahren zur Herstellung eines SRAMs nach Anspruch 9 oder 10, dadurch gekennzeichnet, daß die ersten und die zweiten Schichten (24, 27) des ersten Leitungstypes unter Verwendung eines epitaxialen Aufwachsverfahrens gebildet werden.
12. Verfahren zur Herstellung eines SRAMs nach einem der Ansprüche 9 bis 11, dadurch gekennzeichnet, daß als je­ weilige Materialien zur Herstellung der ersten und zwei­ ten Schichten (24, 27) polykristallines Silizium verwen­ det wird.
13. Verfahren zur Herstellung eines SRAMs nach einem der Ansprüche 9 bis 12, dadurch gekennzeichnet, daß zur Her­ stellung der ersten und zweiten Gate-Elektroden (31, 32) und der Ladewiderstände (37) jeweils ein polykristallines Silizium verwendet wird.
14. Verfahren zur Herstellung eines SRAMs nach einem der Ansprüche 9 bis 13, dadurch gekennzeichnet, daß zur Her­ stellung der Ladewiderstände (37) ein Metall verwendet wird.
15. Verfahren zur Herstellung eines SRAMs nach einem der Ansprüche 9 bis 14, dadurch gekennzeichnet, daß zur Her­ stellung der Erdelektrode (35) ein Metall verwendet wird.
16. Verfahren zur Herstellung eines SRAMs nach einem der Ansprüche 9 bis 15, dadurch gekennzeichnet, daß die Stör­ stellenkonzentrationen der ersten, zweiten und dritten Störstellen-Diffiusionsabschnitte (23, 26, 29), die als erste, zweite und dritte Source-/Drain-Abschnitte verwen­ det werden, jeweils hoch sind.
17. Verfahren zur Herstellung eines SRAMs nach einem der Ansprüche 9 bis 16, dadurch gekennzeichnet, daß die je­ weiligen Breiten der ersten, zweiten und dritten Stör­ stellen-Diffusionsabschnitte (23, 26, 29) folgende Rela­ tion erfüllen:
W1 < W3 < W2
wobei
W1: die Breite des ersten Störstellen-Diffusions­ abschnittes (23),
W2: die Breite des zweiten Störstellen-Diffusions­ abschnittes (26) und
W3: die Breite des dritten Störstellen-Diffusions­ abschnittes (29)
ist.
DE4215708A 1991-05-13 1992-05-13 SRAM und Verfahren zu dessen Herstellung Expired - Lifetime DE4215708C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910007702A KR920022532A (ko) 1991-05-13 1991-05-13 이중 수직 채널을 갖는 스태틱램 및 그 제조방법

Publications (2)

Publication Number Publication Date
DE4215708A1 DE4215708A1 (de) 1992-11-19
DE4215708C2 true DE4215708C2 (de) 2001-07-12

Family

ID=19314364

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4215708A Expired - Lifetime DE4215708C2 (de) 1991-05-13 1992-05-13 SRAM und Verfahren zu dessen Herstellung

Country Status (5)

Country Link
US (2) US5330927A (de)
JP (1) JP3220813B2 (de)
KR (1) KR920022532A (de)
DE (1) DE4215708C2 (de)
TW (1) TW209910B (de)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69324864T2 (de) * 1992-08-21 1999-10-07 St Microelectronics Inc Verfahren zur Herstellung einer Halbleiter-Speicherstruktur vom vertikalen Typ und nach dem Verfahren hergestellte Struktur
DE4417150C2 (de) * 1994-05-17 1996-03-14 Siemens Ag Verfahren zur Herstellung einer Anordnung mit selbstverstärkenden dynamischen MOS-Transistorspeicherzellen
US5602049A (en) * 1994-10-04 1997-02-11 United Microelectronics Corporation Method of fabricating a buried structure SRAM cell
US5578873A (en) * 1994-10-12 1996-11-26 Micron Technology, Inc. Integrated circuitry having a thin film polysilicon layer in ohmic contact with a conductive layer
US5670803A (en) * 1995-02-08 1997-09-23 International Business Machines Corporation Three-dimensional SRAM trench structure and fabrication method therefor
US5700707A (en) * 1996-06-13 1997-12-23 Chartered Semiconductor Manufacturing Pte Ltd. Method of manufacturing SRAM cell structure having a tunnel oxide capacitor
DE19653107C2 (de) * 1996-12-19 1998-10-08 Siemens Ag Verfahren zur Herstellung einer Speicherzellenanordnung
US5990509A (en) * 1997-01-22 1999-11-23 International Business Machines Corporation 2F-square memory cell for gigabit memory applications
TW429620B (en) 1997-06-27 2001-04-11 Siemens Ag SRAM cell arrangement and method for its fabrication
KR100253321B1 (ko) * 1997-09-23 2000-04-15 김영환 반도체 메모리 소자의 구조 및 제조방법
US6713345B1 (en) 1997-09-23 2004-03-30 Hyundai Electronics Industries Co., Ltd. Semiconductor memory device having a trench and a gate electrode vertically formed on a wall of the trench
US6316807B1 (en) * 1997-12-05 2001-11-13 Naoto Fujishima Low on-resistance trench lateral MISFET with better switching characteristics and method for manufacturing same
US6271555B1 (en) 1998-03-31 2001-08-07 International Business Machines Corporation Borderless wordline for DRAM cell
US6072223A (en) * 1998-09-02 2000-06-06 Micron Technology, Inc. Circuit and method for a memory cell using reverse base current effect
US6459123B1 (en) 1999-04-30 2002-10-01 Infineon Technologies Richmond, Lp Double gated transistor
US6472767B1 (en) * 1999-04-30 2002-10-29 Infineon Technologies Ag Static random access memory (SRAM)
DE10016444C2 (de) * 2000-03-29 2002-01-24 Infineon Technologies Ag Integrierte dreidimensionale Graben-SRAM-Speicherzelle
US6903411B1 (en) 2000-08-25 2005-06-07 Agere Systems Inc. Architecture for circuit connection of a vertical transistor
JP4852792B2 (ja) * 2001-03-30 2012-01-11 株式会社デンソー 半導体装置の製造方法
US6680508B1 (en) * 2002-08-28 2004-01-20 Micron Technology, Inc. Vertical floating gate transistor
JP4219663B2 (ja) * 2002-11-29 2009-02-04 株式会社ルネサステクノロジ 半導体記憶装置及び半導体集積回路
JP5566697B2 (ja) * 2008-01-29 2014-08-06 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体記憶装置
JP2014099664A (ja) * 2008-01-29 2014-05-29 Unisantis Electronics Singapore Pte Ltd 半導体記憶装置
US8154086B2 (en) * 2008-01-29 2012-04-10 Unisantis Electronics Singapore Pte Ltd. Semiconductor surround gate SRAM storage device
WO2009096000A1 (ja) * 2008-01-29 2009-08-06 Unisantis Electronics (Japan) Ltd. 半導体記憶装置
JP2011066109A (ja) * 2009-09-16 2011-03-31 Unisantis Electronics Japan Ltd 半導体記憶装置
US9251888B1 (en) 2014-09-15 2016-02-02 Taiwan Semiconductor Manufacturing Company, Ltd. SRAM cells with vertical gate-all-round MOSFETs
US10804148B2 (en) 2017-08-25 2020-10-13 International Business Machines Corporation Buried contact to provide reduced VFET feature-to-feature tolerance requirements
KR102440205B1 (ko) * 2022-02-22 2022-09-05 최태현 트렌치 구조를 갖는 씨모스 에스램 셀

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1989002655A1 (en) * 1987-09-14 1989-03-23 Motorola, Inc. Integrated circuit trench cell

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60140854A (ja) * 1983-12-28 1985-07-25 Hitachi Ltd 高抵抗素子
JPS60239052A (ja) * 1984-05-14 1985-11-27 Hitachi Ltd 半導体集積回路装置
JPS60261167A (ja) * 1984-06-08 1985-12-24 Hitachi Ltd 半導体集積回路装置
US4829017A (en) * 1986-09-25 1989-05-09 Texas Instruments Incorporated Method for lubricating a high capacity dram cell
US4914058A (en) * 1987-12-29 1990-04-03 Siliconix Incorporated Grooved DMOS process with varying gate dielectric thickness
US4920065A (en) * 1988-10-31 1990-04-24 International Business Machines Corporation Method of making ultra dense dram cells

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1989002655A1 (en) * 1987-09-14 1989-03-23 Motorola, Inc. Integrated circuit trench cell

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
IBM TDB Vol. 33, No. 9, Feb. 1991, S. 276-278 *
Patent Abstracts of Japan, E-710, 1989, Vol. 13, No. 44, JP 63-237561 (A) *
Patent Abstracts of Japan, E-917, 1990, Vol. 14, No. 187, JP 2-36564 (A) *

Also Published As

Publication number Publication date
US5376814A (en) 1994-12-27
JP3220813B2 (ja) 2001-10-22
TW209910B (de) 1993-07-21
JPH06151772A (ja) 1994-05-31
DE4215708A1 (de) 1992-11-19
KR920022532A (ko) 1992-12-19
US5330927A (en) 1994-07-19

Similar Documents

Publication Publication Date Title
DE4215708C2 (de) SRAM und Verfahren zu dessen Herstellung
DE3780840T2 (de) Einen rillenkondensator enthaltender dynamischer speicher mit wahlfreiem zugriff.
DE4443968B4 (de) Halbleiterspeicherzelle und Verfahren zum Herstellen derselben
EP0018501B1 (de) Verfahren zur Herstellung von hochverdichteten vertikalen FETs und eine daraus gebildete Matrixanordnung
DE3851649T2 (de) Aus einer Vielzahl von Eintransistorzellen bestehende dynamische Speichervorrichtung mit wahlfreiem Zugriff.
DE3788499T2 (de) Halbleiter-Grabenkondensator-Struktur.
DE3037431C2 (de)
DE69015135T2 (de) Verfahren zum Herstellen eines Kondensators für DRAM-Zelle.
DE3937502C2 (de) Isoliereinrichtung für eine integrierte Schaltung und Verfahren zu deren Herstellung
DE19928781C1 (de) DRAM-Zellenanordnung und Verfahren zu deren Herstellung
DE4332074C2 (de) Halbleiterspeichereinrichtung und Verfahren zu ihrer Herstellung
DE3787687T2 (de) Halbleiterspeicher.
DE3844388A1 (de) Dynamische direktzugriffspeichereinrichtung
DE3525418A1 (de) Halbleiterspeichereinrichtung und verfahren zu ihrer herstellung
DE3029125A1 (de) Halbleiterspeicher
DE19930748A1 (de) Verfahren zur Herstellung einer EEPROM-Speicherzelle mit einem Grabenkondensator
DE2502235A1 (de) Ladungskopplungs-halbleiteranordnung
DE2716691A1 (de) Feldeffekttransistor und verfahren zu dessen herstellung
EP1166350A1 (de) Verfahren zur herstellung einer dram-struktur mit vergrabenen bitleitungen oder grabenkondensatoren
DE3688694T2 (de) Rillenartiger Kondensator und DRAM-Speicherzelle.
DE10150503B4 (de) Halbleiterspeicherzelle mit Tiefgrabenkondensator und Verfahren zur Ausbildung einer Halbleiterspeicherzelle
EP0917203A2 (de) Gain Cell DRAM Struktur und Verfahren zu deren Herstellung
DE19954867C1 (de) DRAM-Zellenanordnung und Verfahren zu deren Herstellung
EP0317934A1 (de) Dreidimensionale 1-Transistorzellenanordnung für dynamische Halbleiterspeicher mit Grabenkondensator und Verfahren zu ihrer Herstellung
DE19843641A1 (de) Grabenkondensator mit Isolationskragen und entsprechendes Herstellungsverfahren

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
R071 Expiry of right