DE2236510B2 - Monolithisch integrierbare Speicherzelle - Google Patents
Monolithisch integrierbare SpeicherzelleInfo
- Publication number
- DE2236510B2 DE2236510B2 DE2236510A DE2236510A DE2236510B2 DE 2236510 B2 DE2236510 B2 DE 2236510B2 DE 2236510 A DE2236510 A DE 2236510A DE 2236510 A DE2236510 A DE 2236510A DE 2236510 B2 DE2236510 B2 DE 2236510B2
- Authority
- DE
- Germany
- Prior art keywords
- electrode
- memory
- memory cell
- layer
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 210000000352 storage cell Anatomy 0.000 title claims description 4
- 210000004027 cell Anatomy 0.000 claims description 39
- 239000000758 substrate Substances 0.000 claims description 29
- 239000004065 semiconductor Substances 0.000 claims description 22
- 239000002184 metal Substances 0.000 claims description 19
- 239000011159 matrix material Substances 0.000 claims description 14
- 229910052710 silicon Inorganic materials 0.000 claims description 11
- 239000010703 silicon Substances 0.000 claims description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 claims description 3
- 235000012239 silicon dioxide Nutrition 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims description 2
- 230000001939 inductive effect Effects 0.000 claims description 2
- 230000005669 field effect Effects 0.000 claims 9
- 238000011161 development Methods 0.000 claims 4
- 230000018109 developmental process Effects 0.000 claims 4
- 238000009413 insulation Methods 0.000 claims 4
- 101100346656 Drosophila melanogaster strat gene Proteins 0.000 claims 2
- 230000005684 electric field Effects 0.000 claims 2
- 238000006880 cross-coupling reaction Methods 0.000 claims 1
- 230000002950 deficient Effects 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 238000000034 method Methods 0.000 description 9
- 230000007547 defect Effects 0.000 description 7
- 238000005530 etching Methods 0.000 description 5
- 239000002019 doping agent Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 241000158147 Sator Species 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 108090000623 proteins and genes Proteins 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Non-Volatile Memory (AREA)
Description
3 4
Vorteile dieser Speicherzelle liegen insbesondere elemente sehr dicht gepackt angeordnet sind. Wie
darin, daß sie weniger als den Platzbedarf eines Feld- aus Fig. 2 a zu ersehen ist, bestehen die Wortleituneffekttransistors
aufweist und daß Schreiben und gen 18 aus Streifen von P+-dotiertem Silizium auf
Lesen lediglich durch eine Ladungsverschiebung er- der Oberfläche des Substrats 8. Die Gateelektrode 16
folgen. 5 ist jeweils eine seitliche Abzweigung der Wortleitung
Ausführungsbeispiele der Erfindung sind in den 18. In F i g. 2 b ist das mit einem Isolierbezug 17 aus
Zeichnungen dargestellt und werden anschließend Siliziumoxyd versehene Gate 16 im Schnitt zu sehen.
näher beschrieben. Es zeigt Die Bitleitungen 20 sind mit den Diffusionsbereichen
Fig. 1 schematisch die Schaltungs-Verbindungen 11 verbundene Metallstreifenleitungen. Die Konden-
der ladungsgekoppelten Speicherzellen in einer io satorleitung 24 ist eine Metallstreifenleitung, wobei
Speichermatrix, die Ladungsspeicherelektroden 14 durch quer verlau-
F i g. 2 a eine Draufsicht eines ersten Ausfüh- fende Abzweigungen der Leitung gebildet sind. Der
rungsbeispieles, Querschnitt der Anordnung ist in Fig. 2b gezeigt.
Fig. 2b eine geschnittene Seitenansicht entlang Besonders wichtig ist die relativ dünne Isolierschicht
der Linie 2 b der F i g. 2 a, 15 28 aus thermisch aufgewachsenem Siliziumoxyd und
Fig. 3 a eine Draufsicht eines zweiten Ausfüh- die darüberliegende Schicht 30 aus Siliziumnitrid, die
rungsbeispiels, ' · zwischen der Gateelektrode 16, der Ladungsspeicher-
Fig. 3b eine geschnittene Seitenansicht entlang elektrode 14 und dem Substrat 8 liegt. Der diffun-
der Linie 3 b der F i g. 3 a, dierte Bereich 11 der Bitleitung ist von der Konden-
F i g. 4 a eine geschnittene Seitenansicht einer ein- 20 satorleitung 24 durch eine Isolierschicht 70 isoliert,
zelnen Speicherzelle, In der Speicherzelle ist der geringe Abstand der
F i g. 4 b verschiedene, an diese Speicherzelle über Gateelektrode 16 von der Ladungsspeicherelektrode
die Wort-, Bit- und Leseleitungen angelegte Signale 14 deswegen wichtig, weil dadurch eine Potentialin
der Verarmungsbetriebsweise, sperre im Halbleiter zwischen diesen Elektroden ge-Fig.
5 a eine geschnittene Seitenansicht einer ein- 25 bildet wird. Mit konventionellen Ätzverfahren läßt
zelnen Speicherzelle in der Matrixschaltung, sich ein Abstand in der Größenordnung von
Fig. 5b verschiedene, an diese Speicherzelle über 50000 A unter der Annahme erreichen, daß die beidie
Wort- und Bit-, Speicher- und Leseleitungen an- den separaten Metallelektroden aus einer Metallgelegten
Signale in der Anreicherungsbetriebsweise, schicht hergestellt wurden. Bei dem vorgeschlagenen
Fig. 6 eine geschnittene Seitenansicht eines drit- 30 Verfahren mit der Verwendung einer Isolierschicht
ten Ausführungsbeispieles der Speicherzelle und zur Trennung ist der begrenzende Faktor nur die ef-Fig.
7 a bis7d Schnittansichten in verschiedenen fektive Dicke dieser Schicht, die in der Größenord-Herstellungsstufen
zur Erläuterung der Herstellung nung von 1000 A liegen kann.
der Speicherzelle. .In den Fig. 3 a und 3 b ist ein anderes Ausfüh-
Die in Fig. 1 schematisch dargestellte binäre 35 rungsbeispiel der Speichermatrix dargestellt. In die-Speichermatrix
enthält in einer 2 χ 2-Anordnung vier sem Ausführungsbeispiel sind die Bitleitungen 20
Speicherzellen 10, von denen jede aus einem Diffu- längliche Diffusionsbereiche hoher Leitfähigkeit. Die
sionsbereich 11 in einem Plättchen oder Halbleiter- Wortleitungen 18 sind Streifenleitungen aus Metall,
substrat 8, einer Stromführungselektrode 12 in Ohm- die mit den Gateelektroden 16 durch die Öffnung 19
schein Kontakt mit dem Diffusionsbereich 11, einer 40 in der Siliziumdioxydschicht 17 leitend verbunden
Ladungsspeicherelektrode 14 und einer Gateelek- sind. Die Kondensatorleitung 24 ist eine Schicht aus
trode 16 besteht. In diesem Ausführungsbeispiel sind leitendem Metall, ähnlich dem in Fig. 2a und 2b
nur vier Zellen dargestellt, da dies zur Erklärung gezeigten Ausführungsbeispiel. Die die Kondensatorausreicht. In der Praxis werden wesentlich größere leitung 24 und das Substrat scheidende Isolierschicht
Speicheranordnungen mit viel mehr Speicherzellen 45 70 ist wesentlich dicker als die Schicht unter der Gabenutzt.
Die Wortleitungen 18 sind mit den Wort- teelektrode 16 und der Ladungsspeicherelektrode 14,
Treibern 23 und die Bitleitungen 20 mit Bit-Treibern wie durch den über Kreuz schraffierten Bereich 15 in
und Leseverstärkern 21 verbunden. Zwischen den den F i g. 2 a und 3 a angezeigt wird.
Ladungsspeicherelektroden 14 und dem Halbleiter- Fig. 4a zeigt eine Speicherzelle 10, die in einer
substrat 8 wird von einer Spannungsquelle 22 über 5° Schaltung für den Verarmungsbetrieb vorgesehen ist.
die Leitungen 24 und 26 eine Spannung angelegt. Wenn eine negative Gleichspannung von der Span-
Das Substrat 8 besteht aus einem monokristallinen nungsquelle 22 an die Speicherelektrode 14 und das
Halbleiter, beispielsweise Silizium, der mit N-leiten- Substrat 8 der Speicherzelle 10 angelegt wird, werden
den Fremdatomen dotiert ist und enthält darin einen Defektelektronen, d.h. positive, bewegliche Ladun-Diffusionsbereich
11 mit P-Leitfähigkeit. Der Halb- 55 gen, an die Trennfläche zwischen Oxyd und Substrat
leiter kann selbstverständlich auch vom entgegenge- herangezogen und bilden dort eine Inversionsschicht,
setzten Leitfähigkeitstyp sein, wenn die angelegten Diese Schicht liegt unter der Ladungsspeicherelek-Spannungen
entsprechend umgepolt werden, so daß trode 14. Wenn ein negativer Spannungsimpuls an
N-leitende oder P-leitende Halbleitersubstrate in der die Gateelektrode 16 gelegt wird, wird eine unter der
Speichermatrix verwendet werden können. N-lei- 60 Gateelektrode liegende Inversionsschicht gebildet,
tende Substrate werden bevorzugt, weil normaler- Diese Inversionsschicht bildet einen leitenden Kanal
weise an der Oberfläche von P-leitenden Substraten zwischen der Inversionsschicht unter der Ladungseine
Inversionsschicht anzutreffen ist. Durch die speicherelektrode 14 und dem P+-Diffusionsbereich
Wahl einer geeigneten Oberflächenisolierschicht und 11, der zur Stromzuführungselektrode 12 gehört,
mit entsprechenden Passivierungsverfahren kann je- 65 Wenn ein negativer Spannungsimpuls an die Bitleidoch
diese Inversionsschicht beseitigt werden. tungen und die Elektrode 12 angelegt wird, kann die
In den Fig. 2a und 2b ist ein Ausführungsbei- Inversionsschicht unter der Elektrode 14 durch den
spiel der Speichermatrix gezeigt, in welchem die Bau- leitenden Kanal unter der Gateelektrode 16 an La-
düngen verarmt werden. Wenn dadurch einige De- Inversionsschicht noch eine Injektion in die Inverfektelektronen
abgezogen werden, wird die Inver- sionsschicht auf. Über dem Widerstand 12 r tritt entsionsschicht
unter der Ladungsspeicherelektrode 14 sprechend der Darstellung in Fig. 4b beim Lesen
auf eine negative Spannung aufgeladen. Grundsatz- oder Schreiben einer Null kein Spannungsabfall auf.
lieh kann so mit dem Fehlen oder dem Anlegen einer 5 Für den Anreicherungsbetrieb wird die Speichernegativen
Spannung unter der Elektrode 14 binäre zelle entsprechend der Darstellung in Fig. 5a geInformation
gespeichert werden. Die Ladung der ne- schaltet. Die Lese- und Schreiboperationen sind in
gativ geladenen Schicht zerfällt zwar mit der Zeit, sie F i g. 5 b dargestellt. Zum Schreiben einer Eins wird
existiert jedoch in einer für den Betrieb ausreichen- ein langer negativer Impuls 50 an die Speicherleitung
den Zeitspanne. In der Praxis müssen die Ladungen io 14 s angelegt, um unter der Metallelektrode 14 einen
in der Speichermatrix mit bekannten Verfahren re- Verarmungsbereich zu erzeugen. Ein negativer Spangelmäßig
erneuert werden. nungsimpuls wird ebenfalls an die mit der Gateelek-
Der Querschnitt in F i g. 4 a zeigt die Anordnung trode 16 verbundene Wortleitung angelegt, um einen
der Speicherzelle in einer Matrix. Für den Verar- leitenden Kanal unter dieser zu erzeugen, während
mungsbetrieb wird eine negative Gleichspannung von 15 gleichzeitig ein positiver Spannungsimpuls 54 an die
der Spannungsquelle 22 zwischen der Metallelek- Bitleitung 12 b angelegt wird. Da der Verarmungsbetrode
14 und dem Substrat 8 angelegt, um Defekt- reich unter der Metellelektrode 14 an einer negativen
elektroden, d. h. positive, bewegliche Ladungsträger, Spannung und der P+-Diffusionsbereich auf Nullan
die Trennfläche zwischen Oxyd und Substrat zur Potential liegt, werden Defektelektronen vom Dif-Bildung
einer Inversionsschicht anzuziehen. Wenn 20 fusionsbereich 11 in den Verarmungsbereich unter
ein negativer Impuls an die Gateelektrode 16 ange- der Metallelektrode 14 durch den leitenden Kanal inlegt
wird, wird ein leitender Kanal gebildet, der den jiziert, bis eine Inversionsschicht von ungefähr glei-Bereich
unter der Ladungsspeicherelektrode 14 und eher Spannung wie diejenige der Bitleitung erreicht
den Diffusionsbereich 11 miteinander verbindet. wird. Ein an die Leitung 12 s angeschlossener Le-Wenn
an den Diffusionsbereich 11 über die Bitlei- 25 severstärker fühlt einen negativen Impuls 56 über
tung 12 b ein negativer Impuls angelegt wird, werden dem Widerstand 12 r ab.
Defektelektronen aus der Inversionsschicht, die Zum Lesen einer unter der Elektrode 14 gespei-
durch die Spannungsquelle 22 unter der Elektrode cherten Eins wird ein negativer Impuls 52 an die
14 geschaffen wurde, durch den leitenden Kanal un- Wortleitung zur Gateelektrode 16 angelegt, um einen
ter der Elektrode 16 abgezogen. Wenn der Span- 30 leitenden Kanal vom Diffusionsbereich 11 zur Inver-
nungsimpuls von der Elektrode 16 genommen wird, sionsschicht unter der Metallelektrode 14 zu induzie-
wird die negative Ladung bzw. die Verarmung von ren, und der negative Spannungsimpuls 50 an der
Defektelektronen unter der Elektrode 14 erhalten. Speicherleitung 14 s wird gleichzeitig beendet. Da die
Das Verfahren für den Verarmungsbetrieb wird an Bitleitung negativ ist und die Inversionsschicht auf
Hand der Fig. 4b erläutert. Um eine Eins zu schrei- 35 Null-Potential liegt, werden Defektelektronen in der
ben, d. h. eine negative Ladung unter der Elektrode Inversionsschicht verarmt, bis die Inversionsschicht
14 einzuführen, werden negative Impulse 41 und 42 und die Bitleitung ungefähr auf gleicher Spannung
gleichzeitig an die mit der Gateelektrode verbundene liegen. Der Impuls 58 am Abfrageanschluß 12 s kann
Wortleitung bzw. die mit dem Diffusionsbereich 11 abgefühlt werden. Zum Schreiben einer Null wird ein
verbundene Bitleitung 12 b angelegt. Geeignete Le- 40 negativer Impuls 50 an die Speicherleitung angelegt,
severstärker fühlen am Anschluß 12 s einen positiven um einen Verarmungsbereich zu induzieren, und ein
Impuls ab. Dieser Impuls 40 tritt zu Beginn der negativer Spannungsimpuls 52 wird gleichzeitig an die
Wort- und Bitimpulse 41 und 42 auf. Am Ende der Wortleitung und Gateelektrode 16 angelegt. Da die
Impulse erscheint ein kleiner Impuls 43 infolge der Bitleitung negativ ist und keine Defektelektronen im
kapazitiven Kopplung der Speicherzelle. Um die 45 Verarmungsbereich unter der Metallelektrode 14 vorSpeicherzelle
auszulesen, wird ein negativer Span- handen sind, werden keine positiven Ladungen aus
nungsimpuls 41 an die Wortleitung angelegt, um dem Verarmungsbereich unter der Metallelektrode
einen leitenden Kanal von dem P+-Diffusionsbe- abgezogen. Nur kleine Impulse 60, die von der kapareich
zur Inversionsschicht unter der Metallelektrode zitiven Kopplung in der Speicherzelle herrühren,
14 zu induzieren. Da bei Speicherung einer Eins der 50 werden am Anschluß 12 s abgefühlt. Zum Lesen
P+-Diffusionsbereich auf Erdpotential und die In- einer Null wird eine negative Spannung 52 an die
Versionsschicht auf einer negativen Spannung stehen, Wortleitung angelegt und gleichzeitig die negative
werden Defektelektronen von den P+-Diffusionsbe- Spannung an der Speicherleitung abgeschaltet. Wiereich
11 in die Inversionsschicht unter der Elektrode derum werden keine Defektelektronen beim Lesen
14 injiziert, bis die Spannung an der Inversions- 55 einer Null abgezogen. Somit tritt beim Lesen und
schicht ungefähr Erdpotential erreicht hat. Der Span- Schreiben einer Null entsprechend der Darstellung in
nungsabfall über dem Widerstand 12r wird durch Fig. 5b kein Spannungsabfall auf.
den Kondensator 12c abgefühlt und ist in der Figur Fig. 6 zeigt ein anderes Ausführungsbeispiel der
als negativer Impuls 46 dargestellt. Um eine Null zu Speicherzelle. Der Aufbau ist grundsätzlich derselbe
lesen oder zu schreiben, wird ein negativer Impuls 41 60 wie bei den oben beschriebenen Ausführungsbeispiean
die Wortleitung angelegt, um einen leitenden Ka- len, hier ist jedoch die Gateelektrode aus Metall und
nal vom Diffusionsbereich 11 zur Inversionsschicht die Speicherelektrode aus einer Schicht von dotierunter
der Metallelektrode 14 zu induzieren. Der tem Silicium hergestellt. Die Arbeitsweise ist die-P+-Diffusionsbereich
11 und die Inversionsschicht selbe, wie sie oben beschrieben wurde,
unter der Elektrode 14 liegen beim Speichern einer 65 An Hand der Fig. 7a bis 7d wird ein Herstel-NuIl
ungefähr auf gleicher Spannung. Da an die Bit- lungsverfahren für eine der beschriebenen Speicherleitung
kein negativer Impuls angelegt wird, tritt we- zellen erläutert. Entsprechend der Fig. 7 a wird eine
der eine Verarmung von Defektelektronen aus der relativ dicke Schicht 70 aus SiO2 auf einem monokri-
stallinen Halbleitersubstrat 8 aufgewachsen, welches eine folgende Ätzung die Siliciumschicht 76 nur im
schwach N-leitend dotiert ist. Die Konzentration des Gatebereich 16 erhalten bleibt (siehe Fig. 7 c). Für
Dotierungsmittels liegt vorzugsweise zwischen 1013 die Schicht 78 kann SiO2, ein Photolackmaterial oder
und 1017 Atomen/ccm. Das Halbleitersubstrat 8 jedes andere geeignete Maskenmaterial verwendet
kann aus jedem geeigneten Material bestehen und die i werden. Nach dem Ätzen bleibt nur der polykristal-Schicht
70 aus einem anderen durch ein geeignetes line Bereich 16 zurück, der schließlich die Gateelek-Verfahren
darauf niedergeschlagenen Isoliermaterial. trode bildet. Die Siliciumnitridschicht 30 und die
Eine Öffnung 72 wird in der Schicht 70 mit konven- darunterliegende Schicht 28 aus SiO2 werden dann in
tionellen photolithographischen und Ätzverfahrens- dem Bereich der stromführenden Elektrode entfernt
schritten hergestellt. Die Öffnung 72 ist groß genug, io und lassen nach Darstellung in Fig. 7d die Öffnung
um die ganze Zellenstruktur aufzunehmen. In der 80 zurück. Das Substrat wird dann einem geeigneten
Praxis hat die Öffnung 72 die Form eines Langlo- P-Leitung hervorrufenden Dotierungsmittel ausgeches,
dessen Größe ausreicht, um eine Reihe von setzt, wobei der Diffusionsbereich 11 gebildet wird
Speicherzellen ähnlich der in Fig. 2 gezeigten An- und die polykristalline Siliciumschicht 16 mit einem
Ordnung aufzunehmen. 15 Dotierungsmittel dotiert wird. Das überschüssige SiIi-Auf
der Oberfläche des Halbleiters 8 in der Öff- zium kann vor oder nach der Diffusion entfernt wernung
72 wird dann eine dünne Oxydschicht 28 auf- den. Bei Entfernung nach der Diffusion erzeugt der
gewachsen oder niedergeschlagen durch thermische erste Ätzschritt nur ein Difiusionsfenster. Durch Weg-Oxydation
des Substrates. Die Dicke der Schicht 28 ätzen nach der Diffusion wird der Rest der Siliciumbeträgt
zwischen 200 und 2000 A. Eine Siliziumni- ao schicht entfernt und nur die Elektrode entsprechend
tridschicht 30 wird dann auf der Oberfläche des der Anordnung nach dem in den Fig. 2, 3 oder6
Plättchens über der Schicht 70 und 28 gemäß der gezeigten und gewünschten Ausführungsbeispiel
Darstellung in F i g. 6 b niedergeschlagen. Die Silizi- übriggelassen. Über der polykristallinen Siliziumumnitridschicht
kann auf gebräuchliche Weise pyro- schicht 16 wird dann thermisch eine Oxydschicht
lithisch gebildet werden, z. B. durch Einführung von 25 aufgewachsen und das Oxyd im Kontaktloch über
SiH4 und NH3 in eine Kammer und Überströmen des dem Bereich 11 entfernt. Eine Metallschicht wird
erhitzten Substrates. Die Dicke der Schicht 30 be- dann auf der Oberfläche der Speicherzelle, beispielsträgt
200 bis 1000 A. An Stelle von Siliziumnitrid weise durch Aufdampfen, niedergeschlagen und die
können auch andere geeignete Isoliermaterialien ver- verschiedenen Anschlüsse und Metallmuster durch
wendet werden, wie Al2O3, TiO2 und Phosphorsili- 30 Entfernen überschüssigen Materials ausgebildet,
katglas. Eine relativ dicke Schicht 76 aus polykristal- Schaltungen für Wort-Treiber, Bit-Treiber und Lelinem Silizium wird dann über der Schicht 30 nach severstärker können auf demselben Substrat in eini-Darstellung in Fig. 7b niedergeschlagen. Dieser gen oder allen der oben beschriebenen Prozeßschritte Niederschlag kann auf bekannte Weise dadurch er- gleichfalls mit hergestellt werden. Diese Funktionen folgen, daß man z.B. SiH4 über das erhitzte Substrat 35 können jedoch auch durch separate Bauteile überströmen läßt. Da die darunterliegende Schicht 30 nommen werden, die mit der Speichermatrix in geamorph ist, ist die resultierende Siliziumschicht 76 eigneter Weise verbunden werden können. Die ganze polykristallin. Auf der Schicht 76 wird durch übliche Speichermatrix wird vorzugsweise mit einer Schicht Photolithographie eine Maskenschicht 78 niederge- aus einem geeigneten Isoliermaterial überzogen und schlagen und liefert eine Maske, mit welcher durch 40 fertig montiert.
katglas. Eine relativ dicke Schicht 76 aus polykristal- Schaltungen für Wort-Treiber, Bit-Treiber und Lelinem Silizium wird dann über der Schicht 30 nach severstärker können auf demselben Substrat in eini-Darstellung in Fig. 7b niedergeschlagen. Dieser gen oder allen der oben beschriebenen Prozeßschritte Niederschlag kann auf bekannte Weise dadurch er- gleichfalls mit hergestellt werden. Diese Funktionen folgen, daß man z.B. SiH4 über das erhitzte Substrat 35 können jedoch auch durch separate Bauteile überströmen läßt. Da die darunterliegende Schicht 30 nommen werden, die mit der Speichermatrix in geamorph ist, ist die resultierende Siliziumschicht 76 eigneter Weise verbunden werden können. Die ganze polykristallin. Auf der Schicht 76 wird durch übliche Speichermatrix wird vorzugsweise mit einer Schicht Photolithographie eine Maskenschicht 78 niederge- aus einem geeigneten Isoliermaterial überzogen und schlagen und liefert eine Maske, mit welcher durch 40 fertig montiert.
Hierzu 2 Blatt Zeichnungen
Claims (7)
1. Monolithisch in einer Speichermatrix inte- ter Schaltung miteinander verbundenen Halbleitergrierbare
Speicherzelle, bestehend aus einem la- 5 bauelementen. Dadurch ist ein relativ komplexer
dungsspeichernden Element, das einen in ein Herstellungsprozeß erforderlich, der zwangsläufig zu
Halbleitersubstrat eines ersten Leitfähigkeitstyps Ausfällen infolge möglicherweise defekter Schalteingebrachten,
mit einer Stromzuführungselek- kreise führt. Auch erfordert jede Speicherzelle einen
trode versehenen Halbleiterbereich des entgegen- beträchtlichen Platz auf der Halbleitermatrix. Eine
gesetzten zweiten Leitfähigkeitstyps und eine an io der letzten Entwicklungen ist die Verwendung von
diesen Halbleiterbereich angrenzende, isoliert auf Feldeffekttransistoren in Speicherschaltungen,
das Substrat aufgebrachte Gateelektrode auf- Neben den bekannten, in Kreuzkopplung zu einem
weist, dadurch gekennzeichnet, daß Flipflop verbundene Feldeffekttransistoren enthalan
die Gateelektrode (16) angrenzend auf das tenden Speicherzellen ist auch bereits eine Speicher-Substrat
(8) eine Ladungsspeicherelektrode (14) 15 zelle mit nur einem Feldeffekttransistor bekannt, woisoliert
aufgebracht ist, über die ein in das Sub- bei aber eine zusätzliche Diode mit dem Gate verstrat
(8) einwirkendes elektrisches Feld erzeugt bunden ist. Über diese Diode ist die Gatekapazität
wird, und daß über die Gateelektrode (16) zwi- ladbar. In Abhängigkeit vom Ladungszustand der
sehen der Ladungsspeicherelektrode (14) und Gatekapazität ist der Feldeffekttransistor leitend
dem Halbleiterbereich (11) ein Stromkanal indu- 20 oder nichtleitend, was zur Kennzeichnung einer binäzierbarist.
ren Information dienen kann. Auch diese Speicher-
2. Speicherzelle nach Anspruch 1, dadurch ge- zelle weist also noch den Platzbedarf für zwei Halbkennzeichnet,
daß die von dem Halbleitersubstrat leiterbauelemente auf. Weiterhin sind lediglich aus
(8) durch eine Isolationsschicht getrennte Gate- einem Feldeffekttransistor bestehende Speicherzellen
elektrode (16) aus dotiertem polykristallinem SiIi- 25 bekannt, bei denen die Gateelektrode über einer Iazium
besteht. dungsspeichernden Gateisolation angeordnet ist. Ab-
3. Speicherzelle nach Anspruch 2, dadurch ge- hängig vom Ladungszustand des Gates weist der
kennzeichnet, daß die Gateelektrode mit einer Si- Transistor zwei Schwellwerte auf, die über den Leitliziumdioxydschicht
abgedeckt ist. zustand des Transistors zur Kennzeichnung einer bi-
4. Speicherzelle nach Anspruch 2, dadurch ge- 30 nären Information herangezogen werden. Als relativ
kennzeichnet, daß sich die Isolationsschicht aus ungünstig erweist es sich hierbei, daß die Festlegung
einer ersten Schicht (28) aus Siliziumdioxyd und der zu speichernden binären Information über die
aus einer zweiten Schicht (30) aus Siliziumnitrid Beeinflussung des Schwellwertes des Feldeffekttransizusammensetzt.
stors erfolgen muß und daß beim Lesen einer der
5. Speicherzelle nach Anspruch 1, dadurch ge- 35 beiden Binärinformationen ein Durchschalten des
kennzeichnet, daß die von dem Halbleitersubstrat Feldeffekttransistors stattfindet.
durch eine Isolationsschicht getrennte Ladungs- Schließlich sind auch Speicherzellen bekannt, die
speicherelektrode (14) aus Metall besteht. lediglich aus einem Feldeffekttransistor und einer
6. Speicherzelle nach den Ansprüchen 1, 3 dazu in Serie geschalteten Kapazität bestehen. Der
und 4, dadurch gekennzeichnet, daß die Gate- 40 Ladezustand der Kapazität kennzeichnet die gespeielektrode
aus Metall und die Ladungsspeicher- cherte binäre Information. Die Auf- und Entladung
elektrode aus stark dotiertem Silizium besteht der Kapazität erfolgt über den Feldeffekttransistor.
(Fig. 6). Zwar muß bei dieser Speicherzelle beim Lesen der
7. Speicherzelle nach den Ansprüchen lt und 2, einen binären Information lediglich eine Kapazität
dadurch gekennzeichnet, daß das Halbleitersaib- 45 umgeladen werden, sie erfordert aber wiederum den
strat (8) vom iV-Leitfähigkeitstyp ist. Platzbedarf zweier Bauelemente.
Es ist die der Erfindung zugrunde liegende Aufgabe, eine Speicherzelle mit nur einem Element anzugeben,
dessen Platzbedarf gegenüber den bekann-50 ten vergleichbaren Speicherzellen mit nur einem Element
weiter verringert ist und bei der gleichzeitig der Leistungsaufwand für Schreiben und Lesen außeror-Die
Erfindung betrifft eine monolithisch in einer dentlich gering ist.
Speichermatrix integrierbare Speicherzelle, bestehend Gemäß der Erfindung wird diese Aufgabe für eine
aus einem ladungsspeichernden Element, das einen 55 Speicherzelle, bestehend aus einem ladungsin
ein Halbleitersubstrat eines ersten Leitfähigkeits- speichernden Element, das einen in ein Halbleitertyps
eingebrachten, mit einer Stromzuführungselek- substrat eines ersten Leitfähigkeitstyps eingebrachtrode
versehenen Halbleiterbereich des entgegenge- ten, mit einer Stromzuführungselektrode versehenen
setzten zweiten Leitfähigkeitstyps und eine an diesen Halbleiterbereich des entgegengesetzten zweiten Leit-Halbleiterbereich
angrenzende, isoliert auf das Sub- 60 fähigkeitstyps und eine an diesen Halbleiterbereich
strat aufgebrachte Gateelektrode aufweist. angrenzende, isoliert auf das Substrat aufgebrachte
Bei der Entwicklung neuer Datenverarbeitungsan- Gateelektrode aufweist, dadurch gelöst, daß an die
lagen konzentriert sich die Suche nach Verbesserun- Gateelektrode angrenzend auf das Substrat eine Lagen
immer mehr auf die Entwicklung kompakter, bil- dungsspeicherelektrode isoliert aufgebracht ist, über
liger Informationsspeichereinrichtungen mit großer 65 die ein in das Substrat einwirkendes elektrisches Feld
Speicherkapazität. Eine neuere Entwicklung ist z.B. erzeugt wird, und daß über die Gateelektrode zwidie
Speichermatrix aus monolithischen integrierten sehen der Ladungsspeicherelektrode und dem HaIb-Schaltungen,
die eine hohe Speicherdichte bei verrin- leiterbereich ein Stromkanal induzierbar ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US16996171A | 1971-08-09 | 1971-08-09 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2236510A1 DE2236510A1 (de) | 1973-03-08 |
DE2236510B2 true DE2236510B2 (de) | 1974-05-22 |
DE2236510C3 DE2236510C3 (de) | 1975-01-23 |
Family
ID=22617925
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2236510A Expired DE2236510C3 (de) | 1971-08-09 | 1972-07-26 | Monolithisch integrierbare Speicherzelle |
Country Status (10)
Country | Link |
---|---|
JP (1) | JPS5314351B2 (de) |
AR (1) | AR200242A1 (de) |
BR (2) | BR7205403D0 (de) |
CH (1) | CH534939A (de) |
DE (1) | DE2236510C3 (de) |
FR (1) | FR2148581B1 (de) |
GB (1) | GB1374009A (de) |
IT (1) | IT963412B (de) |
NL (1) | NL7209890A (de) |
SE (1) | SE384756B (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2441385A1 (de) * | 1974-08-29 | 1976-03-11 | Siemens Ag | Ein-transistor-speicherelement |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
ES404184A1 (es) * | 1971-07-06 | 1975-06-01 | Ibm | Una disposicion de celula de memoria de acceso casual para calculadoras digitales. |
JPS51147226A (en) * | 1975-06-13 | 1976-12-17 | Nec Corp | Semiconductor memory device |
JPS5811103B2 (ja) * | 1975-11-07 | 1983-03-01 | 株式会社日立製作所 | ハンドウタイメモリ |
JPS5853512B2 (ja) * | 1976-02-13 | 1983-11-29 | 株式会社東芝 | 半導体記憶装置の製造方法 |
GB1562650A (en) * | 1976-11-18 | 1980-03-12 | Fairchild Camera Instr Co | Memory cell for storing charge |
EP0003413A3 (de) * | 1978-01-19 | 1979-08-22 | Sperry Corporation | Massnahmen zur Verbesserung eines Halbleiterspeichers |
DE2912858A1 (de) * | 1979-03-30 | 1980-10-09 | Siemens Ag | Niederohmige leitung |
JPH0782753B2 (ja) * | 1984-08-31 | 1995-09-06 | 三菱電機株式会社 | ダイナミックメモリ装置 |
-
1972
- 1972-06-23 GB GB2941972A patent/GB1374009A/en not_active Expired
- 1972-07-06 SE SE7208905A patent/SE384756B/xx unknown
- 1972-07-14 JP JP7008672A patent/JPS5314351B2/ja not_active Expired
- 1972-07-18 NL NL7209890A patent/NL7209890A/xx unknown
- 1972-07-26 FR FR7228829A patent/FR2148581B1/fr not_active Expired
- 1972-07-26 DE DE2236510A patent/DE2236510C3/de not_active Expired
- 1972-07-27 IT IT27478/72A patent/IT963412B/it active
- 1972-07-28 CH CH1133272A patent/CH534939A/de not_active IP Right Cessation
- 1972-08-09 BR BR5403/72A patent/BR7205403D0/pt unknown
- 1972-08-09 BR BR5394/72A patent/BR7205394D0/pt unknown
- 1972-08-21 AR AR243646A patent/AR200242A1/es active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2441385A1 (de) * | 1974-08-29 | 1976-03-11 | Siemens Ag | Ein-transistor-speicherelement |
Also Published As
Publication number | Publication date |
---|---|
DE2236510A1 (de) | 1973-03-08 |
NL7209890A (de) | 1973-02-13 |
IT963412B (it) | 1974-01-10 |
BR7205394D0 (pt) | 1973-06-07 |
AR200242A1 (es) | 1974-10-31 |
CH534939A (de) | 1973-03-15 |
BR7205403D0 (pt) | 1973-06-07 |
FR2148581A1 (de) | 1973-03-23 |
JPS5314351B2 (de) | 1978-05-17 |
SE384756B (sv) | 1976-05-17 |
JPS4826437A (de) | 1973-04-07 |
DE2236510C3 (de) | 1975-01-23 |
FR2148581B1 (de) | 1980-03-21 |
GB1374009A (en) | 1974-11-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2235801C3 (de) | Monolithischer Festwertspeicher und Verfahren zur Herstellung | |
DE2705503C3 (de) | Halbleiterspeicheranordnung | |
DE1514374B1 (de) | Feldeffekttransistor mit isolierter Steuerelektrode | |
DE4203565C2 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung | |
EP1145319B1 (de) | Integrierte schaltungsanordnung und verfahren zu deren herstellung | |
DE3543937C2 (de) | ||
DE3140268A1 (de) | Halbleiteranordnung mit mindestens einem feldeffekttransistor und verfahren zu ihrer herstellung | |
DE2236510B2 (de) | Monolithisch integrierbare Speicherzelle | |
DE3109074A1 (de) | Halbleitervorrichtung und verfahren zu ihrer herstellung | |
DE2363089A1 (de) | Speicherzelle mit feldeffekttransistoren | |
DE2748222A1 (de) | Kondensatorspeicheranordnung | |
DE2926417A1 (de) | Dynamische halbleiterspeicherzelle und verfahren zu ihrer herstellung | |
DE1930606A1 (de) | Halbleiterbauelement mit einem Feldeffekttransistor mit isolierter Torelektrode und Schaltungsanordnung mit einem solchen Halbleiterbauelement | |
DE2800363C2 (de) | Halbleiteranordnung und Verfahren zu deren Herstellung | |
DE2253614A1 (de) | Halbleiterschieberegister | |
DE2818525A1 (de) | Verfahren zum herstellen einer integrierten halbleiterschaltung | |
DE2738049A1 (de) | Integrierte halbleiterschaltungsanordnung | |
DE3425072A1 (de) | Speicherzelle mit einem halbleitersubstrat | |
DE2212196A1 (de) | Kondensator für monolithische Halbleiterschaltungen | |
DE2657511A1 (de) | Monolithisch integrierbare speicherzelle | |
DE4140173A1 (de) | Dram und verfahren zu dessen herstellung | |
DE2133977C3 (de) | Halbleiterbauelement | |
DE69116022T2 (de) | Verfahren zur Herstellung eines EPROM-Speichers mit unterschiedlichen Source- und Drain-Strukturen | |
DE2223341C3 (de) | Speicherelement und daraus aufgebaute dynamische Randomspeicher | |
DE2128014B2 (de) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
E77 | Valid patent as to the heymanns-index 1977 | ||
8339 | Ceased/non-payment of the annual fee |