DE2818525A1

DE2818525A1 - Verfahren zum herstellen einer integrierten halbleiterschaltung

Info

Publication number: DE2818525A1
Application number: DE19782818525
Authority: DE
Inventors: Madhukar Laxman Joshi; Paul Franz-Josef Landler; Ronald Silverman
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1977-05-02
Filing date: 1978-04-27
Publication date: 1978-11-09
Also published as: JPS53136494A; IT7822794A0; FR2390007B1; IT1112624B; JPS5856267B2; SE7804921L; NL7804517A; US4123300A; GB1600048A; FR2390007A1

Description

_β c _

Anmelderin: International Business Machines

Corporation, Armonk, N.Y. 10504

oe/bm
Verfahren zum Herstellen einer integrierten Halbleiterschaltung

Die Erfindung betrifft ein Verfahren zum Herstellen einer integrierten Halbleiterschaltung mit von dem Halbleitersubstrat und voneinander isolierten Elektroden aus einem leitfähigen Material.

Integrierte Schaltungen, insbesondere solche, welche Feldeffekttransistoren enthalten, welche in einem Halbleitersubstrat gebildet worden sind, haben sehr hohe Dichten von aktiven und passiven Elementen erreicht. Um diese hohen Dichten zu erreichen, sind verschiedene Techniken und Verfahren entwickelt worden, um die Größe jeder Schaltung zu reduzieren und um die Bereiche, welche für die Isolation innerhalb des Substrats zwischen den Schaltungen benötigt werden, zu verkleinern. Darüber hinaus sind in dem Bestreben, die Dichte der integrierten Schaltungen, beispielsweise von Speichern, weiter zu erhöhen, sehr einfache Schaltungen entwickelt worden, welche sehr kleine Oberflächenbereiche des Halbleitersubstrats beanspruchen. Eine der einfachsten Schaltungen zur Erzeugung einer Speicherzelle ist in dem US-Patent 3 387 287 beschrieben. In dieser Zelle wird ein einziger Feldeffekttransistor als Schalter zum Ankoppeln eines Kondensators an eine Bit/ Leseleitung verwendet. In den US-Patenten 3 811 076 und 3 841 926 ist eine Ein-Element-Feldeffekttransistor-Speicherzelle vom selben Typ, wie er in dem zuerstgenannten US-Patent beschrieben worden ist, offenbart, in welcher zur Verbesserung der Zellendichte eine Schicht aus polykristallinem Silicium als Feldabschirmung und als Elektrode für einen Speicherkondensator benutzt wird. In den US-Patenten 3 811 076 und 3 841 926 wird zur weiteren Verbesserung der Packungsdichte der Zellen eine zweifache Isolierschicht

BU 976 004 809846/0046

aus Siliciumnitrid und Siliciumdioxid und eine leitfähige Schicht aus Polysilicium in den Zellen benutzt.

Im US-Patent 3 771 147 ist eine Ein-Element-FET-Speicherzelle offenbart, in der eine erste Metallschicht aus Wolfram dazu benutzt wird, um ein selbstausgerichtetes (self-aligned) Gate zu erzeugen, und eine metallische Schicht, welche auf einem Bezugspotential gehalten wird, dient als Elektrode für den Speicherkondensator.

Im US-Patent 3 648 125 ist ein Verfahren zur Herstellung von integrierten Schaltungen offenbart, welches die Bildung von elektrisch isolierenden Taschen einschließt, welche aus einem Gitter von oxydiertem Silicium, welches sich in das Siliciummaterial hineinerstreckt, bestehen und in der Zeitschrift Electronics, vom 11. September 1972, Seite 31, wird angeregt, Oxidisolationstechniken bei der Herstellung von EinTransistor-Speicherzellen anzuwenden.

Elektrische Isoliertechniken, in welchen ein Gitter aus Polysilicium dazu benutzt wird, um einkristalline Siliciuminseln zu erzeugen, ist im US-Patent 3 736 193 offenbart.

Feldeffekttransistoren, welche ein aus Silicium bestehendes Gate und eine aus Nitrid und Oxid bestehende Gate-Isolation aufweisen, werden im US-Patent 3 699 646 und in der Zeitschrift Electronics vom 2. August 1971, auf der Seite 74 vorgeschlagen.

Im IBM Technical Disclosure Bulletin, Bd. 18, Nr. 1, Juni 1975, Seiten 68 und 69, ist eine Speichermatrix beschrieben, welche eine hohe Packungsdichte der Wortleitungen aufweist, was dadurch erreicht wird, daß voneinander getrennte Polysiliciumleitungen benutzt werden, welche oxydiert sind, und zwischen

BU 976 004

diesen Leitungen Aluminiumstreifen aufgebracht sind, welche von den Polysiliciumleitungen isoliert sind.

Das US-Patent 3 849 136 beschreibt ein Abhebe- (lift-off) Verfahren, bei dem Photolack dazu benutzt wird, um einen dünnen Film in kontrollierter Weise selektiv auf einem Substrat niederzuschlagen. In der Deutschen Offenlegungsschrift 26 42 303 ist eine dicht gepackte Speichermatrix offenbart, in welcher eine aus Nitrid und Oxid bestehende doppelschichtige Gate-Isolation und zwei Schichten aus dotiertem polykristallinem Silicium, welche nur durch eine Oxidschicht voneinander getrennt sind, benutzt werden.

Im IBM-Technical Disclosure Bulletin, Bd. 18, Nr. 6, Nov. 1975, Seiten 1766 und 1767, ist die Herstellung einer Ein-Element-Speicherzelle, welche einen Speicherkondensator in Serie mit einem Feldeffekttransistor enthält, beschrieben, wobei auf einer isolierenden, auf dem Halbleitersubstrat aufliegenden Schicht zunächst aus Polysilicium auf photolithographischem Weg die obere Kondensatorelektrode und dann aus Platin mittels eines Abhebe-(lift-off)-Verfahrensschritts unter Verwendung der beim vorangegangenen photolithographischen Schritt stehengebliebenen Photolackschicht die Gate-Elektrode erzeugt und anschließend die Kondensatorelektrode oxydiert wird.

Unter Anwendung der Verfahren gemäß dem obengenannten Stand der Technik, hat die Halbleiterindustrie integrierte Halbleiterschaltungen erzeugt, welche tausende von Zellen auf kleinen Halbleitersubstraten oder Chips, welche im allgemeinen aus Silicium bestehen, enthalten. Es ist jedoch bei diesen Verfahren so, daß Verbesserungen des Herstellungsprozesses oft mit der Verschlechterung einzelner wesentlicher Eigenschaften (beispielsweise der Planarität) des fertigen Produktes erkauft werden müssen, bzw. umgekehrt, daß eine Verbesserung des Produkts nur erreicht werden kann, indem der Prozeß komplizierter

BU 976 004 _Ä , _{Ä A} > * , _{Λ Ä} j «

gemacht wird. Hinzu kommt, daß ganz allgemein es mit zunehmender Packungsdichte der Schaltungen immer schwieriger wird, die geforderten hohen Zuverlässigkextsstandards beim Betrieb dieser Schaltungen zu halten.

Es ist die Aufgabe der Erfindung, ein einfaches, in einer fabrikmäßigen Fertigung einsetzbares Verfahren zum Herstellen sehr dicht gepackter und zuverlässig arbeitender integrierter Schaltungen mit vom Halbleitersubstrat und voneinander isolierten Elektroden, wobei die Elektroden möglichst in einer Ebene liegen sollen und benachbarte Elektroden nicht überlappen, jedoch einen möglichst kleinen definierten Abstand voneinander haben sollen, anzugeben.

Diese Aufgabe wird mit einem Verfahren der eingangs genannten Art mit den Merkmalen des kennzeichnenden Teils des Anspruchs gelöst. Das für viele Anwendungen geeignete erfindungsgemäße Verfahren ist bekannten Verfahren überlegen und es lassen sich mit ihm die Packungsdichte der Bauelemente auf Halbleiterchips und deren Zuverlässigkeit erhöhen. Dieses Ergebnis wird insbesondere durch die verbesserte Selbstjustier (self-aligning)-Technik erreicht, welche in Verbindung mit der leicht und zuverlässig durchführbaren oberflächlichen oxydativen Umwandlung des Elektrodenmaterials in einen Isolator es ermöglicht, die Abstände zwischen den Elektroden außerordentlich klein zu halten und trotzdem eine unbedingt zuverlässige Isolierung zwischen den Elektroden aufrechtzuerhalten. Das erfindungsgemäße Verfahren kann so durchgeführt werden, daß bei richtiger Wahl der Schichtdicken eine relativ planare Struktur in dem fertigen Produkt erhalten wird. Bei dem erfindungsgemäßen Verfahren werden nur einschichtige Isolationen zwischen den Elektroden und dem Halbleitermaterial erzeugt. Dies ist insbesondere dann von Vorteil, wenn das erfindungsgemäße Verfahren zur Herstellung von Speicherzellen verwendet wird, welche einen

BU 976 004 _L . . _.

809845/0846

Schalter mit einer Gate- oder Steuerelektrode enthalten, weil man dann eine Ladungsspeicherung in der Isolierschicht der Gate- oder Steuerelektrode eliminieren oder auf ein Minimum reduzieren kann. Mit dem erfindungsgemäßen Verfahren ist es leichter, als mit den bekannten Verfahren möglich, in einem Halbleitersubstrat eine Matrix von dicht gepackten Speicherzellen zu erzeugen, wobei die Bauelemente innerhalb der Speicherzellen untereinander selbstausgerichtet sind und die Zellen innerhalb des Substrats voneinander elektrisch isoliert sind. Mit dem erfindungsgemäßen Verfahren ist es weiter möglich, eine Speichermatrix von sehr dicht gepackten Speicherzellen, beispielsweise solchen, in welchen jede einen einzelnen Feldeffekttransistor und einen Speicherkondensator enthält, mit einer minimalen Anzahl von Maskenschritten zu erzeugen.

Wird ein selbstjustierter Kontakt zu den Elektroden aus der ersten schicht aus oxydierbarem Material gewünscht, ist es vorteilhaft, wenn auf diese Schicht eine Siliciumnitridschicht bzw. eine dreifache Schicht aus SiO₂, Si-.N. und SiO₂ vor dem Aufbringen des Photolacks niedergeschlagen oder aufgewachsen wird. Vor dem Herstellen der Kontakte ist es dann nur notwendig, das Siliciumnitrid mittels eines bekannten Tauchätzverfahrensschritts zu entfernen. Wird dann eine Schicht aus Leiterzugmaterial aufgebracht, sind mit Sicherheit ausreichend große Flächen der Bereiche aus der ersten Schicht aus oxydierbaren Material kontaktiert. Wird ohne eine Siliciumnitridschicht gearbeitet, so müssen vor dem Kontaktieren in die dann auf den Bereichen aus der ersten Schicht des oxydierbaren Materials vorhandenen Oxidschichten Kontaktlöcher geätzt werden.

Bereiche in Substrat, beispielsweise Source- und Drain-Bereiche von Feldeffekttransistoren, welche vom entgegengesetzten Leitfähigkeitstyp wie das übrige Substrat sind, können durch Diffusion von geeigneten Verunreinigungen in das Substrat :vor der Bildung der dielektrischen Schicht oder auch nach

^30976004 80984S/08U

281852b

der Bildung dieser Schicht mittels Implantation von Ionen der geeigneten Verunreinigungen in das Substrat erzeugt werden.

Zusammenfassend läßt sich sagen, da3 mit dem erfindungsgemäßen Verfahren verschiedene Typen von dynamischen Speichern - insbesondere solche, welche Speicherkondensatoren enthalten und bei denen die Zellen sehr dicht gepackt sind - in vorteilhafter Weise erzeugt werden können.

Weitere vorteilhafte Ausgestaltungen der Erfindung ergeben sich aus den Unteransprüchen und aus der Beschreibung.

Die Erfindung wird anhand von durch Zeichnungen erläuterten Ausführungsbeispielen beschrieben.

Es zeigen:

Fig. 1 in Aufsicht eine Speicherzelle, welche mittels des erfindungsgemäßen Verfahrens hergestellt worden ist,

Fign. 2A Querschnitte durch die Zellenstruktur entlang bis 2G der Linie 2-2 in der Fig. 1, zur Illustration der Verfahrensschritte bei der Herstellung der Zelle, gemäß einer Ausführungsform des erfindungsgemäßen Verfahrens,

Fign. 3A Querschnitte, welche ähnlich den in den Fign. 2A bis 3D bis 2G gezeigten sind, und welche die Herstellung der in der Fig. 1 gezeigten Speicherzelle gemäß einer zweiten Ausführungsform des erfindungsgemäßen Verfahrens illustrieren sollen,

Fig. 4 einen Querschnitt durch eine Zelle, welche ähnlich ist denjenigen, welche in den Fign. 2G bzw.

BU 976 004 ......

809845/0943

3D gezeigt sind, und welche gemäß einer dritten Ausführungsform des erfindungsgemäßen Verfahrens hergestellt worden ist,

Fig. 5 in Aufsicht noch einen weiteren Speicher, welcher gemäß einer vierten Ausführungsform des erfindungsgemäßen Verfahrens hergestellt worden ist, und

Fign. 6 u. 7 Querschnitte durch den in der Fig. 5 gezeigten Speicher, entlang den Linien 6-6 bzw. 7-7.

In der Fig. 1 ist ein Substrat 10 gezeigt, welches bevorzugt aus Silicium vom P-Typ besteht, und auf welchem eine dünne Schicht 12 aus einem dielektrischen Material, welches bevorzugt aus Siliciumdioxid besteht, und welche eine Dicke von ungefähr 45 ran hat. Unter der Siliciumdioxidschicht 12 befindet sich innerhalb des Substrats 10 eine mittels einer geeigneten N -Diffusion erzeugten Bit/Lese-Leitung 14 und auch ein Speicherknoten 16. Auf der Siliciumdioxidschicht ist eine Gate-Elektrode 18, welche aus einer ersten Schicht aus dotiertem polykristallinem Silicium, auch Polysilicium genannt, hergestellt ist, aufgebracht. Die Polysilicium-Gate-Elektrode 18 ist von einer zweiten Schicht aus dotiertem polykristallinem Silicium 20 umgeben, welche mit der Ausnahme des die Gate-Elektrode 18 umgebenden Bereichs praktisch ganzflächig auf dem Substrat 10 aufgebracht ist. Eine Wortleitung 22, welche aus kupferdotiertem Aluminium bestehen kann, ist über der Gate-Elektrode 18, welche sie auch kontaktiert, aufgebracht. Die Wortleitung 22 ist von der zweiten Polysiliciumschicht 20 durch eine Isolierschicht 30 isoliert. Ein Bittreiber und Leseverstärker 24 ist an die Bit/Leseleitung 14 und ein Worttreiber 26 an die Wortleitung 22 angekoppelt. Eine Spannungsquelle für ein Bezugspotential 28 ist mit der zweiten Polysiliciumschicht 20 verbunden.

809845/0846

Die in der Fig. 1 gezeigte Speicherzelle funktioniert in wohlbekannter Weise, indem Information in einen Speicherkondensator, welcher durch den Speicherknoten 16 definiert ist, eingeschrieben wird. Das Einschreiben erfolgt mittels Signalen, welche von dem Bittreiber 24 ausgehen, wenn der Worttreiber 26 einen Impuls auf die Gate-Elektrode 18 durch die Wortleitung 22 gegeben hat. Die Information wird aus dem Speicherkondensator ausgelesen, indem ein Impuls von dem Worttreiber 26 auf die Wortleitung 22 gegeben wird und dann das Ausgangssignal an dem Leseverstärker 24 abgelesen wird.

Das Verfahren zur Herstellung der in der Fig. 1 gezeigten Speicherzelle gemäß der Erfindung ist in den Fign. 2A bis 2G gezeigt. Die N -Diffusionen zur Herstellung der Bit/Leseleitung 14 und des Speicherknotens 16, erfolgen mittels des dotierten Oxidstreifens 15 bzw. des rechteckigen Films 17 aus dotiertem Oxid. Der Streifen 15 und der Film 17 können in der Weise produziert werden, daß eine Schicht aus dotiertem Oxid auf der Oberfläche des Substrats 10 gebildet wird und dann unter Anwendung geeigneter Maskierungstechniken die gewünschten Muster, wie sie in der Fig. 2A angedeutet sind, definiert werden. Der Dotierungsstoff in dem Streifen 15 und in dem Film 17 wird in bekannter Weise in das Substrat 10 hineingetrieben, und bildet dabei die diffundierte Bit-Leseleitung und den Speicherknoten 16. Der rechteckige Film 17 wird dann weggeätzt, während das dotierte Oxid 15 mit einer geeigneten Maske abgedeckt wird und dadurch, wie es die Fig. 2B zeigt, auf dem Substrat 10 erhalten bleibt. Die dünne Siliciumdioxidschicht 12 wird auf der Oberfläche des Substrats 10 mittels irgendeines wohlbekannten Verfahrens, wie z.B. der thermischen Oxydation, gebildet.

BU 976 004

80984S/0846

Die erste Schicht aus Polysilicium 18 wird auf der Siliciumdioxidschicht 12 abgeschieden. Die Polysiliciumschicht 18 kann abgeschieden werden, indem Silan in der Gegenwart eines Bor enthaltenden Gases, wie z.B. Diboran, bei einer Temperatur von etwa 900 C zersetzt wird. Eine sehr dünne zweite Schicht 19 aus Siliciumdioxid/ welche bevorzugt nur etwa 10 nm dick ist, wird über der ersten Polysiliciumschicht 18, beispielsweise mittels thermischer Oxydation, gebildet. Eine Schicht 21 aus Siliciumnitrid wird auf der zweiten Siliciumdioxidschicht 19 und eine dritte Schicht aus Siliciumdioxid wird auf der Siliciumnitridschicht 21, beispielsweise mittels pyrolytischer Abscheidungsverfahren abgeschieden. Die beschriebene Schichtenfolge ist aus der Fig. 2C ersichtlich. Auf der dritten Siliciumdioxidschicht 23, wird wie die Fig. 2C zeigt, eine Photolackschicht 25, welche bevorzugt aus einem negativen Photolack besteht, niedergeschlagen. Zum Definieren eines Gate-Bereichs, wird in geeigneter Weise maskiert und dann jede der Schichten 18, 19, 21, 23 und 25 soweit weggeätzt, daß nur der Teil jeder dieser Schichten, welcher zwischen den Speicherknoten 16 und der Bit/Leseleitung 14 aufgebracht ist, stehen bleibt. Abgesehen von einer gleich zu besprechenden Variante, ist das Ergebnis in der Fig. 2D gezeigt. Wenn es gewünscht wird, kann die Schicht 18 nur soweit weggeätzt Werden, daß eine relativ dünne Schicht 18' über dem dünnen Oxid 12 außerhalb des Gate-Bereichs stehenbleibt. Ein geeignetes Ätzmittel für das polykristalline Silicium 18 ist eine wässrige Lösung von Flußsäure und Salpetersäure oder eine Mischung aus Flußsäure, Salpetersäure und Essigsäure. Die zweite Polysiliciumschicht 20' wird nun auf der Photolackschicht 25, auf der Oxidschicht 12 und auf einem Teil des dotierten Oxidstreifens 15 abgeschieden oder aufgedampft. Die Dicke dieser zweiten Polysiliciumschicht 20' + der Dicke der dünnen Polysiliciumschicht 18' ist bevorzugt gleich der Dicke der ersten Polysiliciumschicht 18. Derjenige Teil der zweiten Polysiliciumschicht 20', welcher wie die Fig. 2E zeigt,

BU 976 004

809846/0848

auf der Photolackschicht 25 abgeschieden ist, wird abgehoben, indem der Photolack in einem geeigneten Lösungsmittel, wie z.B. Butylazetat oder N-Methylpyrrolidon aufgelöst wird. Die freiliegenden Oberflächen der zweiten Polysiliciuinschicht 20' werden dann gleichzeitig mit den Kanten bzw. Seiten der ersten Polysiliciumschichten 18 und 18' unter Bildung einer Isolierschicht 30 und der zweiten Polysiliciumschicht 20 oxydiert. Die Fig. 2F, in der allerdings noch die Schicht 20 als aus den Schichten 20' und 18' bestehend eingezeichnet ist, zeigt das Ergebnis. Wenn es gewünscht worden wäre, hätte die erste Polysiliciumschicht 18 auch vollständig, ohne Zurücklassung der dünnen Schicht 18' weggeätzt werden können. In diesem Fall wäre die Schicht 20 vollständig nach der Bildung der Schicht 18 mit einer Dicke, welche bevorzugt gleich der Dicke der Schicht 18 ist, gebildet worden. Die Siliciumnitridschicht 21 wird dann zusammen mit den beiden dünnen Siliciumdioxidschichten 19 und 23 mit Hilfe irgendeines bekannten Eintauchätzprozesses ohne Anwendung einer Maske entfernt. Dabei wird die obere Oberfläche der ersten Polysiliciumschicht 18 zwischen der Bit-Leseleitung 14 und dem Speicherknoten 16 freigelegt. Bei diesem Eintauchätzprozeß kann Flußsäure benutzt werden, welche die gesamte freiliegende Nitrid-Oxidisolation 19, 21, 23 auf der ersten Polysiliciumschicht wegätzt, aber die dicke Isolierschicht 30 nur unwesentlich dünner macht. Zur Vervollständigung des Herstellungsprozesses der Zelle, wird die Wortleitung 22, welche beispielsweise aus kupferdotiertem Aluminium erzeugt wird, niedergeschlagen. Diese hat Kontakt mit der ersten Polysiliciumschicht 18, während sie von der zv/eiten Polysiliciumschicht 20 durch die Isolierschicht 30 getrennt ist. Die dann vorliegende Struktur zeigt die Fig. 2G.

Wie man sieht, erhält man mit dem erfindungsgemäßen Verfahren, welches oben in Verbindung mit den Fign. 2A bis 2G beschrieben Worden ist, eine Speicherzelle, welche in gewisser Weise

BU 976 004

809845/08 46

ähnlich der ist, welche in dem obenerwähnten US-Patent 3 811 076 beschrieben ist. Die gemäß dem erfindungsgemäßen Verfahren hergestellte Zelle unterscheidet sich jedoch von der in dem US-Patent beschriebenen dadurch, daß nur eine einzige Isolierschicht 12 unter der ersten Polysiliciumschicht 18, welche die Gate-Elektrode des Transistors bildet, welcher diffundierte Source- und Drain-Bereiche 16 bzw. 14 aufweist, benötigt wird. Darüber hinaus hat der Speicherkondensator in der gemäß dem erfindungsgemäßen Verfahren hergestellten Zelle,dessen Elektroden von der zweiten Polysiliciumschicht 20 und den Speicherknoten 16 gebildet werden, nur eine einzige dielektrische Schicht 12. Durch das Eliminieren des Nitrids, insbesondere im Gate-Bereich unter der ersten Polysiliciumschicht, wird es unwahrscheinlich, daß sich Ladungen in dem Dielektrikum zwischen der Elektrode 18 und dem Substrat 20 akkumulieren, wie es passiert, wenn doppelte Dielektrika, wie z.B. Kombinationen aus Siliciumdioxid und Siliciumnitrid, angewandt werden. Darüber hinaus sollte festgehalten werden, daß mittels des erfindungsgemäßen Verfahrens Gate- und Speicherelektroden 18 bzw. 20 erhalten werden, welche eng zueinander benachbart sind, ohne daß die Notwendigkeit besteht, eine kritische Ausrichtung dieser beiden Leiter zueinander vorzunehmen.

Es sollte auch beachtet werden, daß geeignete elektrische Kontakte zu den Polysiliciumschichten 18 und 20, zu den Diffusionsgebieten 14 und 16 und zum Substrat 10, wann immer benötigt werden, an Punkten, welche von der Speicherzelle entfernt sind, gemacht werden. Darüber hinaus sollte darauf hingewiesen werden, daß die Wortleitung 22 dadurch hergestellt wird, daß kupferdotiertes Aluminium, wie es die Fig. 2.G zeigt, ganzflächig auf die Struktur aufgedampft wird und dann die geeigneten Leitungen mittels bekannter Maskierungstechniken erzeugt werden.

BU 976 004

809845/08

Eine Speicherzelle, welche ähnlich derjenigen ist, welche in der Fig. 1 gezeigt ist, kann hergestellt werden, indem eine zweite, in den Fign. 3A bis 3D gezeigte Ausführungsform des erfindungsgemäßen Verfahrens angewandt wird. Bei dieser Ausführungsform des erfindungsgemäßen Verfahrens wird die dünne dielektrische Schicht 12 erzeugt, bevor die Bit/Leseleitung und der Speicherknoten 16 in dem Substrat 10 gebildet werden. Wie in der Fig. 3A gezeigt ist, wird die erste Polysiliciumschicht 18 auf der dünnen dielektrischen Schicht 12 abgeschieden und dann werden der Reihe nach Schichten, nämlich die zweite Siliciumdioxidschicht 19, die Siliciumnitridschicht 21, die dritte Siliciumdioxidschicht 23 und die Photolackschicht aufgebracht. Mittels geeigneter Maskierungstechniken werden die Schichten zur Erzeugung einer Gate-Elektrode 18, wie es die Fig. 3A zeigt, selektiv weggeätzt. Der Speicherknoten 16 wird mittels bekannter Ionenimplantationstechniken, wobei Ionen, welche die Leitfähigkeit vom N -Typ erzeugen, in das Substrat 10 durch die Siliciumdioxidschicht 12 hindurch implantiert werden, wobei eine Schicht 27 aus positivem Photolack und die Schicht 25 aus negativem Photolack als Maske dienen, erzeugt. Die Schicht 27 aus positivem Photolack wird dann entfernt und anschließend wird die zweite Polysiliciumschicht auf der Photolackschicht 25 und auf der Siliciumdioxidschicht niedergeschlagen. Zur Herstellung der Bit/Leseleitung 14, wird, wie die Fig. 3D zeigt, ein Teil der zweiten Polysiliciumschicht 20 unter Anwendung geeigneter Ätz- und Maskierungstechniken weggeätzt und anschließend werden noch einmal Ionenimplantationstechniken zur Einführung von Ionen, welche eine Leitfähigkeit vom N -Typ erzeugen, in das Substrat 10 hinein angewandt. Die freiliegenden Oberflächenbereiche der zweiten Polysiliciumschicht 20 werden gleichzeitig mit den Seiten oder Kanten der ersten Polysiliciumschicht 18, zur Bildung einer Isolierschicht 30 oxydiert. Die zweite und die dritte Siliciumdioxidschicht 19 bzw. 23, die Siliciumnitridschicht 21 und außerdem der verbliebene Bereich der Photolackschicht 25,

BU 97 6 004

809845/0846

und der Teil der Polysiliciumschicht 20, welcher wie die Fig. 3C zeigt, sich auf der Photolackschicht 25 befindet, werden entfernt, wodurch die obere Oberfläche der ersten Polysiliciumschicht 18 freigelegt wird. Dann wird die Wortleitung 22 über der ersten Polysiliciumschicht 18 erzeugt. Die Wortleitung 22 hat Kontakt mit der ersten Polysiliciumschicht 18 und ist von der zweiten Polysiliciumschicht 20 durch die Isolierschicht 30 getrennt.

Man sieht, daß die Technik, die bei dieser Anwendungsform des erfindungsgemäßen Verfahrens angewandt wird, auch mit einer Selbstausrichtung (self-alignment) zwischen der ersten Polysiliciumschicht 18, welche als Gate-Elektrode dient, und der zweiten Polysiliciumschicht 20, welche als Elektrode des Speicherkondensators oberhalb des Speicherknotens 16 und außerdem als Feldabschirmung für den Speicher dient, arbeitet, wobei ein sehr genau definierter schmaler Abstand zwisehen den beiden isolierten leitfähigen Schichten 18 und 20 eingehalten wird.

Zwar wird bei den Ausführungsformen des erfindungsgemäßen Verfahrens, welche in Verbindung mit den Fign. 2A bis 2G bzw. 3A bis 3D beschrieben worden sind, zur Isolation von Speicherzellen untereinander eine Feldabschirmung 20 verwendet, es sei aber gesagt, daß das erfindungsgemäße Verfahren auch in Verbindung mit den wohlbekannten Techniken, welche eingelegte Oxide zur Isolation von Schaltkreisen untereinander verwenden, benutzt werden kann. Wie die Fig. 4 zeigt, kann ein eingelegtes Oxid 32 innerhalb des Substrats 10 beispielsweise unter Benutzung einer Siliciumnitridmaske vor dem Niederschlagen der ersten Polysiliciumschicht 18 auf die dünne Siliciumdioxidschicht 12 erzeugt werden. Nachdem die Siliciumdioxidschicht 19, die Siliciumnitridschicht 21, die Siliciumdioxidschicht 23 und die Photolackschicht 25, wie es in der Fig. 3Ä gezeigt ist, über

^BU976004 §09845/0848

der ersten Polysiliciuiaschicht 18 gebildet worden sind, können die Bit/Leseleitung 14 und der Speicherknoten 16 mittels Ionenimplantdtionstechniken, wie sie oben angegeben worden sind, hergestellt werden.

Zwar sind die Ausgestaltungen des erfindungsgemäßen Verfahrens alle im Zusammenhang mit der Herstellung einer Ein-Element-Speicherzelle, welche einen Feldeffekttransistor und einen Speicherkondensator enthält, beschrieben worden, es sei aber angemerkt, da ^ das erfindungsgemäße Verfahren auch zur Herstellung von anderen Speicherschaltkreisen, beispielsweise demjenigen, welcher in den Fign. 5, 6 und 7 dargestellt ist, benutzt werden. Der Speicher, welcher in den Fign. 5, 6 und dargestellt ist, ist im wesentlichen ein Ladungs-Puddel-Speicher (charge puddle memory) des Typs, welcher in der Patentanmeldung P 27 05 992.3 beschrieben ist. Wie in den Fign. 5, 6 und 7 gezeigt ist, enthält der Ladungs-Puddel-Speicher ein Siliciumsubstrat 10, in dem sich eine Ladungsquelle 34, welche durch einen geeigneten Diffusions-Schritt erzeugt worden ist, befindet. Eine dünne Siliciumdioxidschicht 12 befindet sich auf der Oberfläche des Substrats In diesem Speicher sind erste und zweite Polysiliciumschichten 18 bzw. 20 in einer ähnlichen Weise vorgesehen, wie es oben im Zusammenhang mit den Ein-Element-Speicherzellen beschrieben worden ist. Eine Vielzahl von streifenförmigen Bereichen der zweiten Polysiliciumschicht 20, welche voneinander getrennt sind, sind parallel zu der Ladungsquelle 34 angeordnet, wobei Abschnitte der ersten Polysiliciumschicht 18 vorhanden sind, um die Ladungsquelle 34 an jeden der Polysiliciumstreifen 20 zu koppeln. Die Polysiliciumstreifen 20 bilden die Bit/Leseleitungen des Speichers und außerdem Elektroden der Speicherkondensatoren. Die Abschnitte der ersten Polysiliciumschicht 18 sind mit einer Wortleitung 22 verbunden und bilden Gateoder Steuerelektroden des Speichers. Eine dicke Siliciumdioxidschicht 36 befindet sich, wie man klarer aus der Fig.

BU 976 004

809846/09 4 6

ersehen kann, zwischen der Ladungsquelle 34 und der Wortleitung 22.

Bei der Herstellung des in den Fign. 5, 6 und 7 dargestellten Ladungs-Puddel-Speichers gemäß dem erfindungsgemäßen Verfahren, werden Streifen 32 aus eingelegtem Oxid in der Art erzeugt, daß sie senkrecht zu der Richtung der Ladungsquelle 34 auf beiden Seiten der Wortleitung 22 angeordnet sind und sich ausgehend von der Ladungsquelle 34 in entgegengesetzten Richtungen erstrecken. Eine dünne Siliciumdioxidschicht 12 ist auf der Oberfläche des Substrats 10 aufgebracht und darüber werden die erste Polysiliciumschicht 18 und die in den Fign. 5, 6 und 7 nicht gezeigte Siliciuninitridschicht 21 in derselben Weise, wie es oben im Zusammenhang mit der Herstellung der Ein-Element-Speicherzellen beschrieben worden ist, hergestellt. Die erste Polysiliciumschicht 18 und die Nitridschicht 21 werden so geätzt, daß sie Streifen bilden, welche sich in einer zu der Ladungsquelle 34 senkrechten Richtung erstrecken und zwischen dem Streifen 32 aus eingelegtem Oxid angeordnet sind. Die Streifen 32 aus eingelegtem Oxid werden gebildet, nachdem die Streifen 18 aus der ersten Polysiliciumschicht und die Streifen 21 aus Siliciumnitrid erzeugt worden sind. Nachdem die Streifen 32 aus eingelegtem Oxid gebildet worden sind, werden geeignete Maskierungs- und Diffusionstechniken zur Erzeugung von Diffusionsgebieten vom N -Typ angewandt, um die Ladungsquelle 34 im Substrat 10 zu erzeugen. Eine Photolackschicht wird dann auf dem Nitrid und auf der Ladungsquelle 34, welche zuvor mittels der dicken Oxidschicht 36 beschützt worden ist, aufgebracht. Die üblichen Maskierungstechniken werden dann angewandt, um Streifen des Lacks wegzuentwickeln, und die dann freiliegenden Bereiche des Siliciumnitrids und der ersten Polysiliciumschicht bis zur Oberfläche der dünnen dielektrischen Schicht 12 wegzuätzen, wodurch, was die Fig. 5 klarer zeigt, die Abschnitte der ersten Polysiliciumschicht 18 entstehen. Dann wird die zweite

BU 976 004

809845/0846

Polysiliciumschicht 20 auf den noch vorhandenen Bereichen der Photolackschicht und auf den freiliegenden Bereichen der dünnen Siliciumdioxxdschicht 12 abgeschieden. Die Abhebetechnik wird dann angewandt, um die zweite Polysiliciumschicht 20 auf dem Photolack zu entfernen. Die freiliegende Oberfläche der zweiten Polysiliciumschicht 20 und die Kanten der ersten Polysiliciumschicht 18, werden dann unter Bildung der Isolierschicht 30 oxydiert und anschließend wird das verbliebene Siliciumnitrid auf der ersten Polysiliciumschicht 18 durch die Eintauchätztechnik entfernt. Eine metallische Schicht, welche bevorzugt aus kupferdotiertem Aluminium besteht, wird dann aufgedampft. Diese Schicht hat Kontakt mit der ersten Polysiliciumschicht 18 und wird so geätzt, daß die Wortleitungen 22 entstehen.

Durch die Anwendung des erfindungsgemäßen Verfahrens, werden Ladungs-Puddel-Speicher, welche eine sehr hohe Dichte aufweisen, mittels einer minimalen Anzahl von Maskierungsschritten erzeugt.

Das erfindungsgemäße Verfahren kann auch dazu benutzt werden, um andere als die oben beschriebenen Strukturen zu erzeugen. Beispielsweise können die Elektroden zur Erzeugung von Verarmungsmulden in ladungsgekoppelten Bauelementen unter Anwendung des erfindungsgemäßen Verfahrens hergestellt werden. Die Struktur und die Funktion von ladungsgekoppelten Bauelementen sind in dem US-Patent 3 819 959 offenbart.

Es sei noch angemerkt, daß, auch wenn die besprochenen Strukturen, welche gemäß dem erfindungsgemäßen Verfahren hergestellt worden sind, relativ planar sind, eine noch planarere Struktur erzeugt werden kann, wann die Dicke der ersten Polysiliciumschicht 18 größer als die Dicke der zweiten Polysiliciumschicht 20 gemacht wird, indem man beispielsweise die Dicke der ersten Polysiliciumschicht 18 gleich der Summe der

Dicken der zweiten Polysiliciumschicht 20 und der Isolierschicht 30 macht.
BU 976 004

809845/0846

Es sei auch angemerkt, daß die dotierten Polysilicivunschichten 18 und 20 durch Schichten aus einem schwer schmelzbaren Metall ersetzt werden können. Beispielsweise können solche Schichten
aus Tantal bestehen, wobei durch anodische Oxydation erzeugtes Tantaloxid die Isolationsbarriere auf der Oberfläche des
Tantals bildet. Andere Materialien, welche thermisch, chemisch oder anodisch mittels eines Verfahrensschritts, bei welchem
keine Masken verwendet werden, sich oberflächlich in eine
isolierende Verbindung umwandeln lassen, können auch verwendet werden.

Zusammenfassend kann gesagt werden, daß mittels des erfindungsgemäßen Verfahrens relativ planare, dicht gepackte, zuverlässige integrierte Schaltkreise und insbesondere Speicherzellen hergestellt werden können. Das erfindungsgemäße Verfahren ist darüber hinaus relativ einfach und mit ihm können
Strukturen erzeugt werden, bei denen der Gate-Isolator nicht
aus einem doppelten, d.h. aus zwei Schichten zusammengesetzten Dielektrikum besteht.

^Bü976004 8O984S/O84t3

Claims

281852b

PATENTANSPRÜCHE

M .,j Verfahren zum Herstellen einer integrierten Halbleiterschaltung mit von dem Halbleitersubstrat und voneinander isolierten Elektroden aus einem leitfähigen Material, dadurch gekennzeichnet, daß auf dem Substrat (10) eine dünne dielektrische Schicht (12) darauf eine erste Schicht (18) aus einem bei Oxydation sich oberflächlich in einen Isolator umwandelnden Elektrodenmaterial und darüber eine Photolackschicht (25) aufgebracht werden, daß anschließend die Photolackschicht (25) gemäß dem gewünschten Muster der aus der ersten Schicht (18) herzustellenden Elektroden selektiv belichtet und entwickelt wird und dann die freiliegenden Bereiche der Schicht (18) geätzt werden, daß auf die dann vorliegende Struktur ganzflächig eine zweite Schicht (20') aus einem bei Oxydation sich oberflächlich in einen Isolator umwandelnden Elektrodenmaterial niedergeschlagen wird und dann die stehengebliebenen Bereiche der Photolackschicht (25) und das auf ihr liegende Material der zweiten Schicht (20') entfernt und die dann freiliegenden Bereiche der beiden Schichten (18, 20') einer Oxydation unterworfen werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als Elektrodenmaterial dotiertes Polysilicium verwendet wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß beim Ätzen der ersten Schicht (18) die freiliegenden Bereiche vollständig weggeätzt werden.

Bü 976 004 ORiGfNAL INSPECTED

8460β*&
4. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß beim fitzen der ersten Schicht (18) die freiliegenden Bereiche nur teilweise weggeätzt, d.h. dünner gemacht werden.
5. Verfahren nach einem oder mehreren der Ansprüche

1 bis 4, dadurch gekennzeichnet, daß in dem Halbleiter-Substrat (10) vom einen Leitfähigkeitstyp dotierte Bereiche (14, 16, 34) vom anderen, entgegengesetzten Leitfähigkeitstyp derart erzeugt werden, daß in der fertigen Struktur diese Bereiche (14, 16, 34) so an Elektrodenbereiche der Schicht (18) angrenzen, daß sie sich bis zu oder bis unter eine der Kanten der Elektrode erstrecken.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß an einen Elektrodenbereich der Schicht (18) nur ein dotierter Bereich (34) angrenzt.
7. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß an zwei gegenüberliegende Kanten der Elektrodenbereiche der ersten Schicht (18) je ein dotierter Bereich (14, 16) angrenzt.
8. Verfahren nach einem oder mehreren der Ansprüche

5 bis 7, dadurch gekennzeichnet, daß die dotierten Bereiche (14, 16, 34) vor dem Aufbringen der dielektrischen Schicht (12) durch Eindiffusion von geeigneten Verunreinigungen erzeugt werden.
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß über einem der dotierten Bereiche (34) eine Isolierschicht (36) aufgebracht wird, welche wesentlich dicker als die dielektrische Schicht (12) ist.

BU 976 004

809845/084$
10. Verfahren nach einem oder mehreren der Ansprüche

5 bis 7, dadurch gekennzeichnet, daß wenigstens einer der dotierten Bereiche (14, 16) definiert wird durch die für die Herstellung der Elektrodenbereiche in der ersten Schicht (18) erzeugte Photolackmaske (25) und durch eine zweite Photolackraaske (27), wobei für die eine Photolackmaske ein Positivlack und für die andere Photolackmaske ein Negativlack verwendet werden.
11. Verfahren nach einem oder mehreren der Ansprüche

1 bis 10, dadurch gekennzeichnet, daß nach dem Aufbringen der ersten Schicht (18), auf dieser eine Siliciumnitridschicht (21) niedergeschlagen wird, bevor die Photolackschicht (25) aufgebracht wird.
12. Verfahren nach einem oder mehreren der Ansprüche

1 bis 10, dadurch gekennzeichnet, daß nach dem Aufbringen der ersten Schicht (18) auf dieser eine erste Siliciumdioxidschicht (19), eine Siliciumnitridschicht (21) und eine zweite Siliciumdioxidschicht (23) (in dieser Reihenfolge) erzeugt werden, bevor die Photolackschicht (25) aufgebracht wird.
13. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß nach der Oxydation der freiliegenden Bereiche der Schichten (18, 20) die Siliciumnitridschicht (21) mittels eines Eintauchätzverfahrensschritts, bei welchem ohne Maske gearbeitet wird, entfernt wird.
14. Verfahren nach einem oder mehreren der Ansprüche

1 bis 13, gekennzeichnet durch seine Anwendung bei der Herstellung von Speicherschaltkreisen, wobei die dotierten Bereiche (14, 16) als Source- und Drain-Bereiche. Bereiche der ersten Schicht (18) als Gate-Elektroden und Bereiche der zweiten Schicht (20)

BU 976 004

809846/0848

als von den Gate-Elektroden und vom Substrat (10) isolierte Elektroden ausgebildet werden und wobei nach dem Oxydieren der freiliegenden Bereiche der Schichten (18, 20) die - sofern vorhanden - Siliciumnitridschicht (21) auf der ersten Schicht (18) durch einen Eintauchätzschritt entfernt wird und schließlich ganzflächig eine die Gate-Elektroden kontaktierende Schicht (22) aus Leitermaterial aufgebracht und dann die Leitungen erzeugt werden.
15. Verfahren nach einem oder mehreren der Ansprüche 1 bis 13, gekennzeichnet durch seine Anwendung bei der Herstellung von Ladungs-Puddel-Speichern, wobei im Substrat (10) mittels bekannter Dotierungstechniken Ladungsquellen (34) erzeugt werden, und wobei die Polysiliciumschicht (20) zur Bildung von parallel zur Ladungsquelle (34) verlaufenden und als Bit/Lese-Leitungen für den Speicher und als Elektroden für die Speicherkondensatoren dienenden Streifen und die Polysiliciumschicht (18) zur Bildung von die Ladungsquelle (34) an die Streifen (20) koppelnden, mit einer Wortleitung (22) elektrisch verbundenen und als Gateoder Steuerelektroden für den Speicher dienenden Bereiche benutzt werden.

BU 976 004

8Ö984S/0US