DE3809653C2 - - Google Patents

Info

Publication number
DE3809653C2
DE3809653C2 DE3809653A DE3809653A DE3809653C2 DE 3809653 C2 DE3809653 C2 DE 3809653C2 DE 3809653 A DE3809653 A DE 3809653A DE 3809653 A DE3809653 A DE 3809653A DE 3809653 C2 DE3809653 C2 DE 3809653C2
Authority
DE
Germany
Prior art keywords
oxide film
trench
film
silicon oxide
thin silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE3809653A
Other languages
English (en)
Other versions
DE3809653A1 (de
Inventor
Tatsuya Ishii
Yoshinori Okumura
Masao Itami Hyogo Jp Nagatomo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE3809653A1 publication Critical patent/DE3809653A1/de
Application granted granted Critical
Publication of DE3809653C2 publication Critical patent/DE3809653C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/911—Light sensitive array adapted to be scanned by electron beam, e.g. vidicon device

Description

Die Erfindung betrifft ein Verfahren zur Herstellung einer Halblei­ tereinrichtung nach dem Oberbegriff des Patentanspruches 1 sowie eine Verwendung dieses Verfahrens.
Ein derartiges Verfahren ist aus Extended Abstracts of the 18th (1986 International) Conference on Solid State Divices and Materials, Tokyo, 1986, Seiten 295 bis 298 sowie aus der DE 35 25 418 A1 bekannt.
Zuerst wird unter Bezugnahme auf die Fig. 2 und 3 dieser bekannte Stand der Technik erläutert, so daß die Merkmale der Erfindung dagegen­ über deutlicher heraustreten.
Fig. 2 ist eine Schnittdarstellung einer Speicherzelle, wie sie mit dem oben genannten Verfahren hergestellt wird. Die Speicherzelle weist einen Kondensator zum Speichern von Information beinhaltender Ladung und einen Tran­ sistor zum Lesen und Schreiben der Information beinhaltenden Ladung auf.
Der Kondensator weist eine Störstellendiffusionsschicht 8, die auf den Seitenwänden des Grabens 25 des Halbleitersubstrates mit einem Graben 25 gebil­ det ist, und eine darauf gebildete Kondensatorplattenelektrode 10 mit einem dazwischen angebrachten dielektrischen Film 9 auf. Der Transistor weist Störstellendiffusionsschichten 13a und 13b, die auf einer Hauptoberfläche des Halbleitersubstrates 1 in einem Abstand voneinander gebildet sind, und eine Über­ tragungs-Gate-Elektrode 12 (Wortleitung), die auf dem Abschnitt der Hauptoberfläche des Halbleitersubstrates gebildet ist, der zwischen den zwei Störstellendiffusionsschichten 13a und 13b eingeschlossen ist (Kanalbereich 26), auf, wobei ein isolie­ render Film dazwischen angebracht ist. Die zwei benachbarten Speicherzellen sind voneinander durch einen Bereich 6 zur Iso­ lation zwischen Einrichtungen getrennt, der auf dem Bodenab­ schnitt des Grabens 25 gebildet ist. Die Störstellendiffusions­ schicht 13a ist mit der Störstellendiffusionsschicht 8 des Kon­ densators, die auf den Seitenwänden des Grabens 25 des Halb­ leitersubstrates gebildet ist, verbunden. Die Störstellendif­ fusionsschicht 13b ist mit einer Aluminiumverdrahtung 15 ver­ bunden, die die Bit-Leitung darstellt. Die Bit-Leitung ist von der Wortleitung oder ähnlichem durch einen zwischenliegenden isolierenden Film 14 getrennt. Ein Oberflächenschutzfilm 16 ist auf der Bit-Leitung gebildet.
Die Tätigkeit des Schreibens/Lesens der Speicherzelle wird unter Bezugnahme auf Fig. 2 beschrieben. Wenn ein vorgeschriebenes Potential an die Wortleitung 12 beim Schreiben von Daten ange­ legt wird, wird eine Inversionsschicht in dem Kanalbereich 26 gebildet, so daß der Kanalbereich 26 leitend wird. Daher wird die Ladung von der Bit-Leitung 15 in der Störstellendiffusions­ schicht 8 durch den Kanalbereich 26 gespeichert. Bei dem Lesen von Daten wird umgekehrt die in der Störstellendiffusionsschicht 8 gespeicherte Ladung durch den Kanalbereich 26, der durch das Anlegen eines vorgeschriebenen Potentials an die Wortleitung 12 invertiert ist, und durch die Störstellendiffusionsschichten 13a und 13b und die Bit-Leitung 15 herausgenommen.
Das Verfahren zum Herstellen eines Grabens in einer in Fig. 2 gezeigten Halbleiterspeichereinrichtung ist in den oben erwähnten Extended Abstracts offenbart. Fig. 3A bis 3C sind Querschnittsansichten, die das darin offenbarte Verfahren zum Herstellen des Grabens Schritt für Schritt zeigen.
Zuerst wird ein Graben 25 auf dem Halbleitersubstrat 1 gebildet. Der Abschnitt, an dem sich die Bodenoberfläche 25a und eine Seitenwandoberfläche 25b des Grabens 25 schneiden, wird zum Herstellen eines rechten Winkels (Fig. 3A) behandelt.
Danach werden ein Siliziumoxidfilm 2 und ein Siliziumnitridfilm 3 auf der Hauptoberfläche des Substrates 1 und auf der Seiten­ wandoberfläche 25b des Grabens 25 so geformt, daß ein selek­ tiver Oxidfilm auf der Bodenoberfläche 25a des Grabens 25 (Fig. 3B) gebildet wird.
Das Substrat wird oxidiert und ein Bereich 6 zur Isolation zwi­ schen Einrichtungen auf dem Bodenabschnitt des Grabens 25 ge­ bildet. Der Siliziumoxidfilm 2 und der Siliziumnitridfilm 3 werden entfernt. Eine Störstellendiffusionsschicht 8 wird auf der Seitenwandoberfläche 25b des Grabens 25 und dem flachen Oberflächenabschnitt durch ein Ionenimplantationsverfahren oder ähnliches gebildet (Fig. 3C).
Es wird Bezug genommen auf Fig. 3C; ein Vorsprung bzw. eine Nase 6a ist in Form eines Vogelschnabels an dem Endabschnitt des Bereiches zur Isolation zwischen den Einrichtungen gebil­ det. Die Nase 6a erstreckt sich derart, daß die Richtung der Erstreckung sich von horizontal in vertikal an dem Ecken- bzw. Kantenabschnitt des Grabens 25 ändert. Danach werden die Kon­ densatorplattenelektroden usw. gebildet. Schließlich wird eine Speicherzelle vom Grabentyp, wie sie in Fig. 2 gezeigt ist, erreicht.
Wie in Fig. 3A gezeigt ist, ist der Eckenabschnitt des Grabens der Halbleiterspeichereinrichtung mit Speicherzellen vom Gra­ bentyp so geformt, daß er einen rechten Winkel aufweist. Wenn ein selektiver Oxidfilm auf der Bodenoberfläche 25a des Grabens 25 gebildet wird, wird die Erstreckung der Nase 6a an dem End­ abschnitt des selektiven Oxidfilms unterdrückt. Der Grund hier­ für ist, daß der Siliziumnitridfilm schwer anzuheben ist, da sich die Richtung der Nasenerstreckung von der horizontalen Richtung in die vertikale Richtung ändert. Folglich tritt eine Spannung oder eine Belastung an dem Eckenabschnitt 25c des auf dem Einzelkristall-Siliziumsubstrates 1 gebildeten Grabens auf, die eine Störung des Kristallgitters in diesem Abschnitt ver­ ursacht. Ein Leck tritt an dem durch das Halbleitersubstrat 1 und die Störstellendiffusionsschicht 8 gebildeten p-n-Übergang auf. Wenn daher dieser Graben bei dem oben beschriebenen dyna­ mischen RAM angewendet wird, muß das Auffrischen des dynamischen RAM häufiger als in normalen Intervallen ausgeführt werden.
Es ist daher Aufgabe der Erfindung, ein Verfahren nach dem Oberbegriff des Anspruches 1 zu schaffen, bei dem eine Spannung aufgrund der Oxidation des Halbleiter­ substrates an dem Endabschnitt des selektiven Oxidfilmes ver­ hindert werden kann, sowie eine Verwendung für das Verfahren anzugeben.
Diese Aufgabe wird gelöst durch ein Verfahren nach dem Oberbegriff des Patentanspruches 1, das durch die kennzeichnenden Merkmale des Patentanspruches 1 gekennzeichnet ist. Mit dem erfindungsgemäßen Verfahren kann eine Halbleitereinrich­ tung vom Grabentyp mit einem Bereich zur Isolation zwischen Einrichtungen, der durch den selektiven Oxidfilm an dem Boden­ abschnitt des Grabens durch Bilden des selektiven Oxidfilmes, der in dem Eckenabschnitt des Gra­ bens gebildet ist, mit einer schwachen Krümmung oder gar keiner Krümmung gebildet ist, erreicht werden.
Dadurch wird vorteilhafterweise erreicht, daß kein Leck an dem p-n-Übergangsbereich, der durch die Störstellendiffusionsschicht gebildet ist, auftritt.
Ebenfalls kann damit vorteilhafterweise erreicht werden, daß in der dynamischen Halbleiterspeichereinrichtung die Intervalle zwischen den einzelnen aufeinanderfolgenden Auffrischungen nicht zu kurz werden.
Da die Halbleitereinrichtung wie oben beschrieben gebildet wird, kann die Halbleitereinrichtung so vorgesehen sein, daß keine Spannung an dem Eckenabschnitt des Grabens auftritt.
Es wird noch darauf hingewiesen, daß aus der DE 35 13 034 A1 be­ kannt ist, daß die Krümmung von Eckbereichen des Grabens vorteilhaft sein kann.
Bevorzugte Weiterbildungen des Verfahrens sind in den zugehörigen Unteransprüchen gekennzeichnet.
Die Aufgabe wird ebenfalls gelöst durch eine Verwendung durch An­ spruch 6.
Bevorzugte Ausgestaltungen der erfindungsgemäßen Verwendung sind in den zugehörigen Unteransprüchen angegeben.
Im folgenden wird die Erfindung näher erläutert unter Bezugnahme auf die Zeichnungen. Von den Figuren zeigen:
Fig. 1A bis 1M schrittweise das Verfahren zur Her­ stellung der Halbleitereinrichtung vom Grabentyp gemäß einer Ausführungsform der vorliegenden Erfindung;
Fig. 2 eine Querschnittsansicht einer her­ kömmlichen Speicherzelle und
Fig. 3A bis 3C ein herkömmliches Herstellungsverfahren eines Filmes zur Isolation zwischen Halbleitereinrichtungen auf dem Bodenabschnitt eines Grabens in einem dynamischen RAM vom Grabentyp.
Wie in Fig. 1A gezeigt ist, wird zuerst ein Siliziumsubstrat 1 vor­ bereitet. Ein dünner Siliziumfilm 2 wird auf der Hauptoberfläche des Siliziumsubstrates 1 gebildet. Ein dünner Siliziumnitridfilm 3 wird auf der gesamten Oberfläche des dünnen Siliziumoxidfilmes 2 gebildet. Ein dicker Siliziumoxidfilm 4 wird auf der gesamten Oberfläche des dünnen Siliziumnitridfilmes 3 gebildet. Das Siliziumsubstrat 1 wird unter Benutzung des dicken Silizium­ oxidfilmes 4, des dünnen Siliziumnitridfilmes 3 und des dünnen Siliziumoxidfilmes 2 als Ätzmasken geätzt. Folglich wird ein Graben 25 auf dem Siliziumsubstrat 1 gebildet. In die­ sem Fall können sich jedoch die Bodenoberfläche und die Seiten­ wandoberfläche des Grabens schneiden (Fig. 1B). Während der als Ätzmaske benutzte Siliziumoxidfilm 4 belassen wird, wie er ist, wird ein zweiter dünner Siliziumoxidfilm 5, der dünner als der erste dünne Siliziumoxidfilm 2 ist, auf der gesamten offenliegenden Oberfläche des Siliziumsubstrates gebildet. Ein dünner Siliziumnitridfilm 23 wird auf der gesamten Oberfläche des zweiten dünnen Siliziumoxidfilmes 5 gebildet. Ein dicker Siliziumoxidfilm 24 wird auf der gesamten Oberfläche des dünnen Siliziumoxidfilmes 13 gebildet (Fig. 1C). Anisotropes Ätzen wird auf dem dicken Siliziumoxidfilm 4 und dem dicken Silizium­ oxidfilm 24 durchgeführt, der dünne Siliziumnitridfilm 23 und der zweite dünne Siliziumoxidfilm 5 werden nur auf der Seiten­ wand des Grabens gelassen (Fig. 1D). Die Oberfläche des Sili­ ziumsubstrates 1, die auf der Bodenoberfläche des Grabens offen­ liegt, wird der thermischen Oxidation ausgesetzt. Als ein Re­ sultat wird ein dünner Siliziumoxidfilm 21 auf der Bodenober­ fläche des Grabens gebildet. Der auf der Bodenoberfläche des Grabens gebildete dünne Siliziumnitridfilm 23 wird bis zu der vorgeschriebenen Position von der Seitenoberfläche des Bodens des Grabens durch isotropes Ätzen geätzt (Fig. 1E). Der dicke Siliziumoxidfilm 4 und die dünnen Siliziumoxidfilme 5 und 21 auf der Bodenoberfläche des Grabens werden durch isotropes Ätzen entfernt (Fig. 1F). Die offenliegende Oberfläche des Silizium­ substrates 1 in der Oberfläche des Bodens des Grabens wird der thermischen Oxidation unter Benutzung des dünnen Siliziumnitrid­ filmes 23 als Oxidationsmaske ausgesetzt. Ein dicker selektiver Siliziumoxidfilm 6 wird auf der Bodenoberfläche des Grabens gebildet (Fig. 1G). Die als Oxidationsmasken benutzten dünnen Siliziumnitridfilme 3 und 23 werden entfernt. Der erste und zweite Siliziumoxidfilm 2 und 5 werden geätzt. Folglich wird nur der erste dünne Oxidfilm 2 auf der Hauptoberfläche des Sub­ strates 1 belassen.
Arsen wird schräg durch Ionenimplantation in die Seitenwände des Grabens eingebracht, wobei der erste dünne Siliziumoxidfilm 2 als eine Maske benutzt wird (Fig. 1H). Folglich wird eine Störstellendiffusionsschicht 8 in dem Halb­ leitersubstrat 1 der Grabenseitenwand gebildet. Diese Störstellen­ diffusionsschicht 8 wird eine Kondensatorelektrode sein. Der erste dünne Siliziumoxidfilm 2 wird entfernt. Ein Fotolack bzw. Abdecklack 7 wird auf der vorgeschriebenen Position auf der Hauptoberfläche des Halbleitersubstrates 1 angebracht. In­ dem dieser als eine Maske benutzt wird, wird Ionenimplantation mit Arsen senkrecht von oben auf die Hauptoberfläche des Halb­ leitersubstrates 1 durchgeführt (Fig. 1I). Folglich wird eine mit der Störstellendiffusionsschicht 8 an dem Seitenwandab­ schnitt des Grabens verbundene Störstellendiffusionselektrode auf der Hauptoberfläche des Siliziumsubstrates 1 gebildet. Der als Maske für die Ionenimplantation benutzte Fotolack 7 wird entfernt. Ein dielektrischer Kondensatorfilm 9 wird auf der Störstellendiffusionselektrode 8 gebildet. Eine Kondensator­ plattenelektrode 10 wird auf dem dielektrischen Kondensatorfilm 9 und auf dem selektiven Siliziumoxidfilm 6 gebildet (Fig. 1J). Ein dielektrischer Gatefilm 11 wird in einem Abstand von der Kondensatorplattenelektrode 10 auf der Hauptoberfläche des Siliziumsubstrates 1 gebildet. Eine Übertragungsgateelektrode 2 wird auf dem dielektrischen Gatefilm 11 gebildet. Ionenim­ plantation mit Arsen wird auf der Hauptoberfläche des Silizium­ substrates 1 unter Benutzung der Kondensatorplattenelektrode 10 und der Übertragungsgateelektrode 12 als Masken durchge­ führt. Die Ionenimplantation wird von oben senkrecht auf die Hauptoberfläche durchgeführt (Fig. 1L). Folglich werden Stör­ stellendiffusionsbereiche 13a und 13b, die die Source und das Drain bilden werden, in den vorgeschriebenen Bereichen auf der Hauptoberfläche des Siliziumsubstrates 1 gebildet. Diese Stör­ stellendiffusionsschicht 13a ist mit der Störstellendiffusions­ elektrode 8 verbunden. Die Hauptoberfläche des Siliziumsub­ strates 1 wird mit einem zwischenliegenden isolierenden Film 14 bedeckt. Ein Kontaktloch 17 wird an einer vorgeschriebenen Stelle gebildet (Fig. 1M). Eine Metallverdrahtung 15 wird auf dem zwischenliegenden isolierenden Film 14 gebildet und mit der Störstellendiffusionsschicht 13a durch das Kontaktloch 17 verbunden. Die Metallverdrahtung 15 ist eine Bit-Leitung. Die Bit-Leitung 15 wird mit einem Oberflächenschutzfilm 16 bedeckt.

Claims (10)

1. Verfahren zur Herstellung einer Halbleitereinrichtung mit den folgenden Verfahrensschritten:
  • a) Herstellen eines Grabens (25) in einem Halbleitersubstrat (1), das eine Hauptoberfläche und eine vorbestimmte Stör­ stellenkonzentration eines ersten Leitungstyps aufweist;
  • b) Bilden eines aus einem Oxidfilm (5) und einem Nitridfilm (23) bestehenden Zwei-Schicht-Filmes (23, 5) auf der Hauptoberfläche des Halbleitersubstrates (1) und der Grabenoberfläche;
  • c) Bilden eines selektiven Oxidfilmes (6) auf dem Bodenab­ schnitt des Grabens (25) durch Oxidieren des Halbleiter­ substrates (1) mit dem darauf gebildeten Zwei-Schicht- Film (23, 5) als Maske;
gekennzeichnet durch den Schritt
  • d) vor dem Bilden des selektiven Oxidfilmes (6) Befreien des Bodenabschnittes (25a) und der Bereiche des Seiten­ wandabschnittes (25b) des Grabens (25), die dem Bodenab­ schnitt (25a) benachbart sind, von dem Zwei-Schicht-Film (23, 5).
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Schritt a) folgende Schritte aufweist:
  • a1) Bilden eines dünnen Siliziumoxidfilmes (2) auf der Haupt­ oberfläche des Substrates (1);
  • a2) Bilden eines dünnen Siliziumnitridfilmes (3) auf der gesamten Oberfläche des dünnen Siliziumoxidfilmes (2);
  • a3) Bilden eines dicken Siliziumdioxidfilmes (4) auf der gesamten Oberfläche des dünnen Siliziumnitridfilmes (3); und
  • a4) Ätzen des Grabens (25) unter der Benutzung des dünnen Siliziumoxidfilmes (2), des dünnen Siliziumnitridfilmes (3) und des dicken Siliziumoxidfilmes (4) als Masken.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Schritt b) die folgenden Schritte aufweist:
  • b1) Bilden eines zweiten dünnen Siliziumoxidfilmes (5) auf der gesamten offenliegenden Oberfläche des Substrates (1);
  • b2) Bilden eines zweiten Siliziumnitridfilmes (23) auf der gesamten Oberfläche des zweiten dünnen Silizium­ oxidfilmes (5);
  • b3) Bilden eines zweiten dicken Siliziumoxidfilmes (24) auf der gesamten Oberfläche des zweiten dünnen Silizium­ nitridfilmes (23); und
  • b4) anisotropes Ätzen des dicken Siliziumoxidfilmes (4) und des zweiten dicken Siliziumoxidfilmes (24)
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß der Schritt c) die folgenden Schritte aufweist:
  • c1) thermisches Oxidieren der in Schritt b4) offengelegten Bodenoberfläche zum Bilden eines dünnen Siliziumoxid­ filmes (21) auf der Bodenoberfläche des Grabens (25);
  • c2) isotropes Ätzen des zweiten dünnen Siliziumnitridfilmes (23) zum Entfernen des zweiten dünnen Siliziumnitrid­ filmes (23) von der Bodenoberfläche des Grabens und von den dem Bodenabschnitt (25c) benachbarten Bereichen (25b) der Seitenwandabschnitte des Grabens (25); und
  • c3) Entfernen des dicken Siliziumoxidfilmes (4) von den Seitenwänden des Grabens (25) und der dünnen Silizium­ oxidfilme (5 und 21) von der Bodenoberfläche des Grabens (25).
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß der Schritt d) die folgenden Schritte aufweist:
  • d1) thermisches Oxidieren der offengelegten Oberfläche des Bodens des Grabens (25) und der den Bodenabschnitten benachbarten Seitenwandabschnitte (25b) und
  • d2) Entfernen der dünnen Siliziumnitridfilme (3 und 23) und des zweiten dünnen Siliziumoxidfilmes (5) durch Ätzen.
6. Verwendung des Verfahrens nach einem der Ansprüche 1 bis 5 zur Herstellung von aus einem FET und einem Kondensator be­ stehenden Speicherzellen.
7. Verwendung nach Anspruch 6, dadurch gekennzeichnet, daß das Bilden des Kondensators fol­ gende Schritte aufweist:
  • - Bilden eines ersten Bereiches eines zweiten Leitungstyps (8, 13a) auf den Seitenwandabschnitten des Grabens und auf einem vorgeschriebenen Abschnitt der Hauptoberfläche des Halbleitersubstrates (1) und
  • - Bilden einer ersten leitenden Schicht (10) auf dem ersten Bereich des zweiten Leitungstyps (8, 13a) mit einem da­ zwischen angeordneten isolierenden Film.
8. Verwendung nach Anspruch 7, dadurch gekennzeichnet, daß das Bilden des FET folgende Schritte aufweist:
  • - Bilden eines zweiten Bereiches des zweiten Leitungstyps (13b) auf der Hauptoberfläche des Halbleitersubstrates (1) in einem Abstand von dem ersten Bereich des zweiten Leitungstyps (13a) und
  • - Bilden zweiter leitender Schichten (12) auf dem Abschnitt der Hauptoberfläche des Halbleitersubstrates (1), der zwi­ schen dem ersten Bereich des zweiten Leitungstyps (13a) und dem zweiten Bereich des zweiten Leitungstyps (13b) eingeschlossen ist;
  • - wodurch der selektive Oxidfilm (16) einen Bereich zur Iso­ lation zwischen Speicherzellen darstellt.
9. Verwendung nach Anspruch 7, dadurch gekennzeichnet, daß das Bilden des FETs folgende Schritte aufweist:
  • - Bilden eines Gateisolierfilmes (11) und einer Gateelektrode (12) in einem Abstand von der ersten leitenden Schicht (10);
  • - Bilden zweier zweiter Störstellenbereiche (13a, 13b) des zweiten Leitungstyps auf der Hauptoberfläche des Halblei­ tersubstrates (1) in einem Abstand voneinander unter Be­ nutzung der ersten leitenden Schicht (10) und der Gate­ elektrode (12) als Maske.
DE3809653A 1987-03-23 1988-03-22 Halbleitereinrichtung und verfahren zur herstellung einer halbleitereinrichtung Granted DE3809653A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62069431A JPH0620108B2 (ja) 1987-03-23 1987-03-23 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
DE3809653A1 DE3809653A1 (de) 1988-10-13
DE3809653C2 true DE3809653C2 (de) 1992-12-03

Family

ID=13402434

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3809653A Granted DE3809653A1 (de) 1987-03-23 1988-03-22 Halbleitereinrichtung und verfahren zur herstellung einer halbleitereinrichtung

Country Status (3)

Country Link
US (2) US4894695A (de)
JP (1) JPH0620108B2 (de)
DE (1) DE3809653A1 (de)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01124234A (ja) * 1987-11-09 1989-05-17 Mitsubishi Electric Corp 分離酸化膜を有する半導体装置およびその製造方法
JPH01143254A (ja) * 1987-11-28 1989-06-05 Mitsubishi Electric Corp 半導体記憶装置
EP0391123A3 (de) * 1989-04-04 1991-09-11 Texas Instruments Incorporated Trench-Widerstand und -Kondensator mit vergrösserter Länge
US5317432A (en) * 1991-09-04 1994-05-31 Sony Corporation Liquid crystal display device with a capacitor and a thin film transistor in a trench for each pixel
EP0535541B1 (de) * 1991-10-02 1996-03-13 Siemens Aktiengesellschaft Verfahren zur Herstellung einer Grabenstruktur in einem Substrat
US5528062A (en) * 1992-06-17 1996-06-18 International Business Machines Corporation High-density DRAM structure on soi
US5539238A (en) * 1992-09-02 1996-07-23 Texas Instruments Incorporated Area efficient high voltage Mosfets with vertical resurf drift regions
US5433794A (en) * 1992-12-10 1995-07-18 Micron Technology, Inc. Spacers used to form isolation trenches with improved corners
US5416348A (en) * 1993-07-15 1995-05-16 Micron Semiconductor, Inc. Current leakage reduction at the storage node diffusion region of a stacked-trench DRAM cell by selectively oxidizing the floor of the trench
US5492853A (en) * 1994-03-11 1996-02-20 Micron Semiconductor, Inc. Method of forming a contact using a trench and an insulation layer during the formation of a semiconductor device
DE19525072C2 (de) * 1995-07-10 2002-06-27 Infineon Technologies Ag Integrierte Schaltungsanordnung, bei der ein erstes Bauelement an einer Hauptfläche eines Halbleitersubstrats und ein zweites Bauelement am Grabenboden angeordnet sind, und Verfahren zu deren Herstellung
US5792686A (en) 1995-08-04 1998-08-11 Mosel Vitelic, Inc. Method of forming a bit-line and a capacitor structure in an integrated circuit
US5614431A (en) * 1995-12-20 1997-03-25 International Business Machines Corporation Method of making buried strap trench cell yielding an extended transistor
US5834358A (en) * 1996-11-12 1998-11-10 Micron Technology, Inc. Isolation regions and methods of forming isolation regions
US6433841B1 (en) * 1997-12-19 2002-08-13 Seiko Epson Corporation Electro-optical apparatus having faces holding electro-optical material in between flattened by using concave recess, manufacturing method thereof, and electronic device using same
US6268248B1 (en) * 1997-12-23 2001-07-31 Texas Instruments Incorporated Method of fabricating a source line in flash memory having STI structures
US6614074B2 (en) 1998-06-05 2003-09-02 International Business Machines Corporation Grooved planar DRAM transfer device using buried pocket
US6074903A (en) * 1998-06-16 2000-06-13 Siemens Aktiengesellschaft Method for forming electrical isolation for semiconductor devices
US6355540B2 (en) * 1998-07-27 2002-03-12 Acer Semicondutor Manufacturing Inc. Stress-free shallow trench isolation
US6489952B1 (en) * 1998-11-17 2002-12-03 Semiconductor Energy Laboratory Co., Ltd. Active matrix type semiconductor display device
TW439157B (en) * 1999-12-09 2001-06-07 Mosel Vitelic Inc Method for forming trench gate oxide layer
US20020176984A1 (en) * 2001-03-26 2002-11-28 Wilson Smart Silicon penetration device with increased fracture toughness and method of fabrication
JP2003017595A (ja) * 2001-06-29 2003-01-17 Toshiba Corp 半導体装置
US6882000B2 (en) * 2001-08-10 2005-04-19 Siliconix Incorporated Trench MIS device with reduced gate-to-drain capacitance
JP2003100860A (ja) * 2001-09-27 2003-04-04 Toshiba Corp 半導体装置
DE102004024552B3 (de) * 2004-05-18 2005-12-08 Infineon Technologies Ag Speicherzellenanordnung mit einer Doppel-Speicherzelle
JP2006310576A (ja) * 2005-04-28 2006-11-09 Renesas Technology Corp 半導体装置およびその製造方法
JP4301227B2 (ja) * 2005-09-15 2009-07-22 セイコーエプソン株式会社 電気光学装置及びその製造方法、電子機器並びにコンデンサー
US7999300B2 (en) * 2009-01-28 2011-08-16 Globalfoundries Singapore Pte. Ltd. Memory cell structure and method for fabrication thereof

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4611387A (en) * 1981-03-02 1986-09-16 Rockwell International Corporation Process for producing NPN type lateral transistors
JPS58154256A (ja) * 1982-03-10 1983-09-13 Hitachi Ltd 半導体装置
JPS58168261A (ja) * 1982-03-30 1983-10-04 Fujitsu Ltd 半導体装置の製造方法
JPH073858B2 (ja) * 1984-04-11 1995-01-18 株式会社日立製作所 半導体装置の製造方法
JPS60226170A (ja) * 1984-04-25 1985-11-11 Hitachi Ltd 半導体集積回路装置
US4672410A (en) * 1984-07-12 1987-06-09 Nippon Telegraph & Telephone Semiconductor memory device with trench surrounding each memory cell
JPS61107762A (ja) * 1984-10-31 1986-05-26 Toshiba Corp 半導体記憶装置の製造方法
JPS61234067A (ja) * 1985-04-10 1986-10-18 Oki Electric Ind Co Ltd 高密度型ｄｒａｍセル
JPS6267862A (ja) * 1985-09-19 1987-03-27 Mitsubishi Electric Corp 半導体記憶装置およびその製造方法
US4740827A (en) * 1985-09-30 1988-04-26 Kabushiki Kaisha Toshiba CMOS semiconductor device
NL8502765A (nl) * 1985-10-10 1987-05-04 Philips Nv Werkwijze ter vervaardiging van een halfgeleiderinrichting.
US4704368A (en) * 1985-10-30 1987-11-03 International Business Machines Corporation Method of making trench-incorporated monolithic semiconductor capacitor and high density dynamic memory cells including the capacitor
JPH0779133B2 (ja) * 1986-06-12 1995-08-23 松下電器産業株式会社 半導体装置の製造方法
JPS6372114A (ja) * 1986-09-16 1988-04-01 Matsushita Electronics Corp メモリ−セルの製造方法

Also Published As

Publication number Publication date
DE3809653A1 (de) 1988-10-13
JPS63234554A (ja) 1988-09-29
US4894695A (en) 1990-01-16
JPH0620108B2 (ja) 1994-03-16
US4985368A (en) 1991-01-15

Similar Documents

Publication Publication Date Title
DE3809653C2 (de)
DE3816358C2 (de)
DE2703957C2 (de) FET-Ein-Element-Speicherzelle und Verfahren zu ihrerHerstellung
DE3841588C2 (de)
DE4113233C2 (de) Halbleiterspeichereinrichtung und Verfahren zu deren Herstellung
DE19638684C2 (de) Halbleitervorrichtung mit einem Kontaktloch
DE19746448B4 (de) DRAM-Zelle mit einem vertikalen Kanal, welche auf einer isolierenden Schicht gebildet ist, sowie ein Herstellungsverfahren für diese DRAM-Zelle
DE2642303A1 (de) Verfahren zur herstellung eines fet- speicherelements und hiernach gebildetes speicherelement einer speicheranordnung
DE3916228A1 (de) Halbleiterspeichervorrichtung mit stapelkondensatorzellenstruktur und verfahren zu ihrer herstellung
DE19727466A1 (de) DRAM-Zellenanordnung und Verfahren zu deren Herstellung
DE19803479A1 (de) Halbleitereinrichtung und Herstellungsverfahren einer Halbleitereinrichtung
DE19718721C2 (de) DRAM-Zellenanordnung und Verfahren zu deren Herstellung
DE2933849A1 (de) Verfahren zur herstellung von halbleiteranordnungen
DE3513034C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE4424933A1 (de) Halbleiterspeichervorrichtung und Verfahren zur Herstellung derselben
DE4332074A1 (de) Halbleiterspeichereinrichtung und Verfahren zu ihrer Herstellung
EP0030640A2 (de) Verfahren zum Anbringen einer selbstausrichtenden Gateelektrode in einem V-Metalloxid-Feldeffekttransistor
DE3842474A1 (de) Stapelkondensator-dram und verfahren zur herstellung derselben
DE3930016C2 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE4029256A1 (de) Stapelkondensator einer dram-speicherzelle und verfahren zu seiner herstellung
DE4007604C2 (de)
DE3543937C2 (de)
DE4426311A1 (de) Leiterbahnstruktur eines Halbleiterbauelementes und Verfahren zu ihrer Herstellung
DE4238404B4 (de) Verfahren zur Herstellung einer Halbleiterspeichervorrichtung
DE4312468A1 (de) Dynamische Speicherzelle mit wahlfreiem Zugriff und Verfahren zu ihrer Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8328 Change in the person/name/address of the agent

Representative=s name: PRUFER & PARTNER GBR, 81545 MUENCHEN