DE4029256A1 - Stapelkondensator einer dram-speicherzelle und verfahren zu seiner herstellung - Google Patents

Description

Die Erfindung betrifft einen Kondensator einer Halbleiter- Speichereinrichtung und insbesondere einen Stapelkondensator eines DRAM und ein Verfahren zu seiner Herstellung.

Die Speicherkapazität einer Halbleiter-Speichereinrichtung, insbesondere einer DRAM-Speicherzelle wird bestimmt durch die Kapazität des Kondensators, der die Speicherzelle bildet. Da mittlerweile die Speichereinrichtung immer höher integriert und also immer kleiner wird, wird der von jeder Speicherzelle belegte Bereich reduziert, und daher hat die Kapazität des Kondensators eine strukturelle Reduzierung zu ertragen. Folglich ist es erforderlich, daß der Kondensator selbst dann eine angemessen große Kapazität besitzt, wenn die Größe einer Speicherzelle kleiner wird. Ein typisches Beispiel für DRAM- Speicherzellenkondensatoren mit großer Kapazität von mehr als 4 Megabit ist ein gestapelter Aufbau, bei welchem die Spei­ cherelektroden auf das Substrat gestapelt werden, so daß die erweiterten Flächenbereiche der Speicherelektroden dazu ver­ wendet werden, die Kapazität des Kondensators zu vergrößern.

Wie in Fig. 1 zur Darstellung des Querschnitts eines her­ kömmlich verbesserten Stapelkondensators gezeigt, ist auf dem Substrat 1, das eine Element-Isolieroxidschicht 2, einen Source- und einen Drainbereich 2 bzw. 4, eine Wort- und eine Bitleitung 5 bzw. 10 sowie eine Isolierschicht 6 aufweist, ein Kondensator ausgebildet mit einer rippenförmigen Spei­ cherelektrode 7, welche den Sourcebereich 3 kontaktiert, einer dielektrischen Schicht 8 und einer Plattenelektrode 9. Auf die gesamte Oberfläche des Substrats 1 ist eine Element­ schutzschicht 11 aufgebracht. Die rippenförmige Speicherelek­ trode 7 wird gebildet, indem eine Mehrzahl von Polysilizium­ schichten und eine Mehrzahl von Oxidschichten abwechselnd auf das Substrat aufgebracht und geätzt werden, und danach wird das ganze Substrat in eine Oxidätzlösung eingetaucht, um sämtliche zwischen den Polysiliziumschichten verbleibenden Oxidschichten zu entfernen. Dann werden die dielektrische Schicht 8 und die Plattenelektrode 9 gebildet. In diesem Fall sind jedoch die Flügelabschnitte 12 und 13 der Speicherelek­ trode empfindlich gegen Bruch, wenn das Substrat in die Ätz­ lösung eingetaucht wird. Wenn alle Oxidschichten zwischen den Polysiliziumschichten entfernt werden, sind nämlich die Flügelabschnitte 12 und 13 der Speicherelektrode 7 einseitig aufgehängt ohne jegliche Stützschichten, was zu einer Schwächung der Flügelabschnitte führt. Dieser Nachteil ver­ mindert die Zuverlässigkeit des Verfahrens und bewirkt auch einen instabilen Aufbau eines Stapelkondensators, der aus vielen Polysiliziumschichten gebildet ist.

Dementsprechend ist ein Ziel der Erfindung die Schaffung eines Stapelkondensators mit stabiler Struktur für eine DRAM- Speicherzelle.

Ein weiteres Ziel der Erfindung ist die Schaffung eines Ver­ fahrens zur Sicherstellung der Zuverlässigkeit und Stabilität des Verfahrens und zur Erhöhung der Kapazität eines Kondensa­ tors für eine DRAM-Speicherzelle.

Gemäß einem Aspekt der Erfindung umfaßt ein Stapelkondensator eine Speicherelektrode aus mehreren Polysiliziumschichten mit einer dazwischenliegenden Stützschicht.

Gemäß einem anderen Aspekt der Erfindung werden nur Teile von Oxidschichten zwischen mehreren Polysiliziumschichten abge­ ätzt, um Stützschichten zu bilden.

Im folgenden wird die Erfindung anhand eines in der Zeichnung gezeigten Ausführungsbeispiels näher beschrieben. In der Zeichnung zeigen:

Fig. 1 eine Schnittansicht eines herkömmlichen Stapelkon­ densators;

Fig. 2 eine Draufsicht zur Erläuterung des Musters eines erfinderischen Stapelkondensators;

Fig. 3 eine Schnittansicht bei der Linie a-b in Fig. 2;

Fig. 4 eine Schnittansicht bei der Linie c-d in Fig. 2; und

Fig. 5 Ansichten zur Erläuterung des erfinderischen Ver­ fahrens zur Herstellung eines Stapelkondensators.

Wie in Fig. 2 zur Erläuterung des Bildungsmusters des erfin­ derischen Stapelkondensators gezeigt, überlappen die benach­ barten Polysiliziumschichten 101 und 102, welche die Spei­ cherelektrode eines Kondensators bilden, einander und zeigen eine Überlappung 103. Die Bereiche der Polysiliziumschichten mit Ausnahme der Überlappung weisen Kontaktöffnungen 72, 73, 75 auf zur Verbindung der untersten Polysiliziumschichten mit den Sourcen von MOS-Transistoren. In den mittleren Bereichen der Polysiliziumschichten 101 und 102 erstreckt sich parallel zu diesen eine Oxidschicht 104, welche zwischen die Polysili­ ziumschichten zwischengelegt ist, um sie zu stützen. Nachdem mehrere Polysiliziumschichten auf das Substrat aufgebracht sind, wird ein Fotoresistmuster 76 über diesen gebildet, um das Muster der Speicherelektrode zu bilden. Das Fotoresist­ muster wird in dem Verfahren verwendet, welches nachfolgend anhand von Fig. 3 beschrieben wird.

Wie aus Fig. 3 ersichtlich, werden über dem Halbleitersub­ strat 31, welches Element-Isolieroxidschichten 32, 33, Sourcebereiche 35, 36, 38, Drainbereiche 34, 37, eine Wort­ leitung 40 und eine Bitleitung 41 aufweist, nacheinander eine dicke Isolierzwischenschicht 45 und eine Nitridschicht 46 aufgebracht. Die Abschnitte der Isolierzwischenschicht 45 und der Nitridschicht 46, die über den Sourcebereichen 35, 36, 38 positioniert sind, werden entfernt, um Kontaktöffnungen 72, 73, 75 zur Verbindung der Sourcebereiche mit dem Kondensator zu bilden. Die Speicherelektrode 80 des Kondensators kontak­ tiert die Sourcebereiche 35, 36, 38 über die Kontaktöffnungen 72, 73, 75. Über der Oberfläche der Speicherelektrode 80 wer­ den nacheinander eine dielektrische Schicht 81 und eine Plattenelektrode 90 gebildet. Die Speicherelektrode 80 ist rippenförmig, wobei ihre Flügelabschnitte zwischen die Flügelabschnitte der benachbarten anderen Speicherelektroden zwischengeschaltet sind. Und zwar umfaßt die mit dem Source­ bereich 36 verbundene Speicherelektrode eine erste Polysili­ ziumwand 54′, die mit dem Sourcebereich 36 verbunden ist und sich vertikal zu dem Substrat erstreckt, eine vierte Polysi­ liziumschicht 54, die mit dem oberen Ende der ersten Polysi­ liziumwand 54′ verbunden ist und sich parallel zu dem Sub­ strat erstreckt, und eine zweite Polysiliziumschicht 52, die mit der ersten Polysiliziumwand 54′ unterhalb der vierten Polysiliziumschicht 54 verbunden ist und sich parallel zu dem Substrat erstreckt. Ebenso umfaßt die Speicherelektrode, die mit dem anderen Sourcebereich 38 benachbart dem Sourcebereich 36 verbunden ist, eine zweite Polysiliziumwand 53′, die mit dem Sourcebereich 38 verbunden ist und sich vertikal zu dem Substrat erstreckt, eine dritte Polysiliziumschicht 53, die mit dem oberen Ende der zweiten Polysiliziumwand 53′ verbun­ den ist und sich parallel zu dem Substrat zwischen der vier­ ten Polysiliziumschicht 54 und der zweiten Polysilizium­ schicht 52 erstreckt, und eine erste Polysiliziumschicht 51, die mit der zweiten Polysiliziumwand 53′ unterhalb der zwei­ ten Polysiliziumschicht 52 verbunden ist und sich parallel zu dem Substrat erstreckt.

Obwohl in Fig. 3 die zwischen den Polysiliziumschichten ver­ bleibende Oxidschicht 104, wie in Fig. 2 gezeigt, nicht ge­ zeigt ist, werden nun, wie aus Fig. 4 ersichtlich, über das Halbleitersubstrat 31 nacheinander die Element-Isolieroxid­ schicht 32, die Isolierzwischenschicht 45 und die Nitrid­ schicht 46 aufgebracht, über welcher die erste, zweite, dritte und vierte Polysiliziumschicht 51, 52, 53, 54 nachein­ ander aufgebracht werden, wobei die erste, zweite, dritte und vierte Stützschicht 47′, 61′, 62′, 63′ zwischen deren mitt­ lere Bereiche zwischengelegt werden. Hier sind die erste, zweite, dritte und vierte Stützschicht die gleichen wie die in Fig. 2 gezeigte Oxidschicht 104. Die dielektrische Schicht 81 wird über den Oberflächen der Polysiliziumschich­ ten 51, 52, 53, 54 und der Stützschichten 47′, 61′, 62′, 63′ aufgebracht, auf welcher dann die Plattenelektrode 90 aufge­ bracht wird.

Wie in den Fig. 2, 3 und 4 gezeigt, leuchtet es ein, daß der Aufbau der Speicherelektrode des erfinderischen Stapel­ kondensators eine Mehrzahl gestapelter rippenförmiger Polysi­ liziumschichten umfaßt mit zwischen diese zwischengeschalte­ ten Stützschichten, um die Schwäche des rippenförmigen Auf­ baus auszugleichen.

Nachfolgend wird das Verfahren zur Herstellung des erfinderi­ schen Stapelkondensators anhand von Fig. 5 beschrieben.

Wie in Fig. 5A gezeigt, werden zuerst auf das Halbleitersub­ strat 31, welches die Element-lsolieroxidschichten 32, 33, die Sourcebereiche 35, 36, 38, 39, die Drainbereiche 34, 37, die Wortleitung 40 und die Bitleitung 41 aufweist, nacheinan­ der die Isolierzwischenschicht 45 und die Nitridschicht 46 von 1000 bis 2000 A Dicke aufgebracht, um das Ätzen in dem folgenden Verarbeitungsschritt zu sperren. Zwecks bequemer Beschreibung werden die durch die Bezugszeichen 36 und 39 ge­ kennzeichneten Abschnitte als erster Sourcebereich und durch die Bezugszeichen 35 und 38 gekennzeichneten Abschnitte als zweiter Sourcebereich bezeichnet.

Wie in Fig. 5B gezeigt, werden dann auf die Oberfläche der Nitridschicht 45 nacheinander die erste Oxidschicht 47 von 1000 bis 4000 A Dicke und die erste Polysiliziumschicht 51 von 500 bis 3000 A Dicke aufgebracht. Der Abschnitt der ersten Polysiliziumschicht 51, der über dem Sourcebereich 36, 39 gelegen ist, wird selektiv abgeätzt. Die Oxidschicht und die Polysiliziumschicht, welche danach hergestellt werden, weisen die gleiche Dicke auf wie die erste Oxidschicht 47 und die erste Polysiliziumschicht 51. Wie in Fig. 5C gezeigt, werden anschließend über der freiliegenden Oberfläche der ersten Oxidschicht 47 und der Oberfläche der ersten Polysili­ ziumschicht 51 nacheinander die zweite Oxidschicht 61 und die zweite Polysiliziumschicht 52 aufgebracht. Der Abschnitt der zweiten Polysliliziumschicht 52, der über dem zweiten Source­ bereich 35, 38 gelegen ist, wird selektiv geätzt, und dann wird die dritte Oxidschicht 62 über der gesamten Oberfläche des Substrats aufgebracht.

Wie in Fig. 5D gezeigt, wird das erste Fotoresistmuster 71 über der dritten Oxidschicht aufgebracht, um nacheinander die Abschnitte der dritten Oxidschicht 62, der zweiten Oxid­ schicht 61, der ersten Polysiliziumschicht 51, der ersten Oxidschicht 47, der Nitridschicht 46 und der Isolierzwischen­ schicht 45, welche über den zweiten Sourcebereichen 35, 38 gelegen sind, abgeätzt, wodurch die ersten Kontaktöffnungen 72, 73 hergestellt werden zum Freilegen der Oberfläche der zweiten Sourcebereich 35, 38. Wie in Fig. 5E gezeigt, wird dann, nachdem das erste Fotoresistmuster 71 entfernt ist und die zweite Polysiliziumwand 53′ mit der dritten Polysilizium­ schicht hergestellt ist unter Kontaktierung des zweiten Sourcebereichs 35, 38 und der ersten Polysiliziumschicht 51, die vierte Oxidschicht 63 auf die gesamte Oberfläche des Sub­ strats aufgebracht.

Wie in Fig. 5F gezeigt, wird dann das zweite Fotoresist­ muster 74 über der vierten Oxidschicht 63 aufgebracht, um nacheinander die Abschnitte der vierten Oxidschicht 63, der dritten Oxidschicht 62, der zweiten Polysiliziumschicht 52, der zweiten Oxidschicht 61, der ersten Oxidschicht 47, der Nitridschicht 46 und der Isolierzwischenschicht 45 abgeätzt, die über dem ersten Sourcebereich 36 gelegen sind, wodurch die zweite Kontaktöffnung gebildet wird zum Freilegen der Oberfläche des ersten Sourcebereichs.

Wie in Fig. 5G gezeigt, wird das dritte Fotoresistmuster 76 auf der gesamten Oberfläche des Substrats aufgebracht. Das dritte Fotoresistmuster ist das gleiche wie das in Fig. 2 gezeigte Fotoresistmuster 76. Der Abschnitt, der nicht durch das dritte Fotoresistmuster 76 überdeckt ist, wird abgeätzt, bis die Nitridschicht 46 freigelegt ist (siehe Fig. 2). Die Nitridschicht 46 dient dazu, den Ätzprozeß zu sperren.

Anschließend wird das Halbleitersubstrat 31 3 bis 4 Minuten lang in eine BOE-Lösung (Buffered Oxide Etch) im Verhältnis 7 : 1 (NK₄F : HF) oder 100 bis 120 Minuten lang in eine HF-Lösung im Verhältnis 100 : 1 (H₂O : HF) eingetaucht oder eine vorgege­ bene Zeit lang dem isotropen Trockenätzen unterworfen, wobei das Fotoresistmuster 76 aufrechterhalten wird, um so etwa 4500 A bis 3700 A von dem Äußeren des Fotoresistmusters 76 zu dem Inneren der ersten, zweiten, dritten und vierten Oxid­ schicht 47, 61, 62, 63 unter dem Fotoresistmuster 76 abzu­ ätzen, um dadurch die Struktur zu erhalten, die in den Figu­ ren 5H oder 5I gezeigt ist. Wie in den Fig. 5H oder 5I ge­ zeigt, sind die erste, zweite, dritte und vierte Stützschicht 47′, 61′, 62′, 63′ gezeigt, die gebildet werden, indem Ab­ schnitte der ersten, zweiten, dritten und vierten Oxidschicht abgeätzt werden. Die Stützschichten sind die gleichen wie die Stützschicht 104, die sich in Längsrichtung unter dem Mittel­ teil des dritten Fotoresistmusters 76 erstreckt, wie in Fig. 2 gezeigt. Wenn die Breite des Fotoresistmusters 76 0,5 µm dick ist, beträgt in dieser Ausführungsform die Dicke der obigen Stützschichten vorzugsweise etwa 300 bis 500 A. Dann wird die dielektrische Schicht 81 auf den Oberflächen der freiliegenden ersten, zweiten, dritten und vierten Polysili­ ziumschicht 51, 52, 53, 54 und der ersten, zweiten, dritten und vierten Stützschicht 47′, 61′, 62′, 63′ aufgebracht, und die fünfte Siliziumschicht 90 wird als die Plattenelektrode auf der gesamten Oberfläche des Substrats niedergeschlagen, wodurch der Kondensator der DRAM-Speicherzelle fertiggestellt wird. Die dielektrische Schicht kann mittels Wärmeoxidation in einer Sauerstoffatmosphäre gebildet werden oder mittels eines ONO-Filmes (Oxid-Nitrid-Oxid) von 30 bis 50 A Dicke mit guter dielektrischer Charakteristik gebildet werden.

Gemäß der Erfindung sind also die stützenden Oxidschichten zwischen die Polysiliziumschichten zwischengeschaltet, um die Strukturschwäche der Flügelabschnitte der rippenförmigen Speicherelektroden auszugleichen und die Verarbeitungszuver­ lässigkeit zu verbessern. Folglich wird mit Überwindung der Begrenzungen, welche die Erhöhung der Kapazität des Kondensa­ tors begleiten, ein Kondensator einer DRAM-Speicherzelle ge­ schaffen, der sich zu hoher Integration und großer Kapazität eignet.

Die Erfindung ist zwar im einzelnen anhand einer bevorzugten Ausführungsform gezeigt und beschrieben worden, es versteht sich aber für den Fachmann, daß Abwandlungen im einzelnen vorgenommen werden können, ohne von dem Gedanken und Rahmen der Erfindung abzuweichen.

Claims (21)

1. Halbleiterspeichervorrichtung mit einem ersten und einem zweiten leitenden Bereich, die auf einem Halbleitersubstrat ausgebildet sind, gekennzeichnet durch
eine erste Polysiliziumwand (57′), die sich vertikal zu dem Halbleitersubstrat (31) erstreckt und dabei den ersten leitenden Bereich (36) kontaktiert,
eine zweite Polysiliziumschicht (52), die sich parallel zu dem Halbleitersubstrat (31) erstreckt über eine vorgegebene Strecke und dabei die erste Polysiliziumwand (54′) kontak­ tiert,
eine vierte Polysiliziumschicht (54), die sich in der gleichen Richtung wie die zweite Polysiliziumschicht (52) über eine vorgegebene Strecke erstreckt und dabei das obere Ende der ersten Polysiliziumwand (51′) kontaktiert,
eine zweite Polysiliziumwand (53′), die sich vertikal zu dem Halbleitersubstrat (31) erstreckt und dabei den zweiten leitenden Bereich (35, 38) kontaktiert,
eine erste Polysiliziumschicht (51), die sich in der zu der zweiten Polysiliziumschicht (52) entgegengesetzten Rich­ tung unter der zweiten Polysiliziumschicht (52) über eine vorgegebene Strecke erstreckt und dabei die zweite Polysili­ ziumwand (53′) kontaktiert,
eine dritte Polysiliziumschicht (53), die sich in der gleichen Richtung wie die erste Polysiliziumschicht (51) über eine vorgegebene Strecke erstreckt zwischen der zweiten Poly­ siliziumschicht (52) und der vierten Polysiliziumschicht (54) und dabei das obere Ende der zweiten Polysiliziumwand (53′) kontaktiert,
eine Isolierschicht (45), die unter der ersten Polysilizi­ umschicht (51) und zwischen der ersten und der zweiten Poly­ siliziumwand (54′, 53′) ausgebildet ist,
eine Mehrzahl von Stützschichten (47′, 61′, 62′, 63′), die sich in Längsrichtung der dritten Polysiliziumschicht (53) erstrecken, um so Teile der Zwischenräume zwischen der ersten, zweiten, dritten und vierten Polysiliziumschicht (51 . . . 54) und der lsolierschicht (45) auszufüllen,
eine dielektrische Schicht (81), die auf den Oberflächen der ersten und zweiten Polysiliziumwand (54′, 53′), der ersten, zweiten, dritten und vierten Polysiliziumschicht (51 . . . 54) und der Stützschichten (47′, 61′, 62′, 63′) ausge­ bildet ist,
und eine fünfte Polysiliziumschicht (90), die die obere Fläche der vierten Polysiliziumschicht (53) überdeckt und dabei die Oberfläche der dielektrischen Schicht (81) kontak­ tiert.

2. Speichervorrichtung nach Anspruch 1, dadurch gekennzeich­ net, daß die erste, zweite, dritte und vierte Polysilizium­ schicht (51 . . . 54) die gleiche Breiten- und Längenausdehnung aufweisen, wobei die Längenausdehnung innerhalb des Abstandes zwischen dem ersten und dem zweiten leitenden Bereich (36, 39; 35, 38) liegt.

3. Speichervorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Stützschicht (47′, 61′, 62′, 63′) Siliziumoxid umfassen, wobei sie eine Breite umfassen, die wenigstens gleich oder kleiner ist als die Breite der ersten, zweiten, dritten und vierten Polysiliziumschicht (51 . . . 54).

4. Speichervorrichtung nach Anspruch 1, dadurch gekennzeich­ net, daß die erste Polysiliziumwand (54′) sowie die zweite und vierte Polysiliziumschicht (52, 54) oder die zweite Sili­ ziumwand (53′) sowie die erste und die dritte Polysilizium­ schicht (51, 53) als die Speicherelektrode (80) eines Konden­ sators dienen.

5. Speichervorrichtung nach Anspruch 1, dadurch gekennzeich­ net, daß die fünfte Polysiliziumschicht (90) als Plattenelek­ trode eines Kondensators dient.

6. DRAM-Speicherzelle, gekennzeichnet durch
einen Kondensator mit Speicher- und Plattenelektroden (80, 90),
einen Transistor mit einem leitenden Bereich (35, 38), der in einem Substrat (31) ausgebildet ist,
wobei die Speicherelektrode (80) eine Polysiliziumwand (53′) umfaßt, die sich vertikal zu dem Substrat (31) erstreckt und dabei den leitenden Bereich (35, 38) des Transistors kontaktiert,
eine erste Polysiliziumschicht (51), die sich parallel zu dem Substrat (31) erstreckt und dabei die Polysiliziumwand (53′) kontaktiert,
eine zweite Polysiliziumschicht (52), die sich parallel zu dem Substrat (31) über der ersten Polysiliziumschicht (51) erstreckt und dabei die Polysiliziumwand kontaktiert,
und eine Stützschicht (61′), die sich in Längsrichtung der Polysiliziumschichten zwischen der ersten und der zweiten Polysiliziumschicht (51, 52) erstreckt.

7. DRAM-Speicherzelle nach Anspruch 6, dadurch gekennzeich­ net, daß die erste und die zweite Polysiliziumschicht (51, 52) die gleiche Breite und Länge aufweisen, wobei die Länge wenigstens kleiner als der Abstand zwischen dem leitenden Bereich (35, 38) von dem benachbarten Bereich (36) ist.

8. DRAM-Speicherzelle nach Anspruch 6 oder 7, dadurch gekennzeichnet, daß die Stützschicht (61′) Siliziumoxid ist, wobei sie eine Breite aufweist, die wenigstens gleich oder kleiner ist als die Breite der ersten und zweiten Polysilizi­ umschicht (51, 52).

9. Verfahren zur Herstellung einer Halbleitervorrichtung, gekennzeichnet durch die Schritte,
daß nacheinander eine Isolierzwischenschicht und eine Nitridschicht aufgebracht werden auf einem Halbleitersub­ strat, das eine Element-Isolieroxidschicht, erste und zweite Sourcebereiche, einen Drainbereich und eine Gate-Elektrode eines Transistors sowie eine Bitleitungselektrode umfaßt,
daß eine erste Oxidschicht auf der Nitridschicht gebildet wird, wobei die erste Oxidschicht durch die erste Polysilizi­ umschicht bedeckt wird, und wobei der über dem ersten Source­ bereich gelegene Abschnitt der Polysiliziumschicht abgeätzt wird,
daß eine zweite Oxidschicht auf der freigelegten Oberflä­ che der ersten Oxidschicht und der ersten Polysiliziumschicht gebildet wird, wobei die zweite Oxidschicht durch die zweite Polysiliziumschicht bedeckt wird, und wobei der über dem zweiten Sourcebereich gelegene Abschnitt der zweiten Polysi­ liziumschicht abgeätzt wird,
daß eine dritte Oxidschicht auf der freigelegten Oberflä­ che der zweiten Oxidschicht und der zweiten Polysilizium­ schicht gebildet wird, wobei die Abschnitte der dritten Oxid­ schicht, der zweiten Oxidschicht, der ersten Polysilizium­ schicht, der ersten Oxidschicht, der Nitridschicht und der Isolierzwischenschicht, die über dem zweiten Sourcebereich gelegen sind, nacheinander abgeätzt werden, um die erste Kon­ taktöffnung zu bilden,
daß eine dritte Polysiliziumschicht auf der Innenseite der ersten Kontaktöffnung und der oberen Fläche der Oxidschicht aufgebracht wird, wobei der über dem ersten Sourcebereich ge­ legene Abschnitt der dritten Polysiliziumschicht abgeätzt wird,
daß eine vierte Oxidschicht auf der freigelegten Oberflä­ che der dritten Oxidschicht und der dritten Polysilizium­ schicht gebildet wird, wobei die Abschnitte der vierten Oxid­ schicht, der dritten Oxidschicht, der zweiten Polysilizium­ schicht, der zweiten Oxidschicht, der ersten Oxidschicht, der Nitridschicht und der Isolierzwischenschicht nacheinander ab­ geätzt werden, um eine zweite Kontaktöffnung zu bilden,
daß eine vierte Polysiliziumschicht auf der Innenseite der zweiten Kontaktöffnung und der oberen Fläche der vierten Oxidschicht aufgebracht wird, wobei der über dem zweiten Sourcebereich gelegene Abschnitt der vierten Polysilizium­ schicht abgeätzt wird, daß ein Fotoresistmuster auf den Ober­ flächen der vierten Polysiliziumschicht und der vierten Oxid­ schicht gebildet wird, wobei die Bereiche der Schichten, die nicht durch das Fotoresistmuster bedeckt sind, abgeätzt wer­ den, bis die Nitridschicht freigelegt ist,
und daß über eine gegebene Zeitspanne teilweise eine iso­ trope Trockenätzung oder Naßätzung an der ersten, zweiten, dritten und vierten Oxidschicht durchgeführt wird, die je­ weils unter der ersten, zweiten, dritten und vierten Poly­ siliziumschicht positioniert sind, während das Fotoresist­ muster aufrechterhalten wird, um so Stützschichten zu bilden.

10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß die dritte Polysiliziumschicht in dem fünften Schritt mit der ersten Polysiliziumschicht verbunden wird.

11. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß die vierte Polysiliziumschicht in dem siebenten Schritt mit der zweiten Polysiliziumschicht verbunden wird.

12. Verfahren nach einem der Ansprüche 9 bis 11, dadurch gekennzeichnet, daß die erste, zweite, dritte und vierte Schicht die zweite und vierte Polysiliziumschicht isolieren, beginnend bei der ersten und der dritten Polysiliziumschicht.

13. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß die Nitridschicht in dem achten Schritt als ätzungsverhin­ dernde Schicht dient.

14. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß die erste, zweite, dritte und vierte Oxidschicht in dem neunten Schritt auf isotrope Art in Breitenrichtung des Foto­ resistmusters geätzt werden, und daß sich die Stützschichten jeweils in Längsrichtung des Fotoresistmusters in der Mitte unter der ersten, zweiten, dritten und vierten Polysilizium­ schicht erstrecken.

15. Verfahren nach Anspruch 9, gekennzeichnet durch die Schritte,
daß eine dünne dielektrische Schicht auf der freigelegten Oberfläche der Nitridschicht, der Stützschichten und der ersten, zweiten, dritten und vierten Polysiliziumschicht ge­ bildet wird,
und daß eine fünfte Polysiliziumschicht aufgebracht wird auf dem oberen Teil des Halbleitersubstrats einschließlich der Oberfläche der dielektrischen Schicht,
wodurch die erste und die dritte Polysiliziumschicht oder die zweite und die vierte Polysiliziumschicht als die Spei­ cherelektrode eines Kondensators dienen und die fünfte Poly­ siliziumschicht als die Plattenelektrode des Kondensators dient.

16. Verfahren nach Anspruch 9, daß das Verfahren von dem vierten Schritt bis zu dem siebenten Schritt wiederholt wer­ den kann.

17. Verfahren zur Erzeugung eines Stapelkondensators einer DRAM-Speicherzelle, gekennzeichnet durch die Schritte,
daß eine Mehrzahl von Polysiliziumschichten und eine Mehr­ zahl von Oxidschichten über dem leitenden Bereich aufgebracht werden, der auf einem Halbleitersubstrat ausgebildet ist,
daß die vorgegebenen Abschnitte der Mehrzahl von Polysili­ ziumschichten und der Mehrzahl von Oxidschichten abgeätzt werden, bis die Oberfläche der leitenden Schicht freigelegt ist, um so eine Kontaktöffnung zu bilden,
daß eine weitere Polysiliziumschicht auf der Innenseite der Kontaktöffnung aufgebracht wird, wobei die weitere Poly­ siliziumschicht mit der Mehrzahl von Polysiliziumschichten verbunden ist,
daß Abschnitte der Oxidschichten zwischen der Mehrzahl von Polysiliziumschichten entfernt werden,
daß eine dielektrische Schicht über der freigelegten Ober­ fläche der verbleibenden Oxidschichten und der Polysilizium­ schichten gebildet wird,
und daß eine weitere Polysiliziumschicht über dem oberen Teil des Halbleitersubstrats einschließlich der Oberfläche der dielektrischen Schicht aufgebracht wird.

18. Verfahren nach Anspruch 17, dadurch gekennzeichnet, daß die in der Kontaktöffnung gebildete Polysiliziumschicht mit der Mehrzahl von Polysiliziumschichten verbunden ist.

19. Verfahren nach Anspruch 17 oder 18, dadurch gekennzeich­ net, daß die Mehrzahl der Polysiliziumschichten und die in der Kontaktöffnung gebildete Polysiliziumschicht als die Speicherelektrode des Kondensators dienen.

20. Verfahren nach Anspruch 17, dadurch gekennzeichnet, daß die verbleibenden Oxidschichten in dem vierten Schritt als die Stützschichten zum Stützen der Mehrzahl von Polysilizium­ schichten dienen.

21. Verfahren nach Anspruch 17, dadurch gekennzeichnet, daß eine weitere Polysiliziumschicht als die Plattenelektrode des Kondensators dient.