DE4430771A1 - Verfahren zur Herstellung eines Kondensators für einen dynamischen Direktzugriffspeicher - Google Patents

Verfahren zur Herstellung eines Kondensators für einen dynamischen Direktzugriffspeicher

Info

Publication number
DE4430771A1
DE4430771A1 DE4430771A DE4430771A DE4430771A1 DE 4430771 A1 DE4430771 A1 DE 4430771A1 DE 4430771 A DE4430771 A DE 4430771A DE 4430771 A DE4430771 A DE 4430771A DE 4430771 A1 DE4430771 A1 DE 4430771A1
Authority
DE
Germany
Prior art keywords
capacitor
spacer element
insulating film
layer
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE4430771A
Other languages
English (en)
Other versions
DE4430771C2 (de
Inventor
Dong Yeal Keum
Cheol Soo Park
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of DE4430771A1 publication Critical patent/DE4430771A1/de
Application granted granted Critical
Publication of DE4430771C2 publication Critical patent/DE4430771C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/30DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/318DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/82Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/75Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/82Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H01L28/87Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

Die vorliegende Erfindung betrifft allgemein ein Verfahren zur Herstellung eines Kondensators für einen dynamischen Di­ rektzugriffspeicher (auf den nachfolgend als "DRAN" Bezug genommen wird) und insbesondere die Verbesserung von sowohl der Kapazität wie der Topologie des Kondensators zusammen mit dem Verfahren.
Der neueste Trend zur starken Integration von DRAN-Speichern bringt unvermeidlich eine Verminderung der Zellenabmessung mit sich. Eine derartige Verminderung der Zellenabmessung führt jedoch zu einer Schwierigkeit, Kondensatoren mit aus­ reichender Kapazität auszubilden. Dies ist deshalb der Fall, weil die Kapazität proportional zum Oberflächenbereich des Kondensators ist. Im Fall einer DRAN-Vorrichtung, die durch einen MOS-Transistor und einen Kondensator gebildet ist, ist es insbesondere wichtig, die Zellenabmessung zu vermindern und trotzdem eine große Kapazität für den Transistor bei ho­ her Integration der DRAN-Vorrichtung zu erhalten.
Die Kapazität eines derartigen Kondensators, der auf einem verminderten Bereich oder einer verminderten Fläche ausgebil­ det ist, kann durch die folgende Gleichung ausgedrückt wer­ den:
Kapazität (C) α Dielektrizitätskonstante × Oberflächenbereich + Dicke der *Dielektrizitätsschicht.
Große Forschungs- und Entwicklungsanstrengungen sind unternommen worden, um die Kapazität zu vergrößern. Beispielsweise ist die Verwendung eines dielektrischen Materials bekanntge­ worden, das eine hohe Dielektrizitätskonstante aufweist, die Ausbildung einer dünnen Dielektrizitätsschicht, die Ausbil­ dung eines Kondensators mit einem vergrößerten Oberflächenbe­ reich. Jede dieser Techniken hat jedoch ein Problem. Obwohl verschiedene Materialien als Dielektrizitätsmaterial mit ho­ her Dielektrizitätskonstante vorgeschlagen worden sind, haben sie sich jedoch mit anderen Worten nicht als zuverlässig her­ ausgestellt, und der dünne Film hat die Eigenschaft einer Verbindungs- oder Übergangszusammenbruchspannung. Die Dicken­ verminderung der Dielektrizitätsschicht führt zu einer Be­ schädigung der Dielektrizitätsschicht, welche die Zuverläs­ sigkeit des Kondensators ernsthaft beeinträchtigt. Zur Ver­ größerung des Oberflächenbereichs des Kondensators muß ein komplexer Prozeß verwendet werden. Die Zunahme des Oberflä­ chenbereichs führt außerdem zu einer Verschlechterung des Integrationsgrades.
Vorhandene Kondensatoren umfassen allgemein eine Leitungs­ schicht, die aus einer Polysiliciumschicht besteht, und eine Dielektrizitätsschicht, die aus einem Oxidfilm, einem Nitrid­ film oder einer Kombination daraus besteht. Um den Oberflä­ chenbereich des Kondensators zu vergrößern hat die Polysi­ liciumschicht eine Mehrschichtstruktur, und Abstandhalterele­ mente haben eine Stiftgestalt, eine zylindrische Gestalt oder die Gestalt eines rechteckigen Rahmens, die sich durch die Mehrschichtstruktur erstrecken, um die Schichten der Mehr­ schichtstruktur zu verbinden.
Nachfolgend soll der stiftförmige Kondensator näher erläutert werden. Zum Herstellen des stiftförmigen Kondensators werden zunächst ein Zwischenschichtisolierfilm und eine erste Eineb­ nungsschicht mit überlegenen Fluiditätseigenschaften aufein­ anderfolgend über einem Halbleitersubstrat hergestellt, das einen Feldoxidfilm an seinem Elementisolierbereich und MOS- Feldeffekttransistor (auf den nachfolgend als "MOSFET" Bezug genommen wird) -Elemente, wie beispielsweise einen Gateoxid­ film und ein Gate an seinem aktiven Bereich, wodurch das Halbleitersubstrat eingeebnet wird. Daraufhin wird eine erste Leitungsschicht, ein erster Isolierfilm, eine zweite Lei­ tungsschicht und ein zweiter Isolierfilm aufeinanderfolgend über der ersten Einebnungsschicht ausgebildet.
Daraufhin werden sämtliche über dem Halbleitersubstrat ausge­ bildeten Schichten aufeinanderfolgend an ihren Bereichen ent­ fernt, die über einem Bereich des Halbleitersubstrats ange­ ordnet sind, der als der aktive, in Kontakt mit einem Konden­ sator zu bringende Bereich bestimmt ist, wodurch ein Kontakt­ loch bestimmt wird. Eine dritte Leitungsschicht wird als Überzug über den resultierenden Aufbau derart ausgebildet, daß das Kontaktloch ausgefüllt wird. Über der dritten Lei­ tungsschicht wird ein dritter Isolierfilm ausgebildet. Da­ durch wird ein stiftförmiger Kondensator erhalten, der einen Aufbau zum vertikalen Verbinden der Leitungsschichten mitein­ ander hat.
Obwohl dieser beschriebene Mehrschichtaufbau es dem herkömm­ lichen stiftförmigen Kondensator erlaubt, einen vergrößerten Oberflächenbereich zu haben, hat er weiterhin eine unzurei­ chende Kapazität aufgrund der hohen Integration der DRAN-Vor­ richtung, die ihn verwendet. Die DRAN-Vorrichtung erleidet dadurch eine Verschlechterung ihrer Betriebszuverlässigkeit. Da der Kondensator einen Mehrschichtenaufbau hat, tritt eine Vergrößerung der Topologie auf, wodurch aufeinanderfolgende Schichten hinsichtlich der Fähigkeit, Stufen zu überziehen, verschlechtert werden.
Bei der Herstellung des zylindrischen Kondensators wird ande­ rerseits eine Leitungsschicht über eine Einebnungsschicht des Halbleitersubstrataufbaus aufgetragen, die nach einer Ausbil­ dung eines Kontaktlochs erhalten wird, durch welches ein ak­ tiver Bereich des Halbleitersubstrats, der in Kontakt mit einem Kondensator gelangen soll, erhalten wird, um das Kon­ taktloch auszufüllen. Daraufhin wird ein Isolierfilmmuster mit einer zylindrischen Stabform auf einem Bereich der Lei­ tungsschicht gebildet.
Obwohl der zylindrische Kondensator den Vorteil einer vermin­ derten Topologie im Vergleich zu dem stiftförmigen Kondensa­ tor hat, bringt er eine Verschlechterung des Integrations­ grads aufgrund seines kleinen Oberflächenbereichs mit sich, weil er zum Erzielen einer ausreichenden Kapazität einen gro­ ßen Bereich oder eine große Fläche einnehmen sollte. Die Ka­ pazität kann natürlich durch wiederholtes Ausbilden von zy­ lindrischen Seitenwänden vergrößert werden, die in eine Mehr­ zahl konzentrischer Kreise auszuformen sind. In diesem Fall wird jedoch die Gesamtherstellung komplex.
Die Aufgabe der vorliegenden Erfindung besteht deshalb darin, die beim Stand der Technik angetroffenen Probleme dadurch zu überwinden, daß ein Verfahren zur Herstellung eines DRAN-Kon­ densators geschaffen wird, der eine Kombination des stiftför­ migen Aufbaus und des zylindrischen Aufbaus hat und bei Re­ duktion seiner Topologie eine erhöhte Kapazität haben kann.
Nachfolgend wir die Erfindung anhand der Zeichnung beispiel­ haft näher erläutert.
Die Fig. 1A bis 1H zeigen Querschnittsansichten zur Ver­ deutlichung der Herstellungsschritte der Herstellung eines DRAN-Kondensators gemäß der vorliegenden Erfindung.
In den Figuren IA bis 1H bezeichnen gleiche Bezugsziffern gleiche Teile.
In Fig. 1A ist ein MOSFET-Aufbau gezeigt, wobei ein Halblei­ tersubstrat 11 einen Feldoxidfilm 12 an seinem Elementisola­ tionsbereich und einen Gateoxidfilm 13 und ein Gate 14 an seinem aktiven Bereich hat, über dem ein Zwischenschichtiso­ lierfilm 15, eine (nicht gezeigte) Bit-Leitung und eine Ein­ ebnungsschicht 16 aufeinanderfolgend ausgebildet werden.
In der Zeichnung ist außerdem gezeigt, daß ein erster Iso­ lierfilm 17, eine Leitungsschicht 18, ein zweiter Isolierfilm 19 und eine zweite Leitungsschicht 20 über der ersten Eineb­ nungsschicht 16 aufeinanderfolgend ausgebildet sind. Die zwei­ te Leitungsschicht 20, ein Film, der notwendig ist, um ein Kontaktloch durch einen nachfolgenden Ätzschritt zu bilden, dient zur Verminderung der Größe des Kontaktlochs. Wenn das Kontaktloch eine große Größe oder Abmessung hat, die aus­ reicht, um ein photoempfindliches Filmmuster zu bilden, oder wenn das photoempfindliche Filmmuster zum Öffnen des Kontakt­ lochs mit einer sehr kleinen Größe oder Abmessung ausgebildet ist, beispielsweise mit einer Größe von nicht weniger als 0,4 µm, kann die zweite Leitungsschicht 20 nicht ausgebildet wer­ den.
Daraufhin werden die über dem Halbleitersubstrat gebildeten Schichten, die zweite Leitungsschicht 20 bis zum Zwischen­ schichtisolierfilm 15 aufeinanderfolgend an ihren Bereichen entfernt, die über einem Bereich des Halbleitersubtrats lie­ gen, der als in Kontakt mit einem Kondensator zu gelangender Aktivbereich bestimmt ist, wodurch ein Kontaktloch 21 gebil­ det wird. Eine dritte Leitungsschicht 22 ist als Schicht über dem resultierenden Aufbau derart aufgetragen, daß das Kon­ taktloch 21 ausgefüllt ist. Über der dritten Leitungsschicht werden ein dritter Isolierfilm 23 und ein vierter Isolierfilm 24 aufeinanderfolgend ausgebildet. Daraufhin wird ein pho­ toempfindliches Filmmuster 25 über einen Bereich des vierten Isolierfilms 24 ausgebildet, welcher Bereich als Kondensator zu bestimmen ist, und bedeckt das Kontaktloch 21.
Die gebildeten Isolierfilme bestehen bevorzugt aus unter­ schiedlichen Materialien in Hinsicht auf aufeinanderfolgende Ätzprozeduren. In Übereinstimmung mit der vorliegenden Erfin­ dung ist ein Material für den zweiten Isolierfilm 19 und den dritten Isolierfilm 23 hinsichtlich des Selektionsverhält­ nisses demjenigen für den ersten Isolierfilm 17 und den vier­ ten Isolierfilm 24 überlegen, wenn ein Naßätzen oder ein HF- Dampfätzen angewandt werden. Beispielsweise bestehen der zweite Isolierfilm 19 und der dritte Isolierfilm 23 aus Phos­ phorsilicatglas (auf das nachfolgend als "PSG" Bezug genommen wird), während der erste Isolierfilm 17 und der vierte Iso­ lierfilm 23 aus einem Hoch- oder Mitteltemperaturoxid oder aus Tetraethylorthosilicat (auf das nachfolgend als "TEOS" Bezug genommen wird) bestehen. Die ersten, zweiten und drit­ ten Leitungsschichten 18, 20, 22 bestehen aus Polysilicium oder amorphem Silicium.
Unter Verwendung des photoempfindlichen Filmmuster 25 als Maske werden der vierte Isolierfilm 24, der dritte Isolier­ film 23, die dritte Leitungsschicht 22, die zweite Leitungs­ schicht 20 und der zweite Isolierfilm 19 aufeinanderfolgend an durch das photoempfindliche Filmmuster 25 nicht bedeckten Bereichen derart entfernt, daß die erste Leitungsschicht 18, wie in Fig. 1B gezeigt, teilweise entfernt wird. Nach dem teilweisen Entfernen der vierten, dritten und zweiten Iso­ lierfilme 24, 23, 19 wird das photoempfindliche Filmmuster 25 entfernt.
Als Ergebnis der teilweisen Entfernung werden ein viertes Isolierfilmmuster 24, ein drittes unterschnittenes Isolier­ filmmuster 23, ein drittes Leitungsschichtmuster 22, ein zweites Leitungsschichtmuster 20 und ein unterschnittenes zweites Isolierfilmmuster 19 erhalten, da die zweiten und dritten Isolierfilme 19 und 20 aus einem Material bestehen, das ein hohes Selektionsverhältnis hat.
In Fig. 1C ist ein [-förmiges Isolierabstandhalterelement 26 gezeigt, das an einer Seitenwand gebildet ist, die durch das zweite unterschnittene Isolierfilmmuster 19, das zweite Lei­ tungsschichtmuster 20, das dritte Leitungsschichtmuster 22 und das dritte unterschnittene Isolierfilmmuster 23 insgesamt gebildet ist. Das [-förmige Isolierabstandhalterelement 26 wird durch ein vorbestimmtes Material gebildet, das ein nied­ riges oder kleines Ätzselektionsverhältnis hat, beispielswei­ se einen Hoch- oder Mitteltemperaturoxidfilm oder einen TEOS- Isolierfilm, wenn die zweiten und dritten Isolierfilme aus PSG bestehen, auf der gesamten Oberfläche des Aufbaus von Fig. 1B, und daraufhin durch vollständiges Ätzen des vorbe­ stimmten Materials.
Daraufhin werden das vierte Isolierfilmmuster 24 und das dritte Isolierfilmmuster 23 weggeätzt, um wie in Fig. 1D gezeigt, das dritte Leitungsschichtmuster 22 freizulegen.
In Fig. 1E ist eine vierte Leitungsschicht 27 gezeigt, die auf der gesamten Oberfläche des resultierenden Aufbaus von Fig. 1D ausgebildet ist.
Als nächstes wird die vierte Leitungsschicht 27 einer Gesamt­ ätzung unterworfen, um ein erstes Leitungsabstandhalterele­ ment 28 an einer Seitenwand des Isolierabstandhalterelements 26 zu bilden, wie in Fig. 1F gezeigt. Dieses Gesamtätzen entfernt außerdem die Bereiche der ersten und dritten Lei­ tungsschichten 18, 22, die durch die Entfernung der vierten Leitungsschicht 27 freigelegt sind, wodurch der Kondensator freigelegt und außerdem ein zweites Leitungsabstandhalterele­ ment 29 gebildet werden, wobei ein Teil der dritten Leitungs­ schicht 22 durch das [-förmige Isolierabstandhalterelement 26 geschützt ist.
Ein anderer Ätzprozeß wird vorgenommen, um das Isolierab­ standhalterelement 26, das zweite Isolierfilmmuster 19 und den ersten Isolierfilm 17 vollständig zu entfernen, wodurch die gesamten Oberflächen der Leitungsschichten, wie in Fig. 1G gezeigt, frei liegen.
In Fig. 1H sind ein fünfter Isolierfilm 30 und eine Platten­ elektrode 31 gezeigt, die aufeinanderfolgend auf sämtlichen frei liegenden Oberflächen der frei liegenden Leitungsschich­ ten und auf der Oberfläche der Einebnungsschicht gebildet sind. Der fünfte Isolierfilm 30 besteht aus Oxid, Nitrid oder Oxid-Nitrid-Oxid und wird dazu verwendet, als Dielektrikum zu dienen.
Obwohl ein Kondensator beschrieben worden ist, der derart strukturiert ist, daß er zwei stiftförmige Leitungsschichten hat, von denen jede mit einem Leitungsabstandhalterelement beschichtet ist, kann ein Kondensator, bei dem die beiden stiftförmigen Leitungsschichten wiederholt sind, in Überein­ stimmung mit dem erfindungsgemäßen Verfahren hergestellt wer­ den. Außerdem kann ein Kondensator mit drei oder mehr stift­ förmigen Leitungsschichten, von denen jede mit einem Lei­ tungsabstandhalterelement beschichtet ist, durch wiederholtes Laminieren der dritten und vierten Isolierfilme 23, 24, Ein­ lagern einer weiteren Leitungsschicht, die mit der dritten Leitungsschicht 22 verbunden ist, dazwischen, und Durchführen der darauffolgenden Ausbildungsprozesse für Isolierabstand­ halterelemente und Leitungsabstandhalterelemente erhalten werden.
Wie vorstehend beschrieben, ist das Verfahren zur Herstellung eines DRAN-Kondensators gemäß der vorliegenden Erfindung ge­ kennzeichnet durch Ausbilden von Mehrfachisolierfilmen mit unterschiedlichem Ätzselektionsverhältnis zwischen Leitungs­ schichten über dem Einebnungsfilm, Unterschneiden der oberen und unteren Bereiche des Leitungsmusters unter Verwendung der Differenz des Ätzselektionsverhältnisses, wenn der Kondensa­ tor in einer Stiftstruktur ausgebildet wird, Ausbilden des Isolierabstandhalterelements derart, daß es die unter­ schnittenen Bereiche ausfüllt, Ausbilden der Leitungsabstand­ halterelemente an der Seitenwand des Isolierabstandhalterele­ ments und Ätzen der Leitungsschicht an der Innenseite des Isolierabstandhalterelements mit einer vorbestimmten Dicke, um das innenseitige Leitungsabstandhalterelement zu bilden. Der durch dieses Verfahren hergestellte Kondensator ist des­ halb so strukturiert, daß er eine Mehrzahlstiftförmiger Lei­ tungsschichten hat, wobei jede mit einem Leitungsabstandhal­ terelement beschichtet ist.
Da das vorliegende Verfahren aus der Differenz des Ätzselek­ tionsverhältnisses Vorteil zieht, verwendet es wenige Ätzmas­ ken, was die Herstellung eines DRAN-Kondensators erleichtert.
Die Zunahme eines Oberflächenbereichs durch die Leitungsab­ standhalterelemente führt außerdem zu einer Vergrößerung der Kapazität des Kondensators. Der durch das erfindungsgemäße Verfahren hergestellte Kondensator hat weniger Stufen als die herkömmlichen Kondensatoren mit derselben Kapazität, so daß das Verfahren einen deutlichen Vorteil im Vergleich zu den herkömmlichen Verfahren hat, einschließlich der Fähigkeit, die Stufen zu beschichten.
Weitere Merkmale, Vorteile und Ausführungsformen der Erfin­ dung, die vorliegend beschrieben ist, gehen für den Fachmann aus der vorstehenden Offenbarung ohne weiteres hervor. Wäh­ rend spezielle Ausführungsformen der Erfindung im einzelnen beschrieben worden sind, können deshalb Abwandlungen und Än­ derungen dieser Ausführungsformen vorgenommen werden, ohne vom Geist und Umfang der beschriebenen und beanspruchten Er­ findung abzuweichen.

Claims (7)

1. Verfahren zur Herstellung eines DRAM-Kondensators, umfas­ send die Schritte:
  • (a) Ausbilden einer Einebnungsschicht, eines ersten Iso­ lierfilms, einer ersten Leitungsschicht und eines zweiten Isolierfilms aufeinanderfolgend über einem Halbleiter­ substrat mit einem Feldoxidfilm, einem Gateoxidfilm und einem Gate,
  • (b) Entfernen der über dem Halbleitersubstrat ausgebilde­ ten Schichten, dem zweiten Isolierfilm bis zum Einebnungs­ film, an ihren Bereichen, die über einem Bereich des Halb­ leitersubstrats angeordnet sind, das in Kontakt mit einem Kondensator kommen soll, um ein Kontaktloch zu bilden,
  • (c) Ausbilden einer zweiten Leitungsschicht, eines dritten Isolierfilms und eines vierten Isolierfilms aufeinander­ folgend über dem zweiten Isolierfilm, wobei die zweite Leitungsschicht das Kontaktloch ausfüllt, und wobei der vierte Isolierfilm in bezug auf den dritten Isolierfilm ein überlegenes Ätzselektionsverhältnis haben,
  • (d) aufeinanderfolgendes Entfernen des vierten Isolier­ films durch Verwendung eines Photoätzprozesses derart, daß ein Bereich des Kondensators über dem Kontaktloch derart belassen wird, daß ein viertes Isoliermuster, ein drittes unterschnittenes Isolierfilmmuster, ein zweites Leitungs­ muster und ein zweites unterschnittenes Isolierfilmmuster gebildet werden,
  • (e) Ausbilden eines Isolierabstandhalterelements an einer Seitenwand, die durch das vierte Isolierfilmmuster bis zum zweiten Isolierfilmmuster derart vorgesehen ist, daß die unterschnittenen Bereiche ausgefüllt werden, und Entfernen des vierten Isolierfilmmusters und des dritten Film­ musters,
  • (f) Ausbilden eines ersten Leitungsabstandhalterelements an einer Seitenwand des Isolierabstandhalterelements,
  • (g) Entfernen der ersten Leitungsschicht an der Außenseite des ersten Leitungsabstandhalterelements und der zweiten Leitungsschicht an der Innenseite des Isolierabstandhal­ terelements mit einer vorbestimmten Dicke derart, daß der Kondensator isoliert wird und ein zweites Leitungsabstand­ halterelement an der Innenseite des ersten Leitungsab­ standhalterelements gebildet wird, und
  • (h) Entfernen des Isolierabstandhalterelements und des zweiten Leitungsschichtmusters und Ausbilden eines fünften Isolierfilms und einer Plattenelektrode aufeinanderfolgend über der gesamten frei liegenden Oberfläche.
2. Verfahren zur Herstellung eines DRAN-Kondensators nach An­ spruch 1, dadurch gekennzeichnet, daß in den Schritten (a), (c) und (f) die erste Leitungsschicht, die zweite Leitungsschicht und das erste Leitungsabstandhalterelement aus Polysilicium oder amorphem Silicium gebildet sind.
3. Verfahren zur Herstellung eines DRAN-Kondensators nach An­ spruch 1, dadurch gekennzeichnet, daß eine Ätzpufferlei­ tungsschicht zusätzlich vor dem Schritt (b) zur Ausbildung des Kontaktlochs gebildet wird, um die Größe des Kontakt­ lochs zu vermindern.
4. Verfahren zur Herstellung eines DRAN-Kondensators nach An­ spruch 1, dadurch gekennzeichnet, daß in den Schritten (a) und (c) die zweiten und dritten Isolierfilme aus Polysili­ catglas und die ersten und vierten Filme aus einem Mittel- oder Hochtemperaturoxid oder mit Tetraethylorthosilicat gebildet sind.
5. Verfahren zur Herstellung eines DRAN-Kondensators nach An­ spruch 1, dadurch gekennzeichnet, daß das Isolierabstand­ halterelement und das erste Leitungsabstandhalterelement durch vollständiges Ätzen der Isolierfilme und der Polysi­ liciumschichten gebildet sind.
6. Verfahren zur Herstellung eines DRAN-Kondensators nach An­ spruch 1, dadurch gekennzeichnet, daß die zweite Leitungs­ schicht dicker ausgebildet ist als die erste Leitungs­ schicht im Schritt (c), wodurch der zweite Abstandhalter durch vollständiges Ätzen ohne die zusätzliche Ätzmaske im Schritt (g) gebildet werden kann.
7. Verfahren zur Herstellung eines DRAN-Kondensators nach An­ spruch 1, dadurch gekennzeichnet, daß die Schichtausbil­ dung der dritten und vierten Isolierfilme und die Ausbil­ dung des Isolierabstandhalterelements und der ersten und zweiten Leitungsabstandhalterelemente in den Schritten (b) bis (f) zur Ausbildung mehrerer Leitungsabstandhalterele­ mente wiederholt werden.
DE4430771A 1993-08-30 1994-08-30 Verfahren zur Herstellung eines Kondensators für einen dynamischen Direktzugriffspeicher Expired - Fee Related DE4430771C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930017001A KR970000228B1 (ko) 1993-08-30 1993-08-30 디램 캐패시터의 제조방법

Publications (2)

Publication Number Publication Date
DE4430771A1 true DE4430771A1 (de) 1995-03-23
DE4430771C2 DE4430771C2 (de) 2001-05-03

Family

ID=19362278

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4430771A Expired - Fee Related DE4430771C2 (de) 1993-08-30 1994-08-30 Verfahren zur Herstellung eines Kondensators für einen dynamischen Direktzugriffspeicher

Country Status (4)

Country Link
US (1) US5432116A (de)
JP (1) JP2641397B2 (de)
KR (1) KR970000228B1 (de)
DE (1) DE4430771C2 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0766314A1 (de) * 1995-09-29 1997-04-02 Nec Corporation DRAM-Zelle mit Stapelkondensator und Verfahren zur Herstellung desselben
FR2752488A1 (fr) * 1996-08-16 1998-02-20 United Microelectronics Corp Dispositif de memoire a semiconducteurs ayant un condensateur de type en arbre
DE10131625A1 (de) * 2001-06-29 2003-01-23 Infineon Technologies Ag Verfahren zum Herstellen einer Halbleiterspeichereinrichtung
DE4430963B4 (de) * 1993-08-31 2006-09-21 Hynix Semiconductor Inc., Ichon Kondensator für einen dynamischen Direktzugriffspeicher sowie Verfahren zur Herstellung desselben

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5543346A (en) * 1993-08-31 1996-08-06 Hyundai Electronics Industries Co., Ltd. Method of fabricating a dynamic random access memory stacked capacitor
KR100261962B1 (ko) * 1993-12-31 2000-07-15 김영환 데이타 출력버퍼
KR0154161B1 (ko) * 1994-06-30 1998-10-15 김주용 반도체소자의 캐패시터 제조방법
KR960006030A (ko) * 1994-07-18 1996-02-23 김주용 반도체소자의 캐패시터 제조방법
US5580811A (en) * 1995-05-03 1996-12-03 Hyundai Electronics Industries Co., Ltd. Method for the fabrication of a semiconductor memory device having a capacitor
US5640338A (en) * 1995-12-07 1997-06-17 Hyundai Electronics Industries Co. Ltd. Semiconductor memory device
US5567640A (en) * 1996-01-11 1996-10-22 Vanguard International Semiconductor Corporation Method for fabricating T-shaped capacitors in DRAM cells
US5702989A (en) * 1996-02-08 1997-12-30 Taiwan Semiconductor Manufacturing Company Ltd. Method for fabricating a tub structured stacked capacitor for a DRAM cell having a central column
US5856220A (en) * 1996-02-08 1999-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. Method for fabricating a double wall tub shaped capacitor
US6534409B1 (en) * 1996-12-04 2003-03-18 Micron Technology, Inc. Silicon oxide co-deposition/etching process
US5691223A (en) * 1996-12-20 1997-11-25 Mosel Vitelic Inc. Method of fabricating a capacitor over a bit line DRAM process
KR100236069B1 (ko) * 1996-12-26 1999-12-15 김영환 캐패시터 및 그 제조방법
US5879985A (en) 1997-03-26 1999-03-09 International Business Machines Corporation Crown capacitor using a tapered etch of a damascene lower electrode
US5750431A (en) * 1997-06-24 1998-05-12 Powerchip Semiconductor Corp. Method for fabricating a stacked capacitor
US6342681B1 (en) 1997-10-15 2002-01-29 Avx Corporation Surface mount coupler device
US6027981A (en) * 1997-10-27 2000-02-22 Texas Instruments - Acer Incorporated Method for forming a DRAM cell with a fork-shaped capacitor
TW388983B (en) * 1998-03-09 2000-05-01 Mosel Vitelic Inc Process of a capacitor with increased surface area
TW432697B (en) * 1998-04-20 2001-05-01 United Microelectronics Corp Method for fabricating capacitor of dynamic random access memory
US6077743A (en) * 1998-04-24 2000-06-20 Vanguard International Semiconductor Corporation Method for making dynamic random access memory cells having brush-shaped stacked capacitors patterned from a hemispherical grain hard mask
US5970359A (en) * 1998-11-06 1999-10-19 United Microelectronics Corp. Method of forming a capacitor for DRAM
CA2779044C (en) * 2004-04-28 2014-12-16 Conceptus, Inc. Endoscopic delivery of medical devices
KR102253595B1 (ko) 2015-01-06 2021-05-20 삼성전자주식회사 캐패시터를 포함하는 반도체 소자 및 그 제조방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5126280A (en) * 1991-02-08 1992-06-30 Micron Technology, Inc. Stacked multi-poly spacers with double cell plate capacitor
US5137842A (en) * 1991-05-10 1992-08-11 Micron Technology, Inc. Stacked H-cell capacitor and process to fabricate same
US5168073A (en) * 1991-10-31 1992-12-01 Micron Technology, Inc. Method for fabricating storage node capacitor having tungsten and etched tin storage node capacitor plate

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4430963B4 (de) * 1993-08-31 2006-09-21 Hynix Semiconductor Inc., Ichon Kondensator für einen dynamischen Direktzugriffspeicher sowie Verfahren zur Herstellung desselben
DE4430963B8 (de) * 1993-08-31 2007-03-15 Hyundai Electronics Industries Co., Ltd., Ichon Kondensator für einen dynamischen Direktzugriffspeicher sowie Verfahren zur Herstellung desselben
EP0766314A1 (de) * 1995-09-29 1997-04-02 Nec Corporation DRAM-Zelle mit Stapelkondensator und Verfahren zur Herstellung desselben
JPH0997879A (ja) * 1995-09-29 1997-04-08 Nec Corp 半導体装置およびその製造方法
US5753949A (en) * 1995-09-29 1998-05-19 Nec Corporation Semiconductor device wherein one of capacitor electrodes comprises a conductor pole and conductor layer
JP2776331B2 (ja) 1995-09-29 1998-07-16 日本電気株式会社 半導体装置およびその製造方法
US5837594A (en) * 1995-09-29 1998-11-17 Nec Corporation Method of manufacturing a semiconductor device wherein one of capacitor electrodes comprises a conductor pole and a tray-shaped conductor layer
FR2752488A1 (fr) * 1996-08-16 1998-02-20 United Microelectronics Corp Dispositif de memoire a semiconducteurs ayant un condensateur de type en arbre
DE10131625A1 (de) * 2001-06-29 2003-01-23 Infineon Technologies Ag Verfahren zum Herstellen einer Halbleiterspeichereinrichtung
US6704219B2 (en) 2001-06-29 2004-03-09 Infineon Technologies Ag FeRAM memory and method for manufacturing it
DE10131625B4 (de) * 2001-06-29 2006-06-14 Infineon Technologies Ag Verfahren zum Herstellen eines FeRAM-Speichers

Also Published As

Publication number Publication date
KR950007114A (ko) 1995-03-21
JPH07153851A (ja) 1995-06-16
JP2641397B2 (ja) 1997-08-13
DE4430771C2 (de) 2001-05-03
KR970000228B1 (ko) 1997-01-06
US5432116A (en) 1995-07-11

Similar Documents

Publication Publication Date Title
DE4430771C2 (de) Verfahren zur Herstellung eines Kondensators für einen dynamischen Direktzugriffspeicher
DE19638684C2 (de) Halbleitervorrichtung mit einem Kontaktloch
DE4136420C2 (de) Verfahren zur Bildung eines Kondensators
DE4430780C2 (de) Verfahren zur Herstellung eines Kondensators für einen dynamischen Direktzugriffspeicher
DE4446983C2 (de) Verfahren zur Herstellung eines Kondensators einer Halbleitervorrichtung
DE4424933C2 (de) Verfahren zur Herstellung einer dynamischen Speicherzelle
DE4201506C2 (de) Verfahren zur Herstellung von DRAM-Speicherzellen mit Stapelkondensatoren mit Flossenstruktur
DE4220497A1 (de) Halbleiterspeicherbauelement und verfahren zu dessen herstellung
DE4445796C2 (de) Verfahren zum Ausbilden einer Halbleiterspeichervorrichtung
DE4412089A1 (de) Verfahren zur Herstellung eines Kondensators für ein hochintegriertes Halbleiterspeicherbauelement
DE4027074A1 (de) Gestapelter kondensator fuer eine dram-zelle und verfahren zu dessen herstellung
DE4328510C2 (de) Verfahren zur Herstellung eines Halbleiterspeicherbauelementes mit einem Kondensator
DE4327813C2 (de) Verfahren zur Herstellung eines DRAM's
DE4029256A1 (de) Stapelkondensator einer dram-speicherzelle und verfahren zu seiner herstellung
DE4210855C2 (de) Herstellungsverfahren für einen gestapelten Kondensator
DE19729602C2 (de) Halbleitereinrichtung mit Kurzschlußverhinderung in der Verdrahtungsschicht und zugehöriges Herstellungsverfahren
DE19526232C2 (de) Verfahren zur Herstellung eines Kondensators für eine Halbleitervorrichtung
DE4232621C1 (de) Herstellverfahren für ein selbstjustiertes Kontaktloch und Halbleiterstruktur
DE3918924A1 (de) Halbleiterspeichereinrichtung vom gestapelten kondensatortyp und herstellungsverfahren dafuer
DE19610272A1 (de) Halbleitervorrichtung und Herstellungsverfahren derselben
DE19907062A1 (de) Verfahren zur Herstellung eines DRAM-Zellenkondensators
DE4441153C2 (de) Verfahren zur Herstellung eines Kondensators einer Halbleiterspeichervorrichtung
EP0954030A1 (de) Verfahren zur Herstellung eines Kondensators für eine Halbleiter-Speicheranordnung
DE4102184C2 (de) Verfahren zum Herstellen einer DRAM-Zelle
DE10065350A1 (de) Verfahren zur Herstellung einer unteren Elektrode und Verwendung eines Elektroplattierungsverfahrens

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee