DE10131625A1

DE10131625A1 - Verfahren zum Herstellen einer Halbleiterspeichereinrichtung

Info

Publication number: DE10131625A1
Application number: DE10131625A
Authority: DE
Inventors: Matthias Kroenke; Rainer Bruchhaus; Gerhard Enders; Walter Hartner; Thomas Mikolajick; Nicolas Nagel; Michael Roehner
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2001-06-29
Filing date: 2001-06-29
Publication date: 2003-01-23
Anticipated expiration: 2021-06-30
Also published as: US20030053346A1; TWI223405B; KR20030003108A; US6704219B2; DE10131625B4

Abstract

Um Halbleiterspeichereinrichtungen (1) auf besonders platzsparende Art und Weise herzustellen und damit die Integrationsdichte zu erhöhen, wird vorgeschlagen, zumindest einen Teil der Mehrzahl und als Speicherelemente dienender Kondensatoreinrichtungen (10-1, ..., 10-4) mit einer Mehrzahl zueinander parallel geschalteter Einzelkondensatoren (C1, C2) auszubilden.

Description

Die Erfindung betrifft ein Verfahren zum Herstellen einer Halbleiterspeichereinrichtung gemäß dem Oberbegriff des Anspruchs 1.
Bei der Herstellung moderner Halbleiterspeichereinrichtungen, insbesondere bei der Herstellung von FeRAM-Speichern oder dergleichen, werden ein Halbleitersubstrat oder dergleichen, ein Passivierungsbereich und/oder ein Oberflächenbereich davon mit einer CMOS-Struktur ausgebildet, welche die zugrundeliegende Schaltungsanordnung der Halbleiterspeichereinrichtung bildet. Im Bereich des Halbleitersubstrats oder dergleichen, eines Passivierungbereichs und/oder eines Oberflächenbereichs davon wird eine Kondensatoranordnung mit einer Mehrzahl als Speicherelemente dienender Kondensatoreinrichtungen ausgebildet.
Bei derartigen bekannten Herstellungsverfahren ist es eine Zielsetzung, bei der Prozessierung der entsprechenden Halbleiterspeicher eine möglichst hohe und weitgehende Integrationsdichte zu realisieren.
Herkömmliche Halbleiterspeichereinrichtungen, welche Kondensatoreinrichtungen als Speicherelemente verwenden, sind im Hinblick auf die Integrationsdichte dahingehend limitiert, dass die verwendeten Kondensatoreinrichtungen für ihre Funktionsweise als Speicherkondensatoren oder Speicherelemente eine gewisse Mindestgröße und damit eine minimale Ausdehnung nicht unterschreiten dürfen. Es ergibt sich somit selbst bei minimaler Beabstandung herkömmlicher Kondensatoreinrichtungen automatisch ein Limit der Flächendichte an Speicherelementen, welche nicht unterschritten werden kann.

Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Herstellung einer Halbleiterspeichereinrichtung anzugeben, bei welchem eine besonders hohe Integrationsdichte bei gleichzeitiger Funktionszuverlässigkeit erreicht werden kann.

Gelöst wird die Aufgabe durch ein Verfahren zum Herstellen einer Halbleiterspeichereinrichtung der eingangs erwähnten Art erfindungsgemäß durch die kennzeichnenden Merkmale des Anspruchs 1. Vorteilhafte Weiterbildungen des erfindungsgemäßen Verfahrens sind Gegenstand der abhängigen Unteransprüche.

Gegenüber dem eingangs erwähnten gattungsgemäßen Verfahren zum Herstellen einer Halbleiterspeichereinrichtung, insbesondere eines FeRAM-Speichers oder dergleichen, ist das erfindungsgemäße Verfahren dadurch gekennzeichnet, dass zumindest ein Teil der Kondensatoreinrichtungen mit einer Mehrzahl zueinander parallel geschalteter Einzelkondensatoren ausgebildet wird.

Es ist somit ein grundlegender Aspekt der vorliegenden Erfindung, anstelle eines einzigen Einzelkondensators mit sich gegenüberliegenden Elektrodeneinrichtungen für jede Kondensatoreinrichtung, welche als Speicherelement dienen soll, eine Mehrzahl im Wesentlichen parallel geschalteter Einzelkondensatoren auszubilden. Durch das Verwenden einer Mehrzahl von Einzelkondensatoren für jede Kondensatoreinrichtung ergibt sich die Möglichkeit einer flexiblen Anordnung dieser Einzelkondensatoren, so dass auf den Aspekt der Steigerung der Integrationsdichte speziell Rücksicht genommen werden kann. So können die Einzelkondensatoren der Kondensatoreinrichtungen gerade so ausgebildet und angeordnet werden, dass sich bei gleichwohl zuverlässiger Funktion ein minimaler Platzbedarf im Speicherelement ergibt. Die für die Funktionsweise insgesamt notwendige Mindestkapazität wird somit flächenmäßig auf die Mehrzahl parallel geschalteter Einzelkondensatoren verteilt.

Für jede der Kondensatoreinrichtungen sind eine erste Elektrodeneinrichtung, eine zweite Elektrodeneinrichtung sowie ein im Wesentlichen dazwischen ausgebildetes Dielektrikum vorgesehen.

Zur Realisierung der Mehrzahl von Einzelkondensatoren ist es gemäß einer bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens vorgesehen, dass zumindest ein Teil der ersten und/oder zweiten Elektrodeneinrichtung mit einer Mehrzahl jeweils miteinander elektrisch verbundener Elektroden ausgebildet wird, um dadurch die Mehrzahl zueinander parallel geschalteter Einzelkondensatoren auszubilden.

Bei einer weiteren Ausführungsform des erfindungsgemäßen Verfahrens zum Herstellen einer Halbleiterspeichereinrichtung ist es vorgesehen, dass zumindest ein Teil der jeweiligen Mehrzahl miteinander verbundener Elektroden miteinander identifiziert ausgebildet werden, insbesondere als elektrisch leitender einteiliger und/oder einstückiger Bereich oder dergleichen. So kann es z. B. in vorteilhafter Weise vorgesehen sein, dass ein und derselbe elektrisch leitende Bereich mit einem Oberflächenbereich eine Elektrode und mit einem anderen Oberflächenbereich eine andere Elektrode der Mehrzahl von Einzelkondensatoren einer gegebenen Kondensatoreinrichtung bildet. Wenn z. B. ein flächenhaft ausgebildeter Metallisierungsbereich vorgesehen wird, können somit die Oberflächenbereiche von Vorder- und Rückseite oder Ober- und Unterseite dieses einen Metallisierungsbereichs die jeweiligen mehreren Elektroden bilden.

Neben der Platzeinsparung durch die besonders flexible Anordenbarkeit der Mehrzahl von Einzelkondensatoren für jede Kondensatoreinrichtung ergibt sich eine weitere Erhöhung der Integrationsdichte, wenn zumindest ein Teil der Kondensatoreinrichtungen der Kondensatoranordnung mit einer verbundenen oder Chain-Struktur ausgebildet wird. Dies wird z. B. dadurch realisierbar, dass zumindest ein Teil der Kondensatoreinrichtungen mit ihrer jeweiligen ersten Elektrodeneinrichtung über ein erstes Kontaktelement mit der ersten Elektrodeneinrichtung einer ersten im Wesentlichen direkt räumlich benachbarten Kondensatoreinrichtung und mit ihrer zweiten Elektrodeneinrichtung über ein zweites Kontaktelement mit der zweiten Elektrodeneinrichtung einer zweiten im Wesentlichen direkt räumlich benachbarten Kondensatoreinrichtung der Kondensatoranordnung kontaktiert wird.

Eine weitere Steigerung der Integrationsdichte ergibt sich, wenn zumindest ein Teil der Kondensatoreinrichtungen im Wesentlichen in Form einer Stapelstruktur oder Stackstruktur aufgebaut wird.

Im Detail kann bei der Herstellung des erfindungsgemäßen Aufbaus wie folgt vorgegangen werden:
Es ist vorgesehen, dass das, insbesondere sich im Wesentlichen horizontal erstreckende, Halbleitersubstrat oder dergleichen, und/oder ein Oberflächenbereich davon und insbesondere die CMOS- Struktur durch mindestens einen ersten im Wesentlichen oben liegenden und/oder sich im Wesentlichen lateral erstreckenden Passivierungsbereich aus einem im Wesentlichen elektrisch isolierenden Material zumindest teilweise abgedeckt und/oder eingebettet werden. Dies geschieht in vorteilhafter Weise in im Wesentlichen zweidimensionaler, großflächiger und/oder ganzflächiger Art und Weise, wobei insbesondere auch ein im Wesentlichen planarer Oberflächenbereich ausgebildet werden kann.

Zur Ausbildung einer entsprechenden Kontaktierung der als Speicherelemente dienenden Kondensatoreinrichtungen mit der zugrundeliegenden CMOS-Struktur werden vorzugsweise zunächst in definierten ersten und zweiten Bereichen oder an definierten ersten und zweiten Stellen im oben liegenden ersten Passivierungsbereich erste Ausnehmungen ausgebildet, insbesondere durch einen, vorzugsweise selektiven und/oder gemeinsamen, Ätzprozess oder dergleichen.

Dabei können als definierte erste und zweite Bereiche und/oder als definierte erste und zweite Stellen und Bereiche im Wesentlichen oberhalb von Source-/Drainbereichen im Oberflächenbereich des Halbleitersubstrats vorgesehene Auswahltransistoreinrichtungen der zugrundeliegenden CMOS-Struktur gewählt werden.

Dabei werden in vorteilhafter Weise die ersten und zweiten Ausnehmungen vertikal zumindest teilweise bis auf das Niveau der Oberflächenbereiche der Source-/Drainbereiche der Auswahltransistoreinrichtungen ausgebildet.

Nachfolgend wird dann in vorteilhafter Weise zum Ausbilden erster und zweiter Kontaktbereiche und/oder Plugbereiche zum Kontaktieren der Kondensatoreinrichtungen mit der zugrundeliegenden CMOS-Struktur ein erster Materialbereich eines im Wesentlichen elektrisch leitenden Materials ausgebildet und/oder abgeschieden. Dies geschieht insbesondere in zweidimensionaler, konformer, großflächiger und/oder ganzflächiger Art und Weise, wobei ferner insbesondere die ersten und zweiten Ausnehmungen jeweils bis zum Niveau des Oberflächenbereichs der Source-/Drainbereiche gefüllt werden. Des Weiteren kann insbesondere ein Polierverfahren mit Stop auf dem Niveau der Oberflächenbereiche des ersten Passivierungsbereichs stattfinden.

Durch diese Vorgehensweise werden in den ersten Ausnehmungen im ersten Passivierungsbereich erste und zweite Kontaktbereiche oder Plugbereiche realisiert, welche vom Oberflächenbereich der Source-/Drainbereiche und der Auswahltransistoreinrichtungen bis zum Oberflächenbereich des ersten Passivierungsbereichs reichen und somit einen entsprechenden Kontakt mit der zugrundeliegenden CMOS-Struktur bereitstellen. Dabei können die ausgebildeten ersten und zweiten Kontaktbereiche oder Plugbereiche im Wesentlichen gleichartig ausgebildet werden, insbesondere im Hinblick auf deren geometrische Eigenschaften und Materialeigenschaften.

Nachfolgend können dann gegebenenfalls die entsprechenden Kondensatoreinrichtungen und insbesondere die Einzelkondensatoren mit ihren Einzelelektroden ausgebildet werden.

Dabei wird - insbesondere auf dem Oberflächenbereich des ersten Passivierungsbereichs mit den darin ausgebildeten Kontaktbereichen oder Plugbereichen - mindestens ein zweiter Materialbereich für erste Elektroden der ersten Elektrodeneinrichtung ausgebildet und/oder abgeschieden. Dabei wird insbesondere mindestens ein elektrisch leitfähiges Material verwendet, z. B. ein Metall, ein Metalloxid und/oder dergleichen. Ferner erfolgt das Ausbilden des zweiten Materialbereichs insbesondere in zweidimensionaler, konformer, großflächiger und/oder ganzflächiger Art und Weise.

Dann kann nachfolgend sofort ein dritter Materialbereich für erste Dielektrikumsbereiche des Dielektrikums abgeschieden werden. Dabei wird insbesondere ein Ferroelektrikum, Paraelektrikum oder dergleichen verwendet. Dieser Abscheidevorgang erfolgt ebenfalls in zweidimensionaler, konformer, großflächiger und/oder ganzflächiger Art und Weise, wobei darüber hinaus insbesondere eine planare Oberfläche für den dritten Materialbereich insbesondere auf dem Oberflächenbereich des zweiten Materialbereichs für die ersten Elektroden der ersten Elektrodeneinrichtung vorgesehen wird.

Des Weiteren ist es vorgesehen, dass zumindest der zweite Materialbereich für die ersten Elektroden der ersten Elektrodeneinrichtung strukturiert wird, insbesondere durch einen anisotropen Ätzprozess und/oder insbesondere mit Ausnehmungen im Bereich der zweiten definierten Stellen. Dadurch werden in vorteilhafter Weise voneinander und von den zweiten Kontaktbereichen oder Plugbereichen im Wesentlichen elektrisch isolierte Paare verbundener erster Elektroden der ersten Elektrodeneinrichtung in im Wesentlichen elektrisch jeweils gemeinsamen Kontakt mit den ersten Kontaktbereichen oder Plugbereichen gebildet.

Darüber hinaus kann es vorgesehen sein, dass der zweite und der dritte Materialbereich, nämlich die Materialbereiche für die ersten Elektroden der ersten Elektrodeneinrichtung sowie für die ersten Dielektrikumsbereiche des Dielektrikums, im Wesentlichen gemeinsam ausgebildet und/oder strukturiert werden, insbesondere in einer gemeinsam und/oder kaskadierten Prozessabfolge. Durch diese Vorgehensweise lassen sich entsprechende multiple Lithographieschritte vereinfachen und/oder einsparen.

Zum Schutz und zur Stabilisierung der so ausgebildeten Struktur ist es vorgesehen, dass ein zweiter Passivierungsbereich eines im Wesentlichen elektrisch isolierenden Materials ausgebildet und/oder abgeschieden wird. Dies erfolgt in zweidimensionaler, konformer, großflächiger und/oder ganzflächiger Art und Weise, wobei insbesondere Oberflächenbereiche der zweiten Kontaktbereiche oder Plugbereiche, der ersten Dielektrikumsbereiche des Dielektrikums, der ersten Elektroden der ersten Elektrodeneinrichtungen und/oder des ersten Passivierungsbereichs oder Teile davon im Wesentlichen eingebettet und/oder abgedeckt werden, und zwar insbesondere bis zum Niveau der Oberflächenbereiche der ersten Dielektrikumsbereiche, gegebenenfalls durch nachfolgendes Polieren mit Stop auf dem Niveau der Oberflächenbereiche der ersten Dielektrikumsbereiche.

Zum Öffnen und späteren Kontaktieren der zweiten Kontaktbereiche oder Plugbereiche ist es vorgesehen, dass in den definierten zweiten Bereichen oder Stellen zweite Ausnehmungen ausgebildet werden, insbesondere durch selektives Rückätzen oder dergleichen. Dabei wird in vorteilhafter Weise Material des zweiten Passivierungsbereichs bis auf das Niveau der Oberflächenbereiche der zweiten Kontakt- oder Plugbereiche derart abgetragen, dass Oberflächenbereiche der zweiten Kontaktbereiche oder Plugbereiche zumindest zum Teil freigelegt werden.

Dann wird gegebenenfalls ein vierter Materialbereich für erste Elektroden der zweiten Elektrodeneinrichtungen ausgebildet und/oder abgeschieden. Dies erfolgt insbesondere unter Verwendung mindestens eines elektrisch leitfähigen Materials, z. B. eines Metalls, Metalloxids und/oder dergleichen und insbesondere in zweidimensionaler, konformer, großflächiger und/oder ganzflächiger Art und Weise, wobei insbesondere des Weiteren ein im wesentlich planarer Oberflächenbereich ausgebildet wird.

Danach erfolgt die Strukturierung dieses vierten Materialbereichs und damit die Ausbildung der ersten Elektroden der zweiten Elektrodeneinrichtung, und zwar insbesondere durch einen anisotropen Ätzprozess und/oder durch Ausbildung von Ausnehmungen im Bereich der ersten definierten Stellen vierten Materialbereich. Dadurch werden voneinander und von den ersten Kontaktbereichen oder Plugbereichen im Wesentlichen elektrisch isolierte Paare miteinander verbundener erster Elektroden der zweiten Elektrodeneinrichtungen in im Wesentlichen jeweils gemeinsamen elektrischem Kontakt mit den zweiten Kontaktbereichen oder Plugbereichen ausgebildet.

Zwar können nun zusätzliche separate erste und zweite Elektroden für die weiteren Einzelkondensatoren ausgebildet werden. Es ist aber von besonderem Vorteil, wenn die alternierende Abfolge von Elektroden der ersten und zweiten Elektrodeneinrichtungen und Dazwischenschichtung entsprechender Dielektrikumsbereiche eine Stapelstruktur von Einzelkondensatoren ausgebildet wird. Dabei können - wie oben bereits beschrieben wurde - die jeweiligen Elektroden der Elektrodeneinrichtungen jeweils eine Doppelfunktion erfüllen.

Gemäß einer besonders bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens ist es vorgesehen, dass ein fünfter Materialbereich für zweite Dielektrikumsbereiche des Dielektrikums ausgebildet und/oder abgeschieden wird, insbesondere in Form eines Ferroelektrikums, Paraelektrikums oder dergleichen, insbesondere in zweidimensionaler, konformer, großflächiger und/oder ganzflächiger Art und Weise und/oder insbesondere mit im Wesentlichen planarem Oberflächenbereich, wobei gegebenenfalls insbesondere direkt auf dem Oberflächenbereich des vierten Materialbereichs für die ersten Elektroden der zweiten Elektrodeneinrichtungen abgeschieden wird.

Nachfolgend wird dann ein dritter Passivierungsbereich eines im Wesentlichen elektrisch isolierenden Materials abgeschieden und/oder ausgebildet. Dies erfolgt wiederum insbesondere in zweidimensionaler, konformer, großflächiger und/oder ganzflächiger Art und Weise, wobei insbesondere Oberflächenbereiche der ersten Elektroden der zweiten Elektrodeneinrichtungen, der zweiten Dielektrikumsbereiche des Dielektrikums und/oder des zweiten Passivierungsbereichs oder Teile davon im Wesentlichen eingebettet und/oder abgedeckt werden. Dies erfolgt insbesondere bis zum Niveau der Oberflächenbereiche der zweiten Dielektrikumsbereiche des Dielektrikums, gegebenenfalls durch nachfolgendes Polieren mit Stop auf dem Niveau der Oberflächenbereiche der zweiten Dielektrikumsbereiche des Dielektrikums.

Es werden nachfolgend an den definierten ersten Bereichen oder definierten ersten Stellen dritte Ausnehmungen ausgebildet, insbesondere durch selektives Rückätzen oder dergleichen. Dabei wird das Material des dritten Passivierungsbereichs insbesondere bis auf das Niveau der Oberflächenbereiche der ersten Elektroden der ersten Elektrodeneinrichtungen derart abgetragen, dass der Oberflächenbereich der ersten Elektroden der ersten Elektrodeneinrichtungen zumindest zum Teil freiliegt und/oder dass dabei zur elektrischen Isolation der ersten Elektroden der ersten Elektrodeneinrichtungen in benachbarten Randbereichen oder Kantenbereichen der ersten Elektroden der zweiten Elektrodeneinrichtungen Spacerelemente oder dergleichen bestehen bleiben oder ausgeblendet werden.

Die dritten Ausnehmungen werden dabei vertikal zumindest teilweise bis auf das Niveau der Oberflächenbereiche der ersten Elektroden der ersten Elektrodeneinrichtungen ausgebildet.

Nachfolgend wird dann ein sechster Materialbereich eines im Wesentlichen elektrisch leitenden Materials ausgebildet und/oder abgeschieden, insbesondere in zweidimensionaler, konformer, großflächiger und/oder ganzflächiger Art und Weise, wobei insbesondere die dritten Ausnehmungen jeweils bis zum Niveau der Oberflächenbereiche der ersten Elektroden der ersten Elekrodeneinrichtungen gefüllt werden und/oder wobei insbesondere gegebenenfalls bis auf das Niveau der Oberflächenbereiche der zweiten Dielektrikumsbereiche des Dielektrikums und/oder des dritten Passivierungsbereichs planarisiert wird. Dies geschieht, um Zwischenplugbereiche quasi in Verlängerung der ersten Plugbereiche auszubilden, wodurch insgesamt eine Kontaktierung der einzelnen Elektroden der ersten Elektrodeneinrichtung erreicht wird.

Dann wird nachfolgend ein siebter Materialbereich für zweite Elektroden der ersten Elektrodeneinrichtungen ausgebildet und/oder abgeschieden, insbesondere aus mindestens einem elektrisch leitfähigen Material, z. B. einem Metall, Metalloxid und/oder dergleichen und/oder insbesondere in zweidimensionaler, konformer, großflächiger und/oder ganzflächiger Art und Weise, wobei insbesondere wiederum ein im Wesentlichen planarer Oberflächenbereich vorgesehen ist.

Dieser siebte Materialbereich für die zweiten Elektroden der ersten Elektrodeneinrichtung wird strukturiert, insbesondere durch einen anisotropen Ätzprozess und/oder durch Ausbilden von entsprechenden Ausnehmungen im Bereich der zweiten Stellen, um dadurch voneinander und von den zweiten Kontaktbereichen oder Plugbereichen im Wesentlich elektrisch isolierte Paare miteinander elektrisch verbundener zweiter Elektroden der ersten Elektrodeneinrichtung zu schaffen, die jeweils im Wesentlichen in gemeinsamen elektrischem Kontakt mit dem Zwischenplugbereich und entsprechend mit den ersten Elektroden der ersten Elektrodeneinrichtungen sowie im ersten Plugbereich stehen.

Abschließend werden dann gegebenenfalls ein vierter Passivierungsbereich und weitere Kontaktierungsschichten ausgebildet, wobei der vierte Passivierungsbereich aus einem im Wesentlichen elektrisch isolierenden Material ausgebildet und/oder abgeschieden wird, insbesondere in zweidimensionaler, konformer, großflächiger und/oder ganzflächiger Art und Weise, wobei insbesondere Oberflächenbereiche des dritten Passivierungsbereichs und/oder der zweiten Elektroden der ersten Elektrodeneinrichtung oder Teile davon im Wesentlichen eingebettet und/oder abgedeckt werden, und zwar insbesondere mit planarem Oberflächenbereich für den vierten Passivierungsbereich.

Die Erfindung wird anhand der nachfolgenden Bemerkungen beispielhaft weiter erläutert:
Bei FeRAM-Speichern wird die Information durch Polarisation des Dielektrikums, also des ferroelektrischen oder paraelektrischen Materials zwischen den einzelnen Elektroden in den Kondensatoreinrichtungen oder Kondensatoren ausgebildet und gespeichert. Um die Polarisation und damit die Information zu ändern oder umzuschalten, muss eine gewisse Mindestspannung, die sogenannte Koerzitivspannung Vc, aufgebracht und am Kondensator angelegt werden. Der Wert dieser Koerzitivspannung Vc wird von den Eigenschaften des verwendeten Dielektrikums und von dessen Schichtdicke bestimmt. Durch eine bestimmte Wahl der Koerzitivspannungen können mehrere ferroelektrische Kondensatoren für jede Kondensatoreinrichtung für einen einzigen Auswahltransistor geschaltet werden, wobei dann unabhängig voneinander in jedem Einzelkondensator der Kondensatoreinrichtungen Informationen ein- und ausgelesen werden können. Dadurch wird der Flächenbedarf der einzelnen Kondensatoreinrichtungen für jeden Auswahltransistor, insbesondere bei FeRAM-Speichern verringert, so dass sich durch die entsprechende Wahl der Koerzitivspannungen Vc und der damit ermöglichten Flächeneinsparung eine Erhöhung der Integrationsdichte entsprechender Halbleiterspeichereinrichtungen ergibt.
Grundgedanke der vorliegenden Erfindung ist, diese Konzeption des Ausbildens mehrerer Kondensatoren oder Einzelkondensatoren für die Kondensatoreinrichtungen pro Auswahltransistor zur Erhöhung der Speicherdichte und Integrationsdichte bei FeRAN-Konzepten mit insbesondere Chain-Struktur zu ermöglichen.
Demgemäß wird bei dem vorgeschlagenen Konzept beispielsweise eine Mehrzahl von Ferro-Kondensatoren mit unterschiedlicher Koerzitivspannung Vc parallel an jeweils einen Auswahltransistor angeschlossen, wobei die Mehrzahl dieser unterschiedlichen Ferro-Kondensatoren gerade eine jeweilige Kondensatoreinrichtung bildet. Die unterschiedlichen Koerzitivspannungen Vc können durch die Verwendung unterschiedlicher Schichtdicken für die jeweiligen Dielektrika und/oder durch Variation der Materialien für die Dielektrika erreicht werden. Aufgrund der unterschiedlichen Koerzitivspannungen können dann die Einzelkondensatoren der Kondensatoreinrichtungen seriell und/oder parallel beschrieben und wieder ausgelesen werden.
Grundlegend für die Herstellungsverfahren derartiger Halbleiterspeichereinrichtungen ist die Grundstruktur, bei welcher über der CMOS-Struktur im Bereich des Halbleitersubstrats ein Zwischenoxid als Passivierungsbereich abgeschieden und dann gegebenenfalls mittels CMP planarisiert wird. Anschließend werden dann die sogenannten Plugs oder Plugbereiche in Form von Ausnehmungen in das Zwischenoxid geätzt und dann durch z. B. Polysilizium mit planarer Oberfläche auf dem Zwischenoxid dargestellt, wobei sowohl die Plugs zu den Bottomelektroden als auch die Plugs zu den Topelektroden im Wesentlichen gleichzeitig oder in einem gemeinsamen Prozessschritt ausgebildet werden.
Eine erste Abfolge für ein Herstellungsverfahren ergibt sich wie folgt:
Zunächst werden erste Bottomelektroden gegebenenfalls mit Sauerstoffbarriere abgeschieden und strukturiert, wobei die Sauerstoffbarriere z. B. aus Ti/Ir/IrOx/Pt besteht. Nachfolgend wird dann eine erste Dielektrikumsschicht in Form eines Ferroelektrikums abgeschieden, strukturiert und getempert.
Alternativ zu den eben beschriebenen Prozessen kann auf die Strukturierung des ersten Bottomelektrodenstapels zunächst verzichtet werden. Erst nach Abscheidung und Temperung des ersten Dielektrikums kann dann in einem Mehrstufenätzprozess zuerst das Ferroelektrikum und dann die erste Bottomelektrode von oben nach unten geätzt werden. Dies hat den Vorteil, dass das anschließend abzuscheidende Ferroelektrikum ausschließlich unstrukturierte, also ganflächige oder großflächige Materialschicht, z. B. aus Platin, sieht. Das heißt, das beim Tempern des Ferroelektrikums der gesamte Elektrodenstack oder -stapel der ersten Bottomelektrode noch zusammenhängend ist. Es hat sich dabei gezeigt, dass eine Aufoxidation der darunterliegenden Plugbereiche, z. B. aus Polysilizium, durch ein zusammenhängendes, d. h. unstrukturiertes, Sauerstoffbarriereschichtsystem deutlich verbessert verhindert werden kann.
Nach der Strukturierung der ersten Bottomelektrode mit dem daraufliegenden Ferroelektrikum erfolgt das Abscheiden und Rückätzen eines weiteren Passivierungsbereichs in Form einer Oxidschicht mit Stop auf dem ersten Dielektrikumsbereich. Eventuell muss anschließend noch ein Anneal-Schritt in sauerstoffhaltiger Atmosphäre durchgeführt werden, um die Schäden, die beim Polieren und Ätzen insbesondere im Ferroelektrikum entstehen können, auszuheilen. Danach werden Fenster zu den zweiten Plugbereichen, die später mit den Topelektroden verbunden werden sollen, durch das Oxid geöffnet.
Es erfolgt das Abscheiden des Materials für die zweite Elektrode, nämlich die erste Topelektrode, wobei insbesondere Pt, SrRuOx, RuOx, IrOx oder dergleichen, im Rahmen eines PVD- oder CVD-Verfahrens verwendet werden.
Anschließend erfolgt die Abscheidung, Strukturierung und Temperung des zweiten Dielektrikums in Form eines Ferroelektrikums und danach die Strukturierung der ersten Topelektrode, also der zweiten Elektrode.
Dann wird wieder eine Passivierungsschicht, z. B. in Form eines Oxids, mit Stop auf dem zweiten Dielektrikum abgeschieden und rückgeätzt, wobei eventuell wiederum ein Anneal-Schritt in sauerstoffhaltiger Atmosphäre notwendig werden kann. Anschließend werden Fenster im Oxid geöffnet, die zur ersten Elektrode oder ersten Bottomelektrode führen. Dann folgt ein Abscheiden und Strukturieren einer dritten Elektrode oder weiteren Topelektrode, wobei ein entsprechender Kontakt mit der ersten Elektrode oder ersten Bottomelektrode durch Ausbilden eines Zwischenplugbereichs hergestellt wird. Abschließend erfolgt das Abscheiden und Planarisieren einer einbettenden Dielektrikumszwischenschicht (ILD: Inter Layer Dielectric).
Eine zweite Prozessabfolge verwendet im Wesentlichen ein CMP- Verfahren und umfasst und Wesentlichen die folgenden Schritte:

- Abscheiden und Strukturieren der ersten Elektrode oder Bottomelektrode als Stack mit Sauerstoffbarriere.
- Abscheiden und Strukturieren eines Oxids als Isolations- oder Passivierungsbereich.
- Abscheiden, ggf. Planarisieren und Tempern eines ersten Ferroelektrikums. Danach Öffnen von Fenstern durch das Oxid zu Plugbereichen aus Polysilizium.
- Abscheiden und ggf. Planarisieren der zweiten Elektrode oder ersten Topelektrode.
- Strukturieren der zweiten Elektrode.
- Abscheiden und Strukturieren (ggf. Öffnen von Fensterbereichen) eines Oxids als weiteren Passivierungsbereich.
- Abscheiden, Planarisieren und Tempern eines zweiten Dielektrikumsbereichs in Form eines Ferroelektrikums.
- Öffnen von Fenstern durch das Oxid zur ersten Elektrode oder Bottomelektrode.
- Abscheiden einer dritten Elektrode oder Topelektrode, wobei das Strukturieren mit Hilfe konventioneller Ätztechniken oder aber mittels CMP durchgeführt werden kann.
- Abscheiden und Planarisieren eines ILD.

Als grundlegende Idee der vorliegenden Erfindung ergibt sich unter anderem die Parallelschaltung mehrerer Kondensatoren für jede Kondensatoreinrichtung als Speicherelement, insbesondere im Zusammenhang mit dem sogenannten verbundenen oder Chain-FeRAM- Konzept, wobei darüber hinaus insbesondere ein Betrieb mit unterschiedlichen Koerzitivspannungen Vc für die unterschiedlichen Einzelkondensatoren der jeweiligen Kondensatoreinrichtungen realisiert wird.
Nachfolgend wird die Erfindung anhand einer schematischen Zeichnung auf der Grundlage bevorzugter Ausführungsformen näher erläutert.
Fig. 1-12 zeigen in schematischer und geschnittener Seitenansicht verschiedene Zwischenstufen, welche bei einer Ausführungsform des erfindungsgemäßen Verfahrens zur Herstellung einer Halbleiterspeichereinrichtung entstehen.
Bei den in den Fig. 1 bis 11 in schematischer und geschnittener Seitenansicht gezeigten Zwischenstufen bei der Herstellung einer Halbleiterspeichereinrichtung mittels einer Ausführungsform des erfindungsgemäßen Verfahrens werden gleiche oder gleichwirkende Elemente mit identischen Bezugszeichen bezeichnet, und ihre Beschreibung wird im Detail nicht für jede Figur einzeln wiederholt.
Ausgangspunkt der in den Fig. 1 bis 12 gezeigten Ausführungsform des erfindungsgemäßen Herstellungsverfahrens für eine Halbleiterspeichereinrichtung ist die in Fig. 1 in seitlicher Querschnittsansicht gezeigte Anordnung.
In einem eigentlichen Halbleitersubstrat 20 wird in einem Vorprozess eine CMOS-Struktur ausgebildet, welche der Verschaltung der Halbleitereinrichtung 1 dient. In einem Oberflächenbereich 20a des Halbleitersubstrats 20 sind zur Auswahl der auszubildenden Speicherzellen, d. h. zur Ansteuerung der entsprechend auszubildenden Speicherkondensatoren 10-1, . . ., 10-4, Auswahltransistoreinrichtung T1 bis T4 vorgesehen. Diese werden gebildet von dem Oberflächenbereich 20a des Halbleitersubstrats 20 angeordneten Source-/Drainbereichen SD. Dabei sind benachbarte Source-/Drainbereiche SD voneinander beabstandet angeordnet und durch einen Zwischenbereich 20b im Oberflächenbereich 20a des Halbleitersubstrats 20 voneinander räumlich getrennt. Oberhalb der Zwischenbereiche 20b im Oberflächenbereich 20a des Halbleitersubstrats 20 verlaufen über Gateoxidbereiche G elektrisch isoliert im Wesentlichen elektrisch leitfähige Wortleitungen WL. Über die Wortleitungen WL werden die dadurch als Gate fungierenden Gateoxidbereiche G der einzelnen Auswahltransistoreinrichtungen T1 bis T4 angesteuert. Oberhalb der Source-/Drainbereiche SD, d. h., sich vom Oberflächenbereich 20a aus erstreckend, sind sogenannte erste und zweite Kontaktbereiche, Plugbereiche oder Plugs P1 und P2 aus im Wesentlichen elektrisch leitfähigem Material an vordefinierten Stellen K1 bzw. K2 vorgesehen. Die ersten und zweiten Plugs P1 und P2 stehen in im Wesentlichen elektrisch leitendem Kontakt mit den Source-/Drainbereichen SD, und zwar über deren Oberflächenbereich SDa. Die Wortleitungen WL, die Gateoxidbereiche G sowie die ersten und zweiten Plugs P1 und P2 sind in einem Passivierungsbereich 21 eingebettet, welcher z. B. aus einem Siliziumoxid gebildet ist. Dem Oberflächenbereich 20a des eigentlichen Halbleitersubstrat 20 gegenüberliegend befindet sich der Oberflächenbereich 21a des Passivierungsbereichs 21. Somit erstrecken sich die ersten und zweiten Plugs P1 und P2 vom Oberflächenbereich 20a, nämlich mit den Source-/Drainbereichen SD über deren Oberflächenbereiche SDa in elektrisch leitendem Kontakt stehend, mit ihrem eigenen Oberflächenbereich Pa bis zum Oberflächenbereich 21a des ersten Passivierungsbereichs 21.
Im Übergang von dem in Fig. 1 gezeigten Ausgangszustand zu dem in Fig. 2 gezeigten Zwischenzustand werden im Rahmen eines zweidimensionalen und ganzflächigen Abscheidungsverfahrens Materialbereiche 26-1 und 24-1 für erste Elektroden 14-1 der ersten Elektrodeneinrichtung 14 bzw. für erste Dielektrikumsbereiche 16-1 des Dielektrikums 16 abgeschieden.
Im Übergang in dem in Fig. 3 gezeigten Zwischenzustand werden entsprechend die ersten Elektroden 14-1 der ersten Elektrodeneinrichtungen 14 sowie die ersten Dielektrikumsbereiche 16-1 des Dielektrikums 16 im Rahmen eines mehrstufigen Ätzprozesses strukturiert.
Dann wird die so erhaltene Anordnung in einen zweiten Passivierungsbereich 31 eingebettet, insbesondere ggf. in konformer Art und Weise (gestrichelt dargestellt), wie das in Fig. 4 gezeigt ist, und dann nachfolgend durch anisotropes Rückätzen strukturiert, um den zweiten Passivierungsbereich 31 zu den Oberflächenbereichen Pa der zweiten Plugbereiche P2 und im Bereich der definierten Stellen K2 durch Ausnehmungen 32 zu öffnen, wie das in Fig. 5 gezeigt ist.
Im Übergang zu dem in Fig. 6 gezeigten Zwischenzustand wird eine weitere Materialschicht 26-2 für die ersten Elektroden 18-1 der zweiten Elektrodeneinrichtungen 18 ganzflächig in konformer Art und Weise abgeschieden, so dass die Oberflächenbereiche 31a, 21a, Pa, 16-1a des ersten Passivierungsbereichs 21, des zweiten Passivierungsbereichs 31, der zweiten Plugbereiche P2 bzw. der ersten Dielektrikumsbereiche 16-1 bedeckt und eingebettet sind.
Im Übergang zu dem in Fig. 7 gezeigten Zustand wird eine Materialschicht für zweite Dielektrikumsbereiche 16-2 abgeschieden und zur Ausbildung der zweiten Dielektrikumsbereiche 16-2 entsprechend derart strukturiert, dass die ersten Dielektrikumsbereiche 16-1 und zweiten Dielektrikumsbereiche 16-2 in vertikaler Richtung im Wesentlichen kongruent und bündig, durch den Materialbereich 26-2 voneinander getrennt, übereinanderliegen. Des Weiteren wird dabei durch einen entsprechenden weiteren Rückätzprozess der Materialbereich 26-2 in Bereichen der ersten definierten Stellen K2 durch entsprechende Ausnehmungen in voneinander getrennte Paare elektrisch mit einander verbundener erster Elektroden 18-1 der zweiten Elektrodeneinrichtung 18 unterteilt.
Im Übergang zu dem in Fig. 8 gezeigten Zwischenzustand wird die Anordnung der Fig. 7 in einen weiteren Passivierungsbereich 41 eingebettet, und zwar insbesondere ggf. in konformer Art und Weise (gestrichelt dargestellt), wobei eine abschnittsweise planare Oberfläche 41a mit dem Niveau der Oberflächenbereiche 16-2a der zweiten Dielektrikumsbereiche 16-2 bündig abschließend ausgebildet wird.
Nachfolgend wird dann in einem anisotropen Rückätzprozess im Bereich der definierten ersten Stellen K1 der Passivierungsbereich 41 mittels Ausnehmungen 42 bis zum Oberflächenbereich 14-1a der ersten Elektroden 14-1 der ersten Elektrodeneinrichtungen 14 geöffnet, wobei insbesondere Spacerelemente 42f aus elektrisch isolierendem Material bestehen bleiben, die zur Isolation von Kantenbereichen oder Randbereichen 18-1b der ersten Elektroden 18-1 der zweiten Elektrodeneinrichtungen 18 gegenüber den ersten Elektroden 14-1 der ersten Elektrodeneinrichtung 14 und gegenüber den ersten Plugbereichen P1 dienen. Dieser Zwischenzustand ist in Fig. 9 gezeigt.
Im Übergang zur Fig. 10 werden die Ausnehmungen 42 mit einem elektrisch leitenden Material gefüllt, um Zwischenplugbereiche P3 zu bilden, die der späteren Kontaktierung der ersten und zweiten Elektroden 14-1 und 14-2 der ersten Elektrodeneinrichtungen 14 miteinander und mit dem ersten Plugbereich P1 dienen.
Dann wird im Übergang zum Zwischenzustand der Fig. 11 eine Materialschicht für die zweiten Elektroden 14-2 der ersten Elektrodeneinrichtung 14 mit planarem Oberflächenbereich ausgebildet, wobei nachfolgend dann durch eine entsprechende Strukturierung voneinander getrennte Paare miteinander verbundener zweiter Elektroden 14-2 der ersten Elektrodeneinrichtung 14 ausgebildet werden, die im Übrigen über den Zwischenplugbereich P3 mit den ersten Elektroden 14-1 der ersten Elektrodeneinrichtung 14 und mit dem ersten Plugbereich P1 elektrisch verbunden sind.
Im Übergang zum Zustand der Fig. 12 wird dann abschließend ein schützender und einbettender weiterer Passivierungsbereich 61 mit planarer Oberfläche 61a ausgebildet. Bezugszeichenliste 1 Halbleiterspeichereinrichtung
2 Kondensatoranordnung
10-1 Kondensatoreinrichtung
10-2 Kondensatoreinrichtung
10-3 Kondensatoreinrichtung
10-4 Kondensatoreinrichtung
11-1, 11-2 Kontaktelement/Kontaktbereich
14 erste Elektrodeneinrichtung
14-1 erste Elektrode von 14
14-1a Oberflächenbereich
14-2 zweite Elektrode von 14
14-2a Oberflächenbereich
16 Dielektrikum, Speicher-, Nodedielektrikum
16-1 erster Dielektrikumsbereich
16-1a Oberflächenbereich
16-2 zweiter Dielektrikumsbereich
16-2a Oberflächenbereich
18 zweite Elektrodeneinrichtung
18-1 erste Elektrode von 18
18-1a Oberflächenbereich
18-1b Randbereich
18-2 zweite Elektrode von 18
20 Halbleitersubstrat
20a Oberflächenbereich
20b Zwischenbereich
21 erste Passivierungsschicht, Isolationsschicht, -bereich
21a Oberflächenbereich
22 Ausnehmung
22a Bodenbereich
22b Randbereich
24-1 Materialschicht/-bereich für ersten Dielektrikmsbereich 16-1
24-1a Oberflächenbereich
26-1 Materialschicht/-bereich für erste Elektroden
14-1 der ersten Elektrodeneinrichtungen 14
26-1a Oberflächenbereich
26-2 Materialschicht/-bereich für erste Elektroden
18-1 der zweiten Elektrodeneinrichtungen 18
26-1a Oberflächenbereich
26b lateraler Bereich
26c vertikaler Bereich
31 zweite Passivierungsschicht, Isolationsschicht, -bereich
31a Oberflächenbereich
32 Ausnehmung
32f Randbereich, Spacerbereich
41 Passivierungsschicht, Isolationsschicht, -bereich
41a Oberflächenbereich
42 Ausnehmung
42f Randbereich, Spacerbereich
61 Passivierungsschicht, Isolationsschicht, -bereich
61a Oberflächenbereich
G Gateoxidbereich
K-1 erste definierte Stelle, Bereich
K-2 zweite definierte Stelle, Bereich
P-1 erster Kontaktbereich, Plugbereich
P-2 zweiter Kontaktbereich, Plugbereich
P-3 dirtter, Zwischen- oder Verbindungskontaktbereich, -plugbereich
Pa Oberflächenbereich
Pb Randbereich
SD Source-/Drainbereich
SDa Oberflächenbereich
T1-T4 Transistoreinrichtung, Auswahltransistor
WL Wortleitung

Claims

1. Verfahren zum Herstellen einer Halbleiterspeichereinrichtung, insbesondere eines FeRAM-Speichers oder dergleichen,
bei welchem ein Halbleitersubstrat (20) oder dergleichen, ein Passivierungsbereich (21) und/oder ein Oberflächenbereich (20a, 21a) davon mit einer CMOS-Struktur ausgebildet werden und
bei welchem im Bereich des Halbleitersubstrats (20) oder dergleichen, eines Paassivierungsbereichs (21) und/oder eines Oberflächenbereichs (20a, 21a) davon eine Kondensatoranordnung (2) einer Mehrzahl als Speicherelemente dienender Kondensatoreinrichtungen (10-1, . . . 10-4) ausgebildet werden,
dadurch gekennzeichnet,
dass zumindest ein Teil der Kondensatoreinrichtungen (10-1, . . ., 10-4) mit einer Mehrzahl zueinander parallel geschalteter Einzelkondensatoren (C1, C2) ausgebildet werden.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass für jede der Kondensatoreinrichtungen (10-1, . . . 10-4) eine erste Elektrodeneinrichtung (14), eine zweite Elektrodeneinrichtung (18) sowie ein im Wesentlichen dazwischen ausgebildetes Dielektrikum (16) vorgesehen werden.

3. Verfahren nach Anspruch 2, dadurch gekennzeichnet,
dass zumindest ein Teil der ersten und/oder zweiten Elektrodeneinrichtungen (14, 18) mit einer Mehrzahl jeweils miteinander elektrisch verbundener Elektroden (14-1, 14-2, 18-1, 18-2) ausgebildet wird, und
dass dadurch die Mehrzahl zueinander parallel geschalteter Einzelkondensatoren ausgebildet wird.

4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass zumindest ein Teil der jeweiligen Mehrzahl miteinander verbundener Elektroden (18-1, 18-2) miteinander identifiziert ausgebildet werden, insbesondere als elektrisch leitender einteiliger und/oder einstückiger Bereich oder dergleichen.

5. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass zumindest ein Teil der Kondensatoreinrichtungen (10-1, . . . 10-4) mit ihrer jeweiligen ersten Elektrodeneinrichtung (14) über ein erstes Kontaktelement (11-1) mit der ersten Elektrodeneinrichtung einer ersten im Wesentlichen direkt räumlich benachbarten Kondensatoreinrichtung (10-1, . . . 10-4) und mit ihrer zweiten Elektrodeneinrichtung (18) über ein zweites Kontaktelement (11-2) mit der zweiten Elektrodeneinrichtung (18) einer zweiten im Wesentlichen direkt räumlich benachbarten Kondensatoreinrichtung (10-1, . . . 10-4) der Kondensatoranordnung (2) kontaktiert wird, um eine Kondensatoranordnung (2) mit zumindest zum Teil verbundener oder Chainstruktur zu bilden.

6. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass zumindest ein Teil der Kondensatoreinrichtung (10-1, . . . 10-4) im Wesentlichen in Form einer Stapel- oder Stackstruktur aufgebaut werden.

7. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass das, insbesondere sich im Wesentlichen horizontal erstreckende, Halbleitersubstrat oder dergleichen und/oder ein Oberflächenbereich (20a) davon und insbesondere die CMOS- Struktur durch mindestens einen ersten im Wesentlichen oben liegenden und/oder sich im Wesentlichen lateral erstreckenden Passivierungsbereich (21) aus einem im Wesentlichen elektrisch isolierenden Material zumindest teilweise abgedeckt und/oder eingebettet werden, insbesondere in im Wesentlichen zweidimensionaler groß- und oder ganzflächiger Art und Weise und/oder mit im Wesentlichen planarem Oberflächenbereich (21a).

8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass in definierten ersten und zweiten Bereichen oder an definierten ersten und zweiten Stellen (K1, K2) im oben liegenden ersten Passivierungsbereich (21) erste Ausnehmungen (22) ausgebildet werden, insbesondere durch einen, vorzugsweise selektiven und/oder gemeinsamen Ätzprozess oder dergleichen.

9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass als definierte erste und zweite Bereiche und/oder als definierte erste und zweite Stellen (K1, K2) Bereiche im Wesentlichen oberhalb von Source-/Drainbereichen (SD) in Oberflächenbereichen (20a) des Halbleitersubstrats (20) vorgesehener Auswahltransistoreinrichtungen (T1, . . ., T4) der CMOS- Struktur gewählt werden.

10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass die ersten Ausnehmungen (22) vertikal zumindest teilweise bis auf das Niveau der Oberflächenbereiche (SDa) der Source-/Drainbereiche (SD) der Auswahltransistoreinrichtungen (T1, . . ., T4) ausgebildet werden.

11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass insbesondere auf den Oberflächenbereichen (21a) des ersten Passivierungsbereichs (21) ein erster Materialbereich (28) eines im Wesentlichen elektrisch leitenden Materials abgeschieden und/oder ausgebildet wird, insbesondere durch zweidimensionales Abscheiden, in konformer, großflächiger und/oder ganzflächiger und/oder die ersten Ausnehmungen (22) jeweils bis zum Niveau des Oberflächenbereichs (SDa) der Source-/Drainbereiche (SD) füllender Form und/oder durch nachfolgendes Polieren oder dergleichen auf das Niveau des Oberflächenbereichs (21a) des ersten Passivierungsbereichs (21).

12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass zum Ausbilden erster und zweiter Kontaktbereiche oder Plugbereiche (P1, P2) zum Kontaktieren der Kondensatoreinrichtungen (10-1, . . ., 10-4) mit der CMOS-Struktur mindestens ein zweiter Materialbereich (26-1) für erste Elektroden (14-1) für die ersten Elektrodeneinrichtungen (14) abgeschieden wird, insbesondere aus mindestens einem elektrisch leitfähigen Material, z. B. aus einem Metall, Metalloxid und/oder dergleichen, in zweidimensionaler, konformer, großflächiger und/oder ganzflächiger Art und Weise und/oder insbesondere mit im Wesentlichen planarem Oberflächenbereich (26-1a).

13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, dass die ersten und zweiten Kontaktbereiche oder Plugbereiche (P1, P2) im Wesentlichen gleichartig ausgebildet werden.

14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, dass ein dritter Materialbereich (24-1) für erste Dielektrikumsbereiche (16-1) des Dielektrikums (16) abgeschieden wird, insbesondere in Form eines Ferroelektrikums Paraelektrikums oder dergleichen, insbesondere durch ein in zweidimensionaler, konformer, großflächiger und/oder ganzflächiger Art und Weise und/oder insbesondere mit planaren Oberflächenbereichen (24-1a) auf dem Oberflächenbereich (26- 1a) des zweiten Materialbereichs (26).

15. Verfahren nach einem der Ansprüche 12 bis 14, dadurch gekennzeichnet,
dass zumindest der zweite Materialbereich (26-1) für die ersten Elektroden (14-1) der ersten Elektrodeneinrichtung (14) strukturiert wird, insbesondere durch einen anisotropen Ätzprozess und/oder insbesondere mit Ausnehmungen im Bereich der zweiten definierten Stellen (K2), und
dass dadurch voneinander und von den zweiten Kontaktbereichen oder Plugbereichen (P2) im Wesentlichen elektrisch isolierte Paare verbundener erster Elektroden (14-1) der ersten Elektrodeneinrichtungen (14) in im Wesentlichen jeweils gemeinsamen elektrischen Kontakt mit den ersten Kontaktbereichen oder Plugbereichen (P1) gebildet werden.

16. Verfahren nach einem der Ansprüche 12 bis 15, dadurch gekennzeichnet, dass der zweite und der dritte Materialbereich (26-1, 24-1) im Wesentlichen gemeinsam ausgebildet und/oder strukturiert werden, insbesondere in einer gemeinsamen und/oder kaskadierten Prozessfolge.

17. Verfahren nach einem der Ansprüche 12 bis 16, dadurch gekennzeichnet, dass ein zweiter Passivierungsbereich (31) eines im Wesentlichen isolierenden Materials ausgebildet und/oder abgeschieden wird, insbesondere in zweidimensionaler, konformer, großflächiger und/oder ganzflächiger Art und Weise, wobei insbesondere Oberflächenbereiche (Pa, 16-1a, 14-1a, 21a) der zweiten Kontaktbereiche oder Plugbereiche (P2), der ersten Dielektrikumsbereiche (16-1), der ersten Elektroden (14-1), der ersten Elektrodeneinrichtung (14) und/oder des ersten Passivlerungsgbereichs (21) oder Teilen davon im Wesentlichen eingebettet und/oder abgedeckt werden, und zwar insbesondere bis zum Niveau des Oberflächenbereichs (16-1a) des ersten Dielektrikumsbereichs (16-1), gegebenenfalls durch nachfolgendes Polieren mit Stop auf dem Niveau des Oberflächenbereichs (16-1a) des ersten Dielektrikumsbereichs (16- 1).

16. Verfahren nach Anspruch 17, dadurch gekennzeichnet,
dass an den definierten zweiten Bereichen oder Stellen (K2) zweite Ausnehmungen (32) ausgebildet werden, insbesondere durch selektives Rückätzen oder dergleichen, und
dass dabei Material des zweiten Passivierungsbereichs (31) bis auf das Niveau der Oberflächenbereiche (Pa) der zweiten Kontaktbereiche oder Plugbereiche (P2) derart abgetragen wird, dass der Oberflächenbereich (Pa) des zweiten Kontaktbereichs oder Plugbereichs (P2) jeweils zumindest zum Teil freigelegt wird.

19. Verfahren nach Anspruch 18, dadurch gekennzeichnet, dass ein vierter Materialbereich (26-2) für erste Elektroden (18-1) der zweiten Elektrodeneinrichtung (18) abgeschieden wird, insbesondere aus einem im Wesentlichen elektrisch leitfähigen Material, z. B. einem Metall, Metalloxid und/oder dergleichen und/oder insbesondere in zweidimensionaler, konformer, großflächiger und/oder ganzflächiger Art und Weise und/oder mit im Wesentlichen planarem Oberflächenbereich (26-2a).

20. Verfahren nach Anspruch 19, dadurch gekennzeichnet,
dass der vierte Materialbereich (26-2) für die ersten Elektroden (18-1) der zweiten Elektrodeneinrichtungen (18) strukturiert wird, insbesondere durch einen anisotropen Ätzprozess und/oder mit Ausnehmungen im Bereich der ersten definierten Stellen (K1) und
dass dadurch voneinander und von den ersten Kontaktbereichen oder Plugbereichen (P1) im Wesentlichen elektrisch isolierte Paare verbundener erster Elektroden (18-1) der zweiten Elektrodeneinrichtung (18) in im Wesentlichen jeweils gemeinsamen elektrischen Kontakt mit den zweiten Kontaktbereichen oder Plugbereichen (P2) gebildet werden.

21. Verfahren nach Anspruch 20, dadurch gekennzeichnet, dass ein fünfter Materialbereich (24-2) für zweite Dielektrikumsbereiche (16-2) für das Dielektrikum (16) abgeschieden wird, insbesondere in Form eines Ferroelektrikums, Paraelektrikums oder dergleichen, insbesondere in zweidimensionaler, konformer, großflächiger und/oder ganzflächiger Art und Weise und/oder insbesondere mit im Wesentlichen planarem Oberflächenbereich (26-2a) und/oder auf dem Oberflächenbereich (24-2a) des vierten Materialbereichs (24-2).

22. Verfahren nach Anspruch 21, dadurch gekennzeichnet, dass ein dritter Passivierungsbereich (41) eines im Wesentlichen elektrisch isolierenden Materials abgeschieden und/oder ausgebildet wird, insbesondere in zweidimensionaler, konformer, großflächiger und/oder ganzflächiger Art und Weise, wobei insbesondere Oberflächenbereiche (18-1a, 16-2a, 21a) der ersten Elektroden (18-1) der zweiten Elektrodeneinrichtungen (18), der zweiten Dielektrikumsbereiche (16-2) des Dielektrikums (16) und/oder des zweiten Passivierungsbereichs (31) oder Teile davon im Wesentlichen eingebettet und/oder abgedeckt werden, und zwar insbesondere bis zum Niveau der Oberflächenbereiche (16-2a) der zweiten Dielektrikumsbereiche (16-1) des Dielektrikums (16), gegebenenfalls durch nachfolgendes Polieren mit Stop auf dem Niveau der Oberflächenbereiche (16-2a) der zweiten Dielektrikumsbereiche (16-2) des Dielektrikums (16).

23. Verfahren nach Anspruch 22, dadurch gekennzeichnet,
dass an den definierten ersten Bereichen oder ersten Stellen (K1) dritte Ausnehmungen (42) ausgebildet werden, insbesondere durch selektives Rückätzen oder dergleichen, und
dass dabei Material des dritten Passivierungsbereichs (41) bis auf das Niveau der Oberflächenbereiche (14-1a) der ersten Elektroden (14-1) der ersten Elektrodeneinrichtungen (14) derart abgetragen wird, dass der Oberflächenbereich (14-1a) der ersten Elektroden (14-1) der ersten Elektrodeneinrichtungen (14) zumindest zum Teil freiliegt und/oder dass dabei zur elektrischen Isolation der ersten Elektroden (14-1) der ersten Elektrodeneinrichtungen (14) in benachbarten Randbereichen oder Kantenbereichen (18-1b) der ersten Elektroden (18-1) der zweiten Elektrodeneinrichtungen (18) Spacerelemente (42f) oder dergleichen bestehen bleiben oder ausgebildet werden.

24. Verfahren nach Anspruch 23, dadurch gekennzeichnet, dass die dritten Ausnehmungen (42) vertikal zumindest teilweise bis auf das Niveau von Oberflächenbereichen (14-1a) der ersten Elektroden (14-1) der ersten Elektrodeneinrichtung (14) ausgebildet werden.

25. Verfahren nach Anspruch 24, dadurch gekennzeichnet, dass ein sechster Materialbereich (29) eines im Wesentlichen elektrisch leitenden Materials ausgebildet und/oder abgeschieden wird, insbesondere in zweidimensionaler, konformer, großflächiger und/oder ganzflächiger und/oder die dritten Ausnehmungen (42) jeweils bis auf das Niveau der Oberflächenbereiche (14-1a) der ersten Elektroden (14-1) der ersten Elektrodeneinrichtungen (14) füllender Art und Weise, gegebenenfalls durch nachfolgendes Polieren oder dergleichen mit Stop auf dem Niveau der Oberflächenbereiche (16-2a) der zweiten Dielektrikumsbereiche des Dielektrikums (16), um dadurch Zwischenplugbereiche (P3) in im Wesentlichen elektrischen Kontakt mit den ersten Elektroden (14-1) der ersten Elektrodeneinrichtungen (14) und/oder mit den ersten Kontaktbereichen oder Plugbereichen (P1) auszubilden.

26. Verfahren nach Anspruch 25, dadurch gekennzeichnet, dass ein siebter Materialbereich (26-3) für zweite Elektroden (14-2) der ersten Elektrodeneinrichtung (14) ausgebildet und/oder abgeschieden wird, insbesondere aus einem elektrisch leitfähigen Material, z. B. einem Metall, Metalloxid und/oder dergleichen und/oder insbesondere in zweidimensionaler, konformer, großflächiger und/oder ganzflächiger Art und Weise und/oder insbesondere mit im Wesentlichen planarem Oberflächenbereich (26-3a).

27. Verfahren nach Anspruch 26, dadurch gekennzeichnet,
dass der siebte Materialbereich (26-3) für die zweiten Elektroden (14-2) der ersten Elektrodeneinrichtung (14) strukturiert wird, insbesondere durch einen anisotropen Ätzprozess und/oder mit Ausnehmungen im Bereich der zweiten definierten Stellen (K2), und
dass dadurch voneinander und von den ersten Elektroden (18-1) der zweiten Elektrodeneinrichtung (18) im Wesentlichen elektrisch isolierte Paare verbundener zweiter Elektroden (14-2) der ersten Elektrodeneinrichtung (14) in im Wesentlichen jeweils gemeinsamen Kontakt mit dem Erweiterungsplugbereich (P3) gebildet werden.

28. Verfahren nach Anspruch 27, dadurch gekennzeichnet, dass ein vierter Passivierungsbereich (61) eines im Wesentlichen elekrisch isolierenden Materials ausgebildet und/oder abgeschieden wird, insbesondere in zweidimensionaler, konformer, großflächiger und/oder ganzflächiger Art und Weise, wobei insbesondere Oberflächenbereiche (14-2a, 51a) der zweiten Elektroden (14-2) der ersten Elektrodeneinrichtung (14) und/oder des vierten Passivierungsbereichs (51) oder Teile davon im Wesentlichen eingebettet und/oder abgedeckt werden, und zwar insbesondere mit planarem Oberflächenbereich (61a).

29. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass eine Mehrzahl von Kondensatoreinrichtungen übereinander angeordnet ausgebildet werden.