DE102005024944B3 - Kontaktstruktur für einen Stack-DRAM-Speicherkondensator - Google Patents

Abstract

Die Erfindung betrifft ein Verfahren zum Herstellen einer Kontaktstruktur für einen Stack-Speicherkondensator, wobei die Kontaktstruktur im Node-Kontaktbereich (8) mit Kontaktöffnungen (3), isolierendem Liner (2) und leitfähigem Füllmaterial (15) vor der Strukturierung von Bitleitungen (1) ausgebildet wird.

Description

• Die Erfindung betrifft ein Verfahren zum Herstellen einer Kontaktstruktur für einen Speicherkondensator in Stack-DRAM-Halbleiterspeichern.
• Dynamische Halbleiterspeicher mit wahlfreiem Zugriff, DRAMs (Dynamic Random Access Memory) verwenden auf einen Speicherkondensator in einem Zellenfeld des DRAMs speicherbare und lesbare Ladung zum Kennzeichnen eines digitalen Zustands, etwa einer "1" oder einer "0". Die auf dem Speicherkondensator speicherbare Ladung wird über einen Auswahltransistor per Stromfluss zu- und abgeführt. Als Auswahltransistor wird üblicherweise ein MOSFET (Metall-Oxid-Halbleiter-Feldeffekttransistor) verwendet, dessen Leitfähigkeit in einem im Halbleiterkörper des DRAMs ausgebildeten Kanalbereich über eine vom Kanalbereich elektrisch durch eine Gateisolatorstruktur getrennte Gateleiterstruktur per Feldeffekt gesteuert wird. Der Kanalbereich liegt zwischen als Source- und Draingebiet im Halbleiterkörper ausgebildeten Halbleiterzonen. Eine der Halbleiterzonen ist elektrisch mit dem Speicherkondensator verbunden und deren Anschlussbereich an die entsprechende Halbleiterzone wird als Node-Kontakt (CN: Contact Node) bezeichnet. Die andere der beiden Halbleiterzonen ist über einen Bitleitungskontakt (CB: Contact Bitline) an eine in einer Metallisierungsebene, beispielsweise einer M0-Ebene, ausgeführten Bitleitung angeschlossen, die den Auswahltransistor mit einer Auswerteschaltung, etwa mit einem Leseverstärker (sense amplifier) in einem Support-Bereich des DRAMs leitend verbindet. Der DRAM weist üblicherweise eine Vielzahl von in Zeilen und Spalten angeordneten Auswahltransistoren auf, welche einzeln über die Bitleitungen und Gateleiterstrukturen in Form von Wortleitungen angesteuert werden können.
• DRAM-Halbleiterspeicherbauelemente werden üblicherweise mit Trench-Kondensator oder Stack-Kondensator zum Speichern von Ladung ausgeführt. Beim Trench-Kondensator wird der Speicherkondensator in einem in den Halbleiterkörper reichenden Trench ausgebildet, während bei Stack-Kondensatoren der Speicherkondensator oberhalb des Halbleiterkörpers in einem Verdrahtungsbereich zur Verschaltung der Halbleiterbauelemente im Halbleiterkörper ausgebildet wird. Eine leitende Verbindung zwischen dem Speicherkondensator und dem Node-Kontakt des Auswahltransistors wird durch eine Kontaktstruktur für den Speicherkondensator (CC: Contact Capacitor) bereitgestellt.
• Gegenwärtig werden bei bekannter Herstellung von Stack-DRAMs zunächst M0-Bahnen, d. h. Bitleitungen, hergestellt und danach die Kontaktstrukturen für den Speicherkondensator selbstjustiert zu diesen Bahnen gebildet. Eine derartige Prozessführung ist hinsichtlich der Breite und Dicke der Bitleitungen eingeschränkt, da nach Ausbildung der Bitleitungen üblicherweise eine Nitridkappe als Spacer (Nitridspacer) für eine nachfolgende Kontaktlochstrukturierung zum Anschluss des Speicherkondensators dient. Dieser Schritt wird als selbstjustierter Ätzschritt (SAC-Ätzung mit der Nitridkappe als Maske) durchgeführt und ist prozesstechnisch schwierig auszuführen. Ebenso führt der Nitridspacer zu einer im Vergleich mit einem Oxid wie SiO₂ unerwünscht größeren kapazitiven Kopplung zwischen den Bitleitungen und der Kontaktstruktur für den Speicherkondensator. Dies ist auf die größere Dielektrizitätskonstante von Siliziumnitrid (ε_r ≈ 7 für Si₃N₄) im Vergleich zu Oxid (ε_r ≈ 3,8 für SiO₂) zurückzuführen. Da zur Ausbildung der Kontaktstruktur für den Speicherkondensator durch ein zwischen den Bitleitungen ausgebildetes Zwischenschichtdielektrikum, etwa durch ein M0-Oxid, geätzt werden muss, wird eine Materialauswahl des Zwischenschichtdielektrikums wesentlich durch dessen Ätzeigenschaften zur Ausbildung der Kontaktstruktur eingeschränkt.
• Neue Beschreibungsseite 2A
• WO 01/08217 A1 beschreibt ein Verfahren zur Ausbildung von Speicherzellen mit gestapeltem Speicherkondensator. Hierbei wird eine Bitleitungskontaktöffnung durch ein leitfähiges Bitleitungsmaterial geätzt.
• In US 6,025,227 wird ein Verfahren zum Herstellen eines Kondensators über einer Bitleitungsstruktur für DRAMs beschrieben. Ein Speicherknotenkontaktloch wird durch isolierende Schichten als auch durch die Bitleitungen hindurch geöffnet. Nach Passivierung des Speicherknotenkontaktlochs mit Siliziumnitridspacern wird eine Speicherknotenanordnung ausgebildet.
• In US 2004/0161923 A1 wird ein Verfahren zum Ausbilden einer Leiterbahn mittels eines Damascene-Prozesses durch Ausbilden einer ersten Isolationsschicht auf einem Halbleitersubstrat, Ätzen der ersten Isolationsschicht zur Ausbildung eines Kontaktlochs und Ausbilden einer ersten, das Kontaktloch füllenden leitfähigen Schicht oberhalb der ersten Isolationsschicht beschrieben.
• In der Druckschrift US 6,320,260 B1 wird ein Verfahren zum Herstellen einer Halbleitervorrichtung mit Verdrahtungsleitungen beschrieben, die Kontakte mit geringem Widerstand aufweisen.
• Die Druckschrift DE 43 45 413 C2 beschreibt ein Herstellungsverfahren für eine Halbleitervorrichtung mit einer Isolierschicht, in der ein Kontaktloch gebildet ist. Zur Ausbildung des Kontaktlochs wird durch eine Polysiliziumschicht mit Hilfe einer darauf ausgebildeten strukturierten Siliziumdioxidschicht ein Kontaktloch geätzt.
• Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Herstellung einer Kontaktstruktur für einen Speicherkondensator in Stack-DRAM-Halbleiterspeichern anzugeben mit dem die obigen Nachteile bei bekannter Prozessführung vermieden werden können.
• Hierzu wird ein Verfahren zum Herstellen einer Kontaktstruktur für einen Speicherkondensator in Stack-DRAM-Halbleiterspeichern gemäß dem unabhängigen Patentanspruch 1 angegeben. Vorteilhafte Ausführungsformen sind in den abhängigen Patentansprüchen definiert.
• Erfindungsgemäß weist ein Verfahren zum Herstellen einer Kontaktstruktur für einen Speicherkondensator in Stack-DRAM-Halbleiterspeichern auf: Bereitstellen eines vorprozessierten Halbleitersubstrats, das auf einer Oberfläche eine Isolationsschicht mit darin ausgebildeten Bitleitungskontakten und Node-Kontaktbereiche aufweist, Erzeugen einer metallischen Schicht auf der Isolationsschicht, Erzeugen eines eine oder mehrere Schichten aufweisenden Hilfsschichtstapels auf der metallischen Schicht, Erzeugen und Strukturieren einer ersten Maske auf dem Hilfsschichtstapel, Ausbilden von Kontaktöffnungen im Hilfsschichtstapel, der metallischen Schicht und der Isolationsschicht in den von der ersten Maske freigelegten Node-Kontaktbereichen, Erzeugen eines isolierenden Liners an Seitenwänden in den Kontaktöffnungen, Erzeugen eines leitfähigen Füllmaterials in den Kontaktöffnungen, wobei das leitfähige Füllmaterial die Kontaktöffnungen lediglich unvollständig auffüllt, Erzeugen einer weiteren Hilfsschicht auf dem Halbleitersubstrat, Erzeugen und Strukturieren einer zweiten Maske auf der weiteren Hilfsschicht zum Ausbilden von Bitleitungen, Entfernen von Teilen der durch die zweite Maske freigelegten weiteren Hilfsschicht, des Hilfsschichtstapels und der metallischen Schicht, Entfernen der weiteren Hilfsschicht und des Hilfsschichtstapels sowie Erzeugen eines Zwischenschichtdielektrikums auf dem Halbleitersubstrat, Entfernen des Zwischenschichtdielektrikums bis zu einem oberen Ende der Kontaktöffnungen.
• Der Ausbildung der Kontaktstruktur schließt sich eine bekannte weitere Prozessierung des Stack-Kondensators und ein Fertigstellen des DRAMs an. Die Masken zur Strukturierung der Kontaktöffnungen und der Bitleitungen dienen insbesondere als
• Atzschutz von unterhalb der Masken gelegenen Bereichen, wobei die durch die Masken freigelegten Bereiche bis zum Stopp der Ätzung entfernt werden. In den lediglich unvollständig mit dem leitfähigen Füllmaterial aufgefüllten Kontaktöffnungen schützt die auf dem Füllmaterial ausgebildete weitere Hilfsschicht das leitfähige Füllmaterial in den Kontaktöffnungen davor, beim Definieren der Bitleitungen durch entsprechendes Entfernen der metallischen Schicht selbst angegriffen zu werden. Das vorprozessierte Halbleitersubstrat, üblicherweise ein Substrat aus Silizium oder eines weiteren Halbleiterelements wie Ge oder eines Verbindungshalbleiters wie GaAs, weist im Inneren des Halbleiterkörpers ausgebildete Halbleiterzonen, die beispielsweise mit Hilfe von Implantationsschritten zum Einbringen von Dotierstoffen und Aktivierungs- und Ausheilschritten definiert wurden, auf. Diese Halbleiterzonen bilden Halbleiterbauelemente wie Auswahltransistoren in einem so genannten aktiven Gebiet des Halbleiterkörpers im Zellenfeldbereich des DRAMs oder auch Transistoren in einem der Ansteuerung der Auswahltransistoren dienenden Support-Bereich aus. Zum Bereitstellen des vorprozessierten Halbleitersubstrats dienen bekannte Verfahrensschritte.
• Bei einer bevorzugten Ausführungsform wird die metallische Schicht aus Wolfram ausgebildet. Aus der metallischen Schicht sind die M0-Bahnen, d. h. die Bitleitungen zur Ansteuerung der Auswahltransistoren über den Array-Bereichen, gebildet. Neben Wolfram eignen sich ebenso weitere metallische Elemente oder Elementverbindungen wie Aluminium oder Kupfer.
• Bei einer weiteren vorteilhaften Ausführungsform ist der Hilfsschichtstapel aus einer Polysiliziumschicht und einer darüber liegenden Nitridschicht ausgebildet. Der Hilfsschichtstapel schützt insbesondere die metallische Schicht vor einer Beschädigung durch Verfahrensschritte beim Ausbilden der Kontaktstrukturen. Die Nitridschicht dient als Schutzschicht bei der Strukturierung der Poly- und Wolframschicht sowie beim Recess des leitfähigen Füllmaterials in den Kontaktöffnungen.
• Bei einer weiteren vorteilhaften Ausführungsform wird die Nitridschicht nach Erzeugen des leitfähigen Füllmaterials und vor Erzeugen der weiteren Hilfsschicht entfernt.
• Vorteilhaft ist es, eine Lackschicht als erste und/oder zweite Maske einzusetzen. Somit kann sowohl die erste Maske zum Ausbilden der Kontaktöffnungen bis zu den Node-Kontaktbereichen als auch die zweite Maske zur Definition der Bitleitungen, d. h. Strukturierung der metallischen Schicht, als Lack ausgebildet sein. Zur Erzeugung der ersten und/oder zweiten Maske wird die üblicherweise als Photolack ausgebildete Lackschicht fotolithografisch strukturiert.
• Bei einer vorteilhaften Ausführungsform sind in den Node-Kontaktbereichen auf das aktive Gebiet des Auswahltransistors reichende Kontaktstöpsel aus Polysilizium oder Wolfram in der Isolationsschicht ausgebildet. Kontakte aus Polysilizium sind vom n-Leitfähigkeitstyp bei Vorliegen eines n-Kanal-MOSFETs als Auswahltransistor.
• Vorteilhaft ist es, den isolierenden Liner als Oxid wie beispielsweise SiO₂ auszubilden. Da SiO₂ eine geringere Dielektrizitätskonstante im Vergleich zu Siliziumnitrid (z. B. Si₃N₄) aufweist, ergibt sich hieraus der Vorteil einer geringeren kapazitiven Kopplung zwischen den Bitleitungen und der Kontaktstruktur für die Speicherkondensatoren.
• Bei einer bevorzugten Ausführungsform wird der isolierende Liner zunächst in den Kontaktöffnungen und auf dem Hilfsschichtstapel erzeugt und bleibt nach einer Spacerätzung an den Seitenwänden in den Kontaktöffnungen erhalten.
• Bei der Spacerätzung werden die auf dem Hilfsschichtstapel liegende Teile sowie die in einem Bodenbereich der Kontaktöffnungen liegende Teile des Liners entfernt, so dass dieser im Wesentlichen an den Seitenwänden in den Kontaktlöchern verbleibt.
• Bei einer bevorzugten Ausführungsform ist das leitfähige Füllmaterial in den Kontaktöffnungen Wolfram oder Polysilizium und die Kontaktöffnungen werden zunächst vollständig mit dem leitfähigen Füllmaterial aufgefüllt und danach im Wesentlichen von einem oberen Ende der Kontaktöffnungen bis zur Hälfte des Hilfsschichtstapels entfernt. Dieser auch als Recess bezeichnete Schritt ermöglicht es, das leitfähige Füllmaterial in den Kontaktöffnungen mit der weiteren Hilfsschicht bis zum oberen Ende der Kontaktöffnungen zu bedecken, so dass das leitfähige Füllmaterial bei nachfolgenden Ätzprozessen wie sie beispielsweise bei der Strukturierung der Bitleitungen auftreten geschützt ist.
• Vorteilhaft ist es, das Zwischenschichtdielektrikum als Spin-On-Dielektric (SOD) auszubilden. Das nach der Strukturierung der Bitleitungen aufgebrachte Spin-On-Dielektric besitzt insbesondere gute Isolator- und Fülleigenschaften. Da die Kontaktöffnungen für den Speicherkondensator vor Aufbringen des Zwischenschichtdielektrikums ausgebildet wurden, ist keine Ätzung durch das Zwischenschichtdielektrikum erforderlich, so dass sich mehr Optionen hinsichtlich der Materialauswahl für das Zwischenschichtdielektrikums bieten im Vergleich zur bekannten Prozessabfolge, bei welcher die Kontaktöffnungen für die Node-Kontakte nach Ausbilden der Bitleitungen selbstjustiert durch Ätzen des Zwischenschichtdielektrikums ausgebildet werden. Somit verlieren die bei bekannten Herstellungsverfahren gegebenen Anforderungen an die Ätzeigenschaften des Zwischenschichtdielektrikums an Bedeutung und ein Spin-On-Dielectrics, Materialien mit geringer Dielektrizitätskonstante, können eingesetzt werden.
• Vorteilhaft ist es, das Zwischenschichtdielektrikum mit einem CMP-Schritt zu entfernen. Hierbei bietet sich ein Stopp des chemisch-mechanischen Polierens (CMP) auf dem leitfähigen Füllmaterial der Kontaktöffnungen an, so dass eine weitere Prozessierung des Stack-Kondensators anschließen kann.
• Die erfindungsgemäße Ausbildung der Kontaktstruktur bietet somit wesentliche Vorteile wie eine Maximierung der Breite der Bitleitungen (M0-Breite) als auch eine Vergrößerung der Dicke der Bitleitungen (M0-Dicke) aufgrund der Möglichkeit der Ausbildung eines dünnen Spacers (z. B. Oxid-Spacer), d. h. isolierenden Liners an den Seitenwänden der Kontaktöffnungen, wodurch sich der Widerstand der Bitleitungen reduzieren lässt. Ebenso ist keine selbstjustierte Kontaktöffnungs-Ätzung mit einer Nitridkappe erforderlich, da die Strukturierung der metallischen Schicht zur Ausbildung der Bitleitungen lediglich selektiv zu der in der Regel als Oxid ausgebildeten Isolationsschicht und Hilfsschicht ausgeführt werden muss. Ebenso ergeben sich mehr Fülloptionen hinsichtlich der Füllmethoden und des Materials für ein Zwischenschichtdielektrikum, da nicht durch das Dielektrikum geätzt werden muss (die Kontaktöffnungen sind bereits ausgebildet) und geringere Aspektverhältnisse bestehen. Ebenso ergibt sich eine geringere Kopplung zwischen M0, d. h. den aus der metallischen Schicht ausgebildeten Bitleitungen, und CC, d. h. dem leitfähigen Füllmaterial in den Kontaktöffnungen als Kontakt für den Speicherkondensator, da ein Oxidspacer anstatt eines Nitridspacers eingesetzt werden kann. Die geringere Dielektrizitätskonstante von Oxid wie SiO₂ im Vergleich zu Nitrid wie Si₃N₄ bringt diesen vorteilhaften Effekt mit sich. Zudem kann ein größerer Durchmesser des leitfähigen Füllmaterials in den Kontaktöffnungen, d. h. CC-Durchmesser, aufgrund eines dünnen Oxid-Spacers erzielt werden, was zu einem reduzierten Kontaktwiderstand aufgrund einer größeren Kontaktfläche führt.
• Nachfolgend wird die Erfindung anhand von schematischen Zeichnungen auf der Grundlage bevorzugter Ausführungsformen näher erläutert.
• 1 zeigt eine Aufsicht auf ein Zellenfeld eines DRAMs mit Kontaktstrukturen für einen Speicherkondensator,
• 2–7 zeigen schematische Querschnittsansichten während aufeinander folgender Prozessstadien bei der Herstellung der Kontaktstruktur gemäß einer Ausführungsform der Erfindung.
• In 1 ist eine schematische Aufsicht auf ein Zellenfeld eines Stack-DRAMs mit ausgebildeten Kontaktstrukturen für den Speicherkondensator dargestellt. Zwischen zueinander benachbarten aus einer metallischen Schicht ausgebildeten streifenförmigen Bitleitungen 1 sind durch einen isolierenden Liner 2 von den Bitleitungen elektrisch isolierte und mit einem leitfähigen Füllmaterial aufgefüllte Kontaktöffnungen 3 ausgebildet. Die Bitleitungen 1 sind zudem durch ein Zwischenschichtdielektrikum 4 voneinander isoliert und beabstandet. Die Schnittlinien AA' und BB' dienen zur Kennzeichnung entsprechender Querschnittsansichten in den 2 bis 7, um aufeinander folgende Prozessstadien während der Herstellung der Kontaktstruktur gemäß einer Ausführungsform zu beschreiben. Die Schnittlinie AA' kennzeichnet einen Querschnitt durch zwei benachbarte Kontaktöffnungen für den Speicherkondensator, während die Schnittlinie BB' eine Querschnittsansicht zwischen benachbarten Kontaktöffnungen und benachbarten Bitleitungen 1 zeigt. In den 2 bis 7 sind die Querschnittsansichten entlang der Schnittlinien AA' und BB' der Einfachheit halber in eine Querschnittsdarstellung integ riert. Hierbei ist die Querschnittsansicht entlang der Schnittlinie AA' aus 1 jeweils im linken Teil und die Querschnittsansicht entlang der Schnittlinie BB' aus 1 im entsprechenden rechten Teil in den 2 bis 7 dargestellt.
• 2 zeigt eine schematische Querschnittsansicht zu Beginn einer Prozessabfolge zur Ausbildung der Kontaktstrukturen für den Speicherkondensator. Ausgangspunkt zur Herstellung der Kontaktstrukturen gemäß einer Ausführungsform der Erfindung bildet eine auf einer Oberfläche 5 eines Halbleiterkörpers 6 ausgebildete Isolationsschicht 7. Hiermit wird ein vorprozessiertes Halbleitersubstrat bereitgestellt. Innerhalb der Isolationsschicht 7 sind bei dem vorprozessierten Halbleitersubstrat in einem Node-Kontaktbereich 8 zur Oberfläche 5 des Halbleiterkörpers 6 reichende Kontaktstöpsel 9 aus leitfähigem Polysilizium eingebettet, welche als Ätzstopp bei der nachfolgenden Öffnung der Kontaktstruktur dienen. Üblicherweise sind die Kontaktstöpsel 9 aus leitfähigem Polysilizium vom n-Leitfähigkeitstyp ausgebildet, da als Auswahltransistor ein n-Kanal-MOSFET dient, dessen Source- und Draingebiet vom n⁺-Leifähigkeitstyp sind. Ebenso können die Kontaktstöpsel beispielsweise aus Wolfram sein.
• Nach Bereitstellen des vorprozessierten Halbleitersubstrats wird darauf zunächst eine aus Wolfram ausgebildete metallische Schicht 10 aufgebracht, aus der in nachfolgenden Schritten Bitleitungen gebildet werden. Auf die metallische Schicht 10 wird ein Hilfsschichtstapel 11 aus einer Polysiliziumschicht 12 sowie einer darüber liegenden Nitridschicht 13, insbesondere einer Siliziumnitridschicht, erzeugt. Zur Ausbildung der Kontaktöffnungen 3 wird auf den Hilfsschichtstapel 11 ein als erste Maske 14 dienender Fotolack aufgebracht und fotolithografisch strukturiert. Hierzu wird der Fotolack im Bereich der auszubildenden Kontaktöffnungen 3 im Node-Kontaktbereich 8 (siehe 2) entfernt und legt dort den Hilfsschichtstapel 11 frei. Bei dieser Strukturierung handelt es sich somit um eine CC (Contact Capacitor) Strukturierung zur Definition der Kontaktöffnungen 3 für den Speicherkondensator.
• 3 zeigt eine schematische Querschnittsansicht der Kontaktstruktur für den Speicherkondensator während eines im Vergleich zur Querschnittsansicht aus 2 späteren Prozessstadiums. Nachfolgend zu den der schematischen Querschnittsansicht in 2 zugrunde liegenden Prozessschritten wurde zur Bereitstellung der in 3 dargestellten schematischen Querschnittsansicht zunächst mit Hilfe der ersten Maske 14 (nicht dargestellt in 3, siehe 2) der Hilfsschichtstapel 11 mittels Ätzen in den durch die erste Maske 14 freigelegten Bereichen entfernt. Der Ätzung des Hilfsschichtstapels 11 folgte eine Ätzung durch die metallische Schicht 10 als auch durch die als Oxid ausgebildete Isolationsschicht 7. Die Ätzung erfolgt nicht bis zur Oberfläche 5 des Halbleiterkörpers 6, so dass im Halbleiterkörper 6 ausgebildete Halbleiterzonen, die die elektrischen Eigenschaften des Auswahltransistors definieren, nicht freigelegt wurden. Der Bereitstellung der Kontaktöffnungen schließt sich ein Entfernen der Siliziumnitridschicht 13 and.
• 4 zeigt eine weitere Querschnittsansicht eines der in 3 gezeigten Ausbildung der Kontaktöffnungen 3 nachfolgenden Prozessstadiums. Hierbei wurde zunächst ein aus einem Oxid, insbesondere SiO₂, gebildeter isolierender Liner 2 flächig auf die Siliziumnitridschicht 13 sowie innerhalb der Kontaktöffnungen 3 erzeugt (nicht dargestellt), der isolierende Liner 2 durch eine Spacer-Ätzung auf der Siliziumnitridschicht 13 sowie in einem Bodenbereich der Kontaktöffnung 3 entfernt, so dass lediglich an Seitenwänden innerhalb der Kontaktöffnungen 3 ein Seitenwandspacer erhalten bleibt. Der als Seitenwandspacer ausgebildete isolierende Liner 2 dient der elektrischen Isolation zwischen den Bitleitungen 1 und der Kontaktstruktur für den Speicherkondensator. Der Ausbildung des isolierenden Liners 2 schließt sich das Erzeugen eines leitfähigen Füllmaterials 15 aus Wolfram in den Kontaktöffnungen 3 an, wobei das leitfähige Füllmaterial 15 die Kontaktöffnungen 3 lediglich unvollständig auffüllt. Hierzu wird das leitfähige Füllmaterial 15 zunächst vollständig in die Kontaktöffnungen 3 als auch oberhalb der Kontaktöffnungen 3 sowie auf der Siliziumnitridschicht 13 erzeugt (nicht dargestellt) und sodann in einem Recess-Schritt sowohl auf der Siliziumhitridschicht 13 als auch teilweise innerhalb der Kontaktöffnung 3 zurückgeätzt. Ein Zurückätzen des leitfähigen Füllmaterials 15 erfolgt im Wesentlichen von einem oberen Ende der Kontaktöffnungen 3 bis zur Hälfte der Polysiliziumschicht 12. Nach diesem Rückätzschritt, auch als Recess-Schritt bezeichnet, wird die Siliziumnitridschicht 13 entfernt. Ein derartiger Recess-Schritt erfolgt, um in den Kontaktöffnungen 3 das leitfähige Füllmaterial 15 mit einer weiteren Hilfsschicht 16 in einem nachfolgenden Prozessschritt zu bedecken und dieses so vor einer später erfolgenden Strukturierung der metallischen Schicht 10 zu schützen.
• In 5 ist eine schematische Querschnittsansicht eines Prozessstadiums bei der Ausbildung der Kontaktöffnungen gezeigt, das dem in 4 als Querschnitt dargestellten Prozessstadium zeitlich nachgelagert ist. Hierbei wurden die Kontaktöffnungen 3 mit der weiteren Hilfsschicht 16 aufgefüllt und diese ragt zusätzliche über die Kontaktöffnungen 3 hinaus und bedeckt ebenso die Polysiliziumschicht 12. Eine als Fotolack ausgebildete zweite Maske 14' liegt auf der weiteren Hilfsschicht 16 zur Strukturierung der Bitleitungen 1. Hierbei werden Teile der Hilfsschicht 16 entlang derjenigen Zwischenbereiche benachbarten Kontaktöffnungen 3 freigelegt, die sich parallel zu den auszubildenden Bitleitungen 1 erstrecken. Da die Kontaktöffnungen 3 über den isolierenden Liner 2 von benachbarten Bitleitungen 1 elektrisch isoliert sind, tragen die Kontaktöffnungen 3 naturgemäß zur Ausbildung der Bitleitungen 1 bei. Somit bedarf es lediglich eines Entfernens der metallischen Schicht 10 in den Zwischenbereichen zur Definition der Bitleitungen 1. Es sei an dieser Stelle darauf hingewiesen, dass es sich bei der in 5 dargestellten Querschnittsansicht entlang der Schnittlinie BB' um einen dem mit AA' gekennzeichneten Querschnitt in der Zeichenebene vor- oder nachgelagerten Querschnitt handelt und eine in 5 in der zweiten Maske 14' ganz rechts dargestellte Öffnung der mittleren Öffnung der zweiten Maske in 5 in der Zeichenebene vor- oder nachgelagert ist (vgl. hierzu auch 1).
• In der in 6 gezeigten Querschnittsansicht eines Prozessstadiums zur Herstellung der Kontaktstruktur sind die Bitleitungen strukturiert. Hierzu wurde zunächst die weitere Hilfsschicht 16 bis zur Polysiliziumschicht 12 entsprechend der zweiten Maske 14' entfernt. Danach wurde die zweite Maske 14' entfernt und daraufhin durch Ätzen sowohl die Polysiliziumschicht 12 als auch die metallische Schicht 10 mit Hilfe der nunmehr als Maske wirkenden weiteren Hilfsschicht 16 geöffnet. Somit sind die Bitleitungen 1 wie in der Aufsicht in 1 dargestellt ausgebildet. Die in der Querschnittsansicht BB' gezeigte Öffnung sorgt somit für einen Abstand zwischen den Bitleitungen 1 im Zwischenbereich.
• In der in 7 gezeigten Querschnittsansicht, die ein dem in 6 schematisch dargestellten Prozessstadium zeitlich nachgelagert ist, wurde ausgehend von 6 die weitere Hilfsschicht 16 und die Polysiliziumschicht 12 entfernt. Daraufhin wurden mit einem Zwischenschichtdielektrikum 4 sowohl die zuvor geöffneten Zwischenbereiche aufgefüllt als auch das Halbleitersubstrat, d. h. eine gemäß dem Prozessstadium freiliegende Oberfläche, bedecket. Mit einem CMP Schritt wird das Zwischenschichtdielektrikum 4 bis zum leitfähigen Füllmaterial 15 entfernt, so dass das leitfähige Füllmaterial 15 als Stopp für den CMP-Schritt dient. Somit ergibt sich die in 7 dargestellte Querschnittsansicht, wonach weitere bekannte Schritte zur Ausbildung des als Stack-Kondensator ausgeführten Speicherkondensators anschließen.

1

Bitleitung

2

isolierender Liner

3

Kontaktöffnung

4

Zwischenschichtdielektrikum

5

Oberfläche

6

Halbleiterkörper

7

Isolationsschicht

8

Node-Kontaktbereich

9

Kontaktstöpsel

10

metallische Schicht

11

Hilfsschichtstapel

12

Polysiliziumschicht als Hilfsschicht

13

Nitridschicht als Hilfsschicht

14,14'

erste Maske, zweite Maske

15

leitfähiges Füllmaterial

16

weitere Hilfsschicht

Claims (11)

1. Verfahren zum Herstellen einer Kontaktstruktur für einen Speicherkondensator in Stack-DRAM Halbleiterspeichern mit: – Bereitstellen eines vorprozessierten Halbleitersubstrats, das auf einer Oberfläche (5) eine Isolationsschicht (7) mit darin ausgebildeten Bitleitungskontakten und Node-Kontaktbereiche (8) im Halbleiterkörper (6) aufweist; – Erzeugen einer metallischen Schicht (10) auf der Isolationsschicht (7); – Erzeugen eines eine oder mehrere Hilfsschichten (12, 13) aufweisenden Hilfsschichtstapels (11) auf der metallischen Schicht (10); – Erzeugen und Strukturieren einer ersten Maske (14) auf dem Hilfsschichtstapel (11); – Ausbilden von Kontaktöffnungen (3) im Hilfsschichtstapel (11), der metallischen Schicht (10) und der Isolationsschicht (7) in den von der ersten Maske (14) freigelegten Node-Kontaktbereichen (8); – Erzeugen eines isolierenden Liners (2) an Seitenwänden in den Kontaktöffnungen (3); – Erzeugen eines leitfähigen Füllmaterials (15) in den Kontaktöffnungen (3), wobei das leitfähige Füllmaterial (15) die Kontaktöffnungen (3) unvollständig auffüllt; – Erzeugen einer weiteren Hilfsschicht (16) auf dem Halbleitersubstrat; – Erzeugen und Strukturieren einer zweiten Maske (14') auf der weiteren Hilfsschicht (16) zum Ausbilden von Bitleitungen (1); – Entfernen von Teilen der durch die zweite Maske (14') freigelegten weiteren Hilfsschicht (16), des Hilfsschichtstapels (11) und der metallischen Schicht (10); – Entfernen der weiteren Hilfsschicht (16) und des Hilfsschichtstapels (11) sowie Erzeugen eines Zwischenschichtdielektrikums (4) auf dem Halbleitersubstrat; und – Entfernen des Zwischenschichtdielektrikums (4) bis zu einem oberen Ende der Kontaktöffnungen (3).
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die metallische Schicht (10) aus Wolfram ausgebildet wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass der Hilfsschichtstapel (11) aus einer Polysiliziumschicht (12) und einer darüber liegenden Nitridschicht (13) ausgebildet wird.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass die Nitridschicht (13) nach Erzeugen des leitfähigen Füllmaterials und vor Erzeugen der weiteren Hilfsschicht (16) entfernt wird.
5. Verfahren einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass eine Lackschicht als erste und/oder zweite Maske (14, 14') dient.
6. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass beim Ausbilden des vorprozessierten Halbleitersubstrats in den Node-Kontaktbereichen (8) auf den Halbleiterkörper (6) reichende Kontaktstöpsel (9) aus Polysilizium oder Wolfram in der Isolationsschicht (7) erzeugt werden.
7. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass der isolierende Liner (2) aus Oxid gebildet wird.
8. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass der isolierende Liner (2) zunächst in den Kontaktöffnungen (3) und auf dem Hilfsschichtstapel (11) erzeugt wird und nach einer Spacerätzung an den Seitenwänden in den Kontaktöffnungen (3) erhalten bleibt.
9. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass das leitfähige Füllmaterial (15) Wolfram oder Polysilizium ist und die Kontaktöffnungen (3) zunächst vollständig mit dem leitfähigen Füllmaterial (15) aufgefüllt werden und danach im Wesentlichen von einem oberen Ende der Kontaktöffnungen (3) bis zur Hälfte des Hilfsschichtstapels (11) entfernt wird.
10. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass das Zwischenschichtdielektrikum (4) als Spin-on-Dielectrics ausgebildet wird.
11. Verfahren nach einem der vorangehenden Ansprüche, dadaurch gekennzeichnet, dass das Zwischenschichtdielektrikum (4) mit einem CMP Schritt entfernt wird.