DE10248704B4 - Verfahren zur Herstellung einer Vertiefungsstruktur für Hoch-K-Stapelkondensatoren in DRAMs und FRAMs - Google Patents
Verfahren zur Herstellung einer Vertiefungsstruktur für Hoch-K-Stapelkondensatoren in DRAMs und FRAMs Download PDFInfo
- Publication number
- DE10248704B4 DE10248704B4 DE10248704A DE10248704A DE10248704B4 DE 10248704 B4 DE10248704 B4 DE 10248704B4 DE 10248704 A DE10248704 A DE 10248704A DE 10248704 A DE10248704 A DE 10248704A DE 10248704 B4 DE10248704 B4 DE 10248704B4
- Authority
- DE
- Germany
- Prior art keywords
- metal
- layer
- barrier layer
- contact opening
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 16
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 5
- 208000023414 familial retinal arterial macroaneurysm Diseases 0.000 title 1
- 229910052751 metal Inorganic materials 0.000 claims abstract description 22
- 239000002184 metal Substances 0.000 claims abstract description 22
- 230000004888 barrier function Effects 0.000 claims abstract description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 6
- 229920005591 polysilicon Polymers 0.000 claims abstract description 5
- 229910004298 SiO 2 Inorganic materials 0.000 claims abstract description 4
- 238000011065 in-situ storage Methods 0.000 claims abstract description 4
- 238000005498 polishing Methods 0.000 claims abstract description 4
- 238000000151 deposition Methods 0.000 claims abstract description 3
- 238000005530 etching Methods 0.000 claims abstract description 3
- 238000002360 preparation method Methods 0.000 claims abstract description 3
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract 4
- 150000004706 metal oxides Chemical class 0.000 claims abstract 4
- 239000004065 semiconductor Substances 0.000 claims abstract 2
- 238000000034 method Methods 0.000 claims description 13
- 229910052697 platinum Inorganic materials 0.000 claims description 5
- 229910002367 SrTiO Inorganic materials 0.000 claims description 2
- 229910052797 bismuth Inorganic materials 0.000 claims description 2
- 230000008021 deposition Effects 0.000 claims description 2
- 229910052741 iridium Inorganic materials 0.000 claims description 2
- 229910052707 ruthenium Inorganic materials 0.000 claims description 2
- 229910052726 zirconium Inorganic materials 0.000 claims description 2
- 229910019899 RuO Inorganic materials 0.000 claims 1
- 229910004200 TaSiN Inorganic materials 0.000 claims 1
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 18
- 238000009792 diffusion process Methods 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- ROZSPJBPUVWBHW-UHFFFAOYSA-N [Ru]=O Chemical class [Ru]=O ROZSPJBPUVWBHW-UHFFFAOYSA-N 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- -1 ruthenium (Ru) Chemical class 0.000 description 1
- 229910001925 ruthenium oxide Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HWEYZGSCHQNNEH-UHFFFAOYSA-N silicon tantalum Chemical compound [Si].[Ta] HWEYZGSCHQNNEH-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012549 training Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Abstract
Verfahren
zur Herstellung eines Hoch-K-Stapelkondensators in einer Halbleiter-Speichervorrichtung
mit den folgenden Schritten:
– Ausbildung einer Kontaktöffnung (106) in einer einen Transistor bedeckenden SiO2-Schicht (105);
– Auffüllen der Kontaktöffnung (106) mit Polysilizium (107) zur Bildung eines Polyplugs (108) in der Kontaktöffnung;
– Ätzen einer Vertiefung (109) in die freiliegende Oberfläche des Polyplugs (108);
– Herstellung einer planarisierten Oberfläche mithilfe des chemisch-mechanisches Polierens, wobei eine Barriereschicht (110) und eine erste Metallschicht (111) die Vertiefung ausfüllen;
– Aufbringen einer zweiten Metall- bzw. Metalloxidschicht (112) und Strukturierung der zweiten Metallschicht zur Ausbildung des unteren Teils einer Elektrode (113), die mit dem in der Vertiefung befindlichen Metall in Kontakt steht; und
– Abscheidung eines Hoch-K-Dielektrikums (214) und einer dritten Metall- bzw. Metalloxidschicht (215) zur Ausbildung eines oberen Teils der Stapelkondensator-Elektrode,
dadurch gekennzeichnet, dass
die Barriereschicht (110) und die erste Metallschicht (111) in-situ aufgebracht werden.
– Ausbildung einer Kontaktöffnung (106) in einer einen Transistor bedeckenden SiO2-Schicht (105);
– Auffüllen der Kontaktöffnung (106) mit Polysilizium (107) zur Bildung eines Polyplugs (108) in der Kontaktöffnung;
– Ätzen einer Vertiefung (109) in die freiliegende Oberfläche des Polyplugs (108);
– Herstellung einer planarisierten Oberfläche mithilfe des chemisch-mechanisches Polierens, wobei eine Barriereschicht (110) und eine erste Metallschicht (111) die Vertiefung ausfüllen;
– Aufbringen einer zweiten Metall- bzw. Metalloxidschicht (112) und Strukturierung der zweiten Metallschicht zur Ausbildung des unteren Teils einer Elektrode (113), die mit dem in der Vertiefung befindlichen Metall in Kontakt steht; und
– Abscheidung eines Hoch-K-Dielektrikums (214) und einer dritten Metall- bzw. Metalloxidschicht (215) zur Ausbildung eines oberen Teils der Stapelkondensator-Elektrode,
dadurch gekennzeichnet, dass
die Barriereschicht (110) und die erste Metallschicht (111) in-situ aufgebracht werden.
Description
- Die vorliegende Erfindung betrifft die Herstellung von Strukturen für Stapelkondensatoren in dynamischen Halbleiterspeichern mit wahlfreiem Zugriff (DRAM) und ähnlichen Vorrichtungen.
- Aufgrund der hohen Leistungsfähigkeit ist es üblich, bei dynamischen Halbleiterspeichern mit wahlfreiem Zugriff (DRAMs) und Flash-Speichern mit wahlfreiem Zugriff (FRAMs) Platin(Pt)-Elektroden in Hoch-K-Stapelkondensator-Strukturen einzubauen. Stapelkondensatoren sind über polykristalline Silizium-Kontaktöffnungen (sogenannte „Polyplugs") mit den Bauelementen verbunden. Um eine Reaktion des Platins mit dem Polysilizium und das Oxidieren der Polyplugs bei der Aufbringung von dünnen Hoch-K-Kondensatorschichten zu vermeiden, ist eine Barriereschicht zwischen dem unteren Teil der Pt-Elektrode und dem Polyplug notwendig. Nach Strukturierung des unteren Teils der Elektrode durch Reaktives Ionenätzen (RIE – Reactive Ion Etch) liegt jedoch die Grenzfläche zwischen der Pt-Elektrode und der Barriereschicht frei, wodurch es an der Grenzfläche zu einer Sauerstoffdiffusion kommen kann. Die durch die Sauerstoffdiffusion entstehende Grenzflächenschicht erhöht den Kontaktwiderstand und senkt die Kapazität. Dies ist ein unerwünschter Effekt, der vermieden werden sollte.
- Ein Verfahren mit den Merkmalen des Oberbegriffs des Anspruchs 1 ist aus der
US 5 381 302 . Ein ähnliches Verfahren ist in derUS 6 153 490 beschrieben. - Aufgabe der vorliegenden Erfindung ist es daher, ein Verfahren zur Herstellung einer Kondensatorstruktur bereitzustellen, mit dem die durch Sauerstoffdiffusion entstehende Grenzflächenschicht vermieden werden kann.
- Diese Aufgabe wird mit einem Verfahren gemäß Anspruch 1 gelöst. Bevorzugte Weiterbildungen sind in den abhängigen Ansprüchen angegeben.
- Erfindungsgemäß ist eine Pt-Elektrode vorgesehen, die mit der Barriereschicht in situ in eine Vertiefung eingebracht wird. Aufgrund dieser Anordnung ist beim chemisch-mechanischen Polierverfahrens (CMP – Chemical-Mechanical Polishing) die Pt-Elektrode der am meisten exponierte Bereich, wodurch es bei der Strukturierung nicht zur Bildung einer Oxidschicht auf der Barriereschicht kommt. Dadurch, dass die Barriereschicht in eine Vertiefung eingebracht wird und sogenannte Spacer überflüssig sind, besteht (im Vergleich mit einer „Sidewall Spacer"-Struktur) mehr Platz für eine dünne dielektrische Schicht. Aufgrund der seitlichen Vertiefung der Barriereschicht besteht ein längerer Diffusionsweg. Diese Vorgehensweise sorgt für eine größere Toleranz in Bezug auf Fehlausrichtungen.
- Die Erfindung wird anhand der in den beigefügten Zeichnungen dargestellten bevorzugten Ausführungsform näher erläutert. Es zeigen:
-
1A bis1H Querschnittdarstellungen, die das Herstellungsverfahren Vertiefungsstruktur gemäß der Erfindung wiedergeben; und -
2 die fertige Kondensatorstruktur im Querschnitt. - In den Zeichnungen, insbesondere in den
1A bis1H wird das Herstellungsverfahren der Pt-Vertiefungsstruktur in einem Hoch-K-Stapelkondensator gemäß der Erfindung beschrieben.1A zeigt ein Siliziumsubstrat101 , auf dem ein Transistor mit dem Source-Anschluss102 und dem Drain-Anschluss103 ausgebildet ist. Zwischen Source und Drain des Transistors befindet sich ein Gate104 . Das Substrat ist gänzlich mit einer Siliziumdioxid-(SiO2)-Schicht105 bedeckt. In der SiO2-Schicht ist eine Kontaktöffnung106 ausgebildet, die sich bis zum Drain-Anschluss103 erstreckt und zum Anschluss des Stapelkondensators an den Drain103 dient. - Die Kontaktöffnung
106 wird mit Polysilizium107 aufgefüllt, wie in1B gezeigt. Die dabei entstehende Struktur wird, wie in1C gezeigt, mithilfe des CMP-Verfahrens planarisiert, wodurch in der Kontaktöffnung ein Polyplug108 entsteht. Dieser Polyplug wird durch Polysiliziumätzung vertieft. Die resultierende Vertiefung109 ist in1D gezeigt. - Anschließend werden, wie in
1E gezeigt, eine Barriereschicht110 und ein Metall111 , das den unteren Teil der Stapelkondensator-Elektrode bilden soll, in-situ in die Vertiefung109 eingebracht. Die Barriereschicht110 besteht vorzugsweise aus Tantal-Siliziumnitrid (TaSiN). In einer bevorzugten Ausführungsform ist das Metall111 Platin, jedoch können auch andere Metalle wie z.B. Ruthenium (Ru), Iridium (Ir) und Rutheniumoxide (RuO2) als Elektrode verwendet werden. In1F wurde die resultierende Struktur mithilfe des CMP-Verfahrens planarisiert. Sodann wird, wie in1G gezeigt, eine weitere Metallschicht112 aufgebracht. Handelte es sich bei dem Metall111 um Pt, so wird auch für das Metall112 Pt verwendet.1H zeigt die aufgebrachte Metallschicht nach Strukturierung durch Reaktives Ionenätzen (RIE) als Metallelektrode113 . -
2 zeigt den fertigen Stapelkondensator, der durch die Abscheidung eines Hoch-K-Dielektrikums214 und der anschließenden Aufbringung eines oberen Teils der Pt-Elektrode215 hergestellt wurde. Das Hoch-K-Dielektrikum214 kann aus (Ba, Sr)TiO3, BaTiO3, SrTiO3, Pb(Zr, Ti)O3Sr oder Bi2Ta2O9 bestehen. Zur Herstellung des endgültigen DRAMs oder FRAMs kann der obere Teil der Elektrode nach Bedarf strukturiert werden. - Aufgrund der Vertiefung, auf der die Barriereschicht und die Pt-Elektrode aufgebracht sind, ist das Platin während des chemisch-mechanischen Polierens der am meisten exponierte Bereich. Wie
1F zeigt, kommt es durch diesen Vorgang während des CMP-Verfahrens nicht zur Bildung einer Oxidschicht auf der Barriereschicht. Dies führt zu einer Kondensatorstruktur mit verringertem Kontaktwiderstand und erhöhter Kapazität. - Obwohl die Erfindung anhand ihrer bevorzugten Ausführungsform beschrieben wurde, kann der Fachmann natürlich weitere mögliche Modifikationen im Sinne und Umfang der Erfindung gemäß den beigefügten Ansprüchen vornehmen.
Claims (5)
- Verfahren zur Herstellung eines Hoch-K-Stapelkondensators in einer Halbleiter-Speichervorrichtung mit den folgenden Schritten: – Ausbildung einer Kontaktöffnung (
106 ) in einer einen Transistor bedeckenden SiO2-Schicht (105 ); – Auffüllen der Kontaktöffnung (106 ) mit Polysilizium (107 ) zur Bildung eines Polyplugs (108 ) in der Kontaktöffnung; – Ätzen einer Vertiefung (109 ) in die freiliegende Oberfläche des Polyplugs (108 ); – Herstellung einer planarisierten Oberfläche mithilfe des chemisch-mechanisches Polierens, wobei eine Barriereschicht (110 ) und eine erste Metallschicht (111 ) die Vertiefung ausfüllen; – Aufbringen einer zweiten Metall- bzw. Metalloxidschicht (112 ) und Strukturierung der zweiten Metallschicht zur Ausbildung des unteren Teils einer Elektrode (113 ), die mit dem in der Vertiefung befindlichen Metall in Kontakt steht; und – Abscheidung eines Hoch-K-Dielektrikums (214 ) und einer dritten Metall- bzw. Metalloxidschicht (215 ) zur Ausbildung eines oberen Teils der Stapelkondensator-Elektrode, dadurch gekennzeichnet, dass die Barriereschicht (110 ) und die erste Metallschicht (111 ) in-situ aufgebracht werden. - Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die erste, zweite und dritte Metallschicht (
111 ,112 ,215 ) aus der Gruppe ausgewählt ist, die Pt, Ir, Ru, RuO2 und IrO2 umfasst. - Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die erste, zweite und dritte Metallschicht (
111 ,112 ,215 ) aus Pt bestehen. - Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Barriereschicht (
110 ) aus TaSiN besteht. - Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass das Hoch-K-Dielektrikum (
214 ) aus der Gruppe ausgewählt ist, die (Ba, Sr)TiO3, BaTiO3, SrTiO3, Pb(Zr, Ti)O3Sr oder Bi2Ta2O9 umfasst.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/982,574 US6596580B2 (en) | 2001-10-18 | 2001-10-18 | Recess Pt structure for high k stacked capacitor in DRAM and FRAM, and the method to form this structure |
| US09/982,574 | 2001-10-18 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE10248704A1 DE10248704A1 (de) | 2003-05-15 |
| DE10248704B4 true DE10248704B4 (de) | 2005-02-10 |
Family
ID=25529309
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE10248704A Expired - Fee Related DE10248704B4 (de) | 2001-10-18 | 2002-10-18 | Verfahren zur Herstellung einer Vertiefungsstruktur für Hoch-K-Stapelkondensatoren in DRAMs und FRAMs |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6596580B2 (de) |
| DE (1) | DE10248704B4 (de) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100408742B1 (ko) * | 2001-05-10 | 2003-12-11 | 삼성전자주식회사 | 집적회로소자의 캐패시터 및 그 제조방법 |
| JP4316188B2 (ja) * | 2002-05-29 | 2009-08-19 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
| KR100823168B1 (ko) * | 2007-01-08 | 2008-04-18 | 삼성전자주식회사 | 강유전체 메모리 장치 및 그 형성 방법 |
| US7928008B2 (en) * | 2007-01-18 | 2011-04-19 | Terasemicon Corporation | Method for fabricating semiconductor device |
| US9761592B2 (en) * | 2014-08-27 | 2017-09-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Structure and formation method of semiconductor device with embedded capacitor |
| US11282788B2 (en) | 2019-07-25 | 2022-03-22 | International Business Machines Corporation | Interconnect and memory structures formed in the BEOL |
| US11195751B2 (en) | 2019-09-13 | 2021-12-07 | International Business Machines Corporation | Bilayer barrier for interconnect and memory structures formed in the BEOL |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5381302A (en) * | 1993-04-02 | 1995-01-10 | Micron Semiconductor, Inc. | Capacitor compatible with high dielectric constant materials having a low contact resistance layer and the method for forming same |
| US6153490A (en) * | 1997-07-01 | 2000-11-28 | Texas Instruments Incorporated | Method for forming integrated circuit capacitor and memory |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6454860B2 (en) * | 1998-10-27 | 2002-09-24 | Applied Materials, Inc. | Deposition reactor having vaporizing, mixing and cleaning capabilities |
| JP3211809B2 (ja) * | 1999-04-23 | 2001-09-25 | ソニー株式会社 | 半導体記憶装置およびその製造方法 |
| US6455424B1 (en) * | 2000-08-07 | 2002-09-24 | Micron Technology, Inc. | Selective cap layers over recessed polysilicon plugs |
| US6794705B2 (en) * | 2000-12-28 | 2004-09-21 | Infineon Technologies Ag | Multi-layer Pt electrode for DRAM and FRAM with high K dielectric materials |
-
2001
- 2001-10-18 US US09/982,574 patent/US6596580B2/en not_active Expired - Lifetime
-
2002
- 2002-10-18 DE DE10248704A patent/DE10248704B4/de not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5381302A (en) * | 1993-04-02 | 1995-01-10 | Micron Semiconductor, Inc. | Capacitor compatible with high dielectric constant materials having a low contact resistance layer and the method for forming same |
| US6153490A (en) * | 1997-07-01 | 2000-11-28 | Texas Instruments Incorporated | Method for forming integrated circuit capacitor and memory |
Also Published As
| Publication number | Publication date |
|---|---|
| US6596580B2 (en) | 2003-07-22 |
| DE10248704A1 (de) | 2003-05-15 |
| US20030077858A1 (en) | 2003-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE10028424C2 (de) | Herstellungsverfahren für DRAM-Speicherzellen | |
| DE10014315B4 (de) | Verfahren zum Herstellen eines Halbleiterspeichers | |
| DE10242033B4 (de) | Ferroelektrische Speichervorrichtung und Verfahren zum Ausbilden derselben | |
| DE19930295C2 (de) | Säulenförmiger Speicherknoten eines Kondensators und Verfahren zur Herstellung desselben | |
| DE19838741A1 (de) | Kondensator und Verfahren zur Herstellung eines Kondensators | |
| DE10128718B4 (de) | Grabenkondensator einer DRAM-Speicherzelle mit metallischem Collarbereich und nicht-metallischer Leitungsbrücke zum Auswahltransistor | |
| DE4029256A1 (de) | Stapelkondensator einer dram-speicherzelle und verfahren zu seiner herstellung | |
| DE10248704B4 (de) | Verfahren zur Herstellung einer Vertiefungsstruktur für Hoch-K-Stapelkondensatoren in DRAMs und FRAMs | |
| EP1202333B1 (de) | Speicherkondensator und zugehörige Kontaktierungsstruktur sowie Verfahren zu deren Herstellung | |
| DE10120302B4 (de) | Verfahren zur Herstellung eines Halbleiter-Bauteils | |
| EP0931341B1 (de) | Verfahren zur herstellung barrierenfreier halbleiterspeicheranordnungen | |
| DE10131492B4 (de) | Verfahren zum Herstellen einer Halbleiterspeichervorrichtung | |
| DE19712540C1 (de) | Herstellverfahren für eine Kondensatorelektrode aus einem Platinmetall | |
| WO2000008682A1 (de) | Verfahren zum herstellen einer speicherzelle | |
| DE10256713B4 (de) | Verfahren zur Herstellung eines Speicherungsknotenpunktes eines gestapelten Kondensators | |
| EP1113488A2 (de) | Verfahren zum Herstellen einer strukturierten metalloxidhaltigen Schicht | |
| DE10134499A1 (de) | Halbleiterspeicherelement mit einem mit einer Kondensatorelektrode verbundenen Anschluß und Verfahren zur Herstellung desselben | |
| EP0954030A1 (de) | Verfahren zur Herstellung eines Kondensators für eine Halbleiter-Speicheranordnung | |
| DE10065350B4 (de) | Verfahren zur Herstellung eines Halbleiterbauelements mit Kondensator unter Verwendung eines Elektroplattierungsverfahrens | |
| DE10022655C2 (de) | Verfahren zur Herstellung von Kondensatorstrukturen | |
| DE19950540A1 (de) | Verfahren zur Herstellung einer Kondensator-Elektrode mit Barrierestruktur | |
| DE10324055A1 (de) | Integrierter Stapelkondensator und Verfahren zu dessen Herstellung | |
| DE102004022602A1 (de) | Verfahren zur Herstellung eines Grabenkondensators, Verfahren zur Herstellung einer Speicherzelle, Grabenkondensator und Speicherzelle | |
| EP0987756A2 (de) | Gestapelter Flossenkondensator für DRAM und Verfahren zur Herstellung desselben | |
| EP1202332B1 (de) | Kontaktierungsstruktur für einen ferroelektrischen Speicherkondensator und Verfahren zu ihrer Herstellung |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| 8364 | No opposition during term of opposition | ||
| 8339 | Ceased/non-payment of the annual fee | ||
| 8327 | Change in the person/name/address of the patent owner |
Owner name: QIMONDA AG, 81739 MUENCHEN, DE Owner name: INTERNATIONAL BUSINESS MACHINES CORP., ARMONK,, US |